[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN110970453A - 摄像装置 - Google Patents

摄像装置 Download PDF

Info

Publication number
CN110970453A
CN110970453A CN201910716952.6A CN201910716952A CN110970453A CN 110970453 A CN110970453 A CN 110970453A CN 201910716952 A CN201910716952 A CN 201910716952A CN 110970453 A CN110970453 A CN 110970453A
Authority
CN
China
Prior art keywords
region
impurity
type
diffusion
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910716952.6A
Other languages
English (en)
Other versions
CN110970453B (zh
Inventor
津野盛和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN110970453A publication Critical patent/CN110970453A/zh
Application granted granted Critical
Publication of CN110970453B publication Critical patent/CN110970453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

有关本发明的一形态的摄像装置具备半导体基板和像素。上述半导体基板包括：第1面；上述第1面的相反侧的第2面；第1区域，包含第1导电型的杂质；第2区域，包含与上述第1导电型不同的第2导电型的杂质，比上述第1区域更接近于上述第1面；第3区域，包含上述第1导电型的杂质，比上述第2区域更接近于上述第1面；以及第4区域，贯通上述第2区域，连接上述第1区域与上述第3区域，包含上述第1导电型的杂质。上述像素包括：光电变换部，将光变换为电荷；以及第1扩散区域，与上述光电变换部电连接，包含上述第2导电型的杂质，位于上述第3区域内，在上述第1面露出。在平面视中，上述第4区域与上述第1扩散区域的整体重叠。

Description

摄像装置
技术领域
本发明涉及摄像装置。
背景技术
在数字相机等中，广泛地使用CCD(Charge Coupled Device，电荷耦合器件)图像传感器及CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)图像传感器。这些图像传感器具有形成在半导体基板上的光电二极管。
例如，如在国际公开第2012/147302号中公开那样，代替光电二极管还提出了在半导体基板的上方配置有光电变换层的构造。具有这样的构造的摄像装置有被称作层叠型摄像装置的情况。在层叠型摄像装置中，通过光电变换生成的电荷作为信号电荷而暂时积蓄到形成在半导体基板上的扩散区域等中。与积蓄的电荷量相应的信号经由形成在半导体基板上的CCD电路或CMOS电路而被读出。
在与表现图像的信号电荷不同的电荷流入了暂时保持信号电荷的扩散区域的情况下，可能成为使得到的图像产生劣化的噪声的原因。如果能够抑制这样的不想要的电荷的移动则是有益的。以下，有将这样的不想要的电荷的移动表现为暗电流或漏电流的情况。
发明内容
有关本发明的一技术方案的摄像装置具备半导体基板和像素。上述半导体基板包括：第1面；上述第1面的相反侧的第2面；第1区域，包含第1导电型的杂质；第2区域，包含与上述第1导电型不同的第2导电型的杂质，比上述第1区域更接近于上述第1面；第3区域，包含上述第1导电型的杂质，比上述第2区域更接近于上述第1面；以及第4区域，贯通上述第2区域，连接上述第1区域与上述第3区域，包含上述第1导电型的杂质。上述像素包括：光电变换部，将光变换为电荷；以及第1扩散区域，与上述光电变换部电连接，包含上述第2导电型的杂质，位于上述第3区域内，在上述第1面露出。在平面视中，上述第4区域与上述第1扩散区域的整体重叠。
此外，总括性或具体的形态也可以由元件、器件、模块、系统或方法实现。此外，总括性或具体的形态也可以由元件、器件、装置、模块、系统及方法的任意的组合来实现。
此外，所公开的实施方式的追加性的效果及优点根据说明书及附图变得清楚。效果及/或优点由说明书及附图中公开的各种各样的实施方式或特征分别提供，并不是为了得到它们中的1个以上而需要全部。
附图说明
图1是表示有关本发明的实施方式1的摄像装置的例示性的结构的图。
图2是表示有关本发明的实施方式1的摄像装置的例示性的电路结构的示意图。
图3是示意地表示有关本发明的实施方式1的摄像装置的像素的器件构造的一例的剖视图。
图4是表示有关本发明的实施方式1的摄像装置的像素中的各元件的布局的一例的示意性的平面图。
图5是表示有关本发明的实施方式1的摄像装置的像素的对于第1扩散区域的暗电流的、第1扩散区域的正下方向的p型区域的面积依赖性的图。
图6是示意地表示有关本发明的实施方式2的摄像装置的像素的器件构造的一例的剖视图。
图7是表示有关本发明的实施方式2的摄像装置的像素中的各元件的布局的一例的示意性的平面图。
标号说明
10、10A 像素
12 光电变换部
12a 像素电极
12b 光电变换层
12c 对置电极
14 信号检测电路
16 反馈电路
22 信号检测晶体管
22e、24e、26e 栅极电极
24 地址晶体管
26 复位晶体管
31 积蓄控制线
32 电源布线
34 地址信号线
35 垂直信号线
36 复位信号线
40 周边电路
42 垂直扫描电路
44 水平信号读出电路
45 负载电路
46 控制电路
47 列信号处理电路
49 水平共用信号线
50 反向放大器
53 反馈线
60 半导体基板
61 支承基板
62n n型半导体层
63p、65p p型半导体层
64a p型区域
66 贯通孔
66p、66pA p型区域
67a 第1区域
67b 第2区域
67n 电荷积蓄区域
68an、68bn、68cn、68dn、68en 杂质区域
69 元件分离区域
71 第1绝缘层
72 第2绝缘层
73 第3绝缘层
89 导电构造
90 层间绝缘层
100 摄像装置
Cp1、Cp2、Cp3、Cp4 接触插塞
h1、h2、h3、h4 接触孔
具体实施方式
(本发明的概要)
本发明的一技术方案的概要是以下这样的。
有关本发明的一技术方案的摄像装置具备半导体基板和像素。上述半导体基板包括：第1面；上述第1面的相反侧的第2面；第1区域，包含第1导电型的杂质；第2区域，包含与上述第1导电型不同的第2导电型的杂质，比上述第1区域更接近于上述第1面；第3区域，包含上述第1导电型的杂质，比上述第2区域更接近于上述第1面；以及第4区域，贯通上述第2区域，连接上述第1区域与上述第3区域，包含上述第1导电型的杂质。上述像素包括：光电变换部，将光变换为电荷；以及第1扩散区域，与上述光电变换部电连接，包含上述第2导电型的杂质，位于上述第3区域内，在上述第1面露出。在平面视中，上述第4区域与上述第1扩散区域的整体重叠。
第2导电型的第2区域例如通过取入第1导电型的第3区域中包含的少量载流子，能够抑制少量载流子向作为电荷积蓄区域的第1扩散区域流入。因此，通过设置第2区域，能够充分地抑制在第1扩散区域中流动的暗电流。
另一方面，在第2导电型的第2区域与第1导电型的第3区域的pn结部发生电荷的阱点(trap site)。因此，通过被阱点捕获的少量载流子的扩散，对于第1扩散区域有可能流过暗电流。
根据有关本技术方案的摄像装置，当从与半导体基板垂直的方向观察时，第2导电型的第1扩散区域与第1导电型的第4区域重叠。换言之，在第1扩散区域的正下方，没有配置第2区域。即，在第1扩散区域的正下方，没有形成第2区域与第3区域、或第2区域与第1区域的pn结。因此，在第1扩散区域的正下方抑制阱点的生成。因此，在第1扩散区域的附近，成为暗电流的原因的少量载流子的捕获得到抑制，所以能够抑制在第1扩散区域中产生的暗电流。因而，能够抑制由在第1扩散区域中产生的暗电流引起的图像的劣化。
此外，例如也可以是，上述像素还包括多个第2扩散区域，该多个第2扩散区域包含上述第2导电型的杂质，位于上述第3区域内，在上述第1面露出；在平面视中，上述第4区域与上述多个第2扩散区域之中距上述第1扩散区域最近的第2扩散区域不重叠。
由此，第2区域将少量载流子取入，从而能够抑制在第1扩散区域中流动的暗电流。
此外，例如也可以是，在平面视中，上述第4区域与以下中间地点重叠，该中间地点是上述第1扩散区域与上述多个第2扩散区域之中距上述第1扩散区域最近的上述第2扩散区域的中间地点。
由此，当从与半导体基板垂直的方向观察时，通过将第4区域的边界以比第1扩散区域更接近于第2扩散区域的方式配置，能够使第2扩散区域收集在第4区域与第2区域之间的阱点产生的电荷。因此，能够抑制电荷向作为电荷积蓄区域的第1扩散区域流入，能够进一步抑制暗电流。
此外，例如也可以是，上述第4区域的与上述第1面最近的部分比上述第2区域的与上述第1面最近的部分更接近于上述第1面；上述第4区域的与上述第2面最近的部分比上述第2区域的与上述第2面最近的部分更接近于上述第2面。
此外，例如也可以是，上述第4区域的杂质浓度比上述第1区域、上述第2区域及上述第3区域各自的杂质浓度高。
由此，能够减小第1区域与第3区域的连接电阻。因而，即使向第1区域施加的基板电位不是一定的，也容易将在pn结产生的例如空穴经由第1区域排出。由此，能够抑制由基板电位的偏差引起的图像的劣化。
此外，例如也可以是，在动作时，上述第2区域的电位被控制为一定。即，也可以在动作时向上述第2区域施加固定电位。
此外，例如也可以是，上述第2区域没有与上述第1扩散区域电连接。
在本发明中，电路、单元、装置、部件或部的全部或一部分，或者框图的功能块的全部或一部分也可以由包括半导体装置、半导体集成电路(IC)或LSI(1arge scaleintegration)的一个或多个电子电路执行。LSI或IC既可以集成到一个芯片上，也可以将多个芯片组合而构成。例如，存储元件以外的功能块也可以集成到一个芯片上。这里，称作LSI或IC，但根据集成的程度而叫法变化，也可以被称作系统LSI、VLSI(very large sealeintegration)或ULSI(ultra large scale integration)。也可以以相同的目的使用在LSI的制造后能够编程的现场可编程门阵列(Field Programmable Gate Array，FPGA)、或能够进行LSI内部的接合关系的重构或LSI内部的电路划分的布置的可重构逻辑器件(reconfigurable logic device)。
进而，电路、单元、装置、部件或部的全部或一部分的功能或操作也可以通过软件处理来执行。在此情况下，将软件记录到一个或多个ROM、光盘、硬盘驱动器等的非暂时性的记录介质中，当软件被处理装置(processor)执行时，由该软件确定的功能由处理装置(processor)及周边装置执行。系统或装置也可以具备记录有软件的一个或多个非暂时性的记录介质、处理装置(processor)及需要的硬件器件例如接口。
以下，参照附图对本发明的实施方式进行详细说明。另外，以下说明的实施方式都表示总括性或具体的例子。因而，在以下的实施方式中表示的数值、形状、材料、构成要素、构成要素的配置及连接形态、步骤、步骤的顺序等是一例，不是限定本发明的意思。在本说明书中说明的各种形态只要不发生矛盾就能够相互组合。此外，关于以下的实施方式的构成要素中的、在独立权利要求中没有记载的构成要素，设为任意的构成要素进行说明。在以下的说明中，具有实质上相同的功能的构成要素用共同的标号表示，有省略说明的情况。此外，为了避免图面变得过度复杂，有将一部分要素的图示省略的情况。
此外，图面所示的各种要素只不过是为了本发明的理解而示意地表示的，尺寸比及外观等可以与实物不同。即，各图是示意图，并不一定是严格地图示的。因而，例如在各图中比例尺等并不一定一致。
此外，在本说明书中，平行或一致等表示要素间的关系性的用语、以及圆形或矩形等表示要素的形状的用语、以及数值范围不是仅表示严格的意义的表现，是意味着也包括实质上等同的范围、例如几个百分点左右的差异的表现。
此外，在本说明书中，“上方”及“下方”的用语不是指绝对的空间识别的上方向(铅直上方)及下方向(铅直下方)，而是用作基于层叠结构中的层叠顺序由相对的位置关系规定的用语。具体而言，将摄像装置的受光侧设为“上方”，将受光侧的相反侧设为“下方”。关于各部件的“上表面”、“下表面”也同样，将与摄像装置的受光侧对置的面设为“上表面”，将与受光侧的相反侧对置的面设为“下表面”。另外，“上方”、“下方”、“上表面”及“下表面”等用语只不过是为了指定部件间的相互的配置而使用的，不是要限定使用摄像装置时的姿势。此外，“上方”及“下方”的用语，不仅适用于将2个构成要素相互隔开间隔而配置从而在2个构成要素之间存在别的构成要素的情况，还适用于将2个构成要素相互密接而配置从而2个构成要素接触的情况。此外，在本说明书中“平面视”是指从与半导体基板垂直的方向观察时。
(实施方式1)
图1是表示有关本发明的实施方式1的摄像装置的例示性的结构的图。图1所示的摄像装置100具有形成在半导体基板60上的多个像素10及周边电路40。
各像素10包括光电变换部12。光电变换部12受到光的入射而产生正电荷及负电荷，典型的是产生空穴－电子对。光电变换部12可以是包括配置在半导体基板60的上方的光电变换层的光电变换构造、或者形成在半导体基板60上的光电二极管。另外，在图1中，以各像素10的光电变换部12在空间上相互分离的方式图示，但这只不过是为了说明的方便，也可能有多个像素10的光电变换部12相互不隔开间隔而连续地配置在半导体基板60上的情况。
在图1所示的例子中，像素10排列为m行n列的多个行及列。这里，m、n独立地表示1以上的整数。像素10通过在半导体基板60上例如二维地排列，形成摄像区域R1。在各像素10具有例如配置在半导体基板60的上方的光电变换部12的情况下，摄像区域R1可以被规定为半导体基板60中的被光电变换部12覆盖的区域。
像素10的数量及配置并不限定于图示的例子。例如，摄像装置100中包含的像素10的数量也可以是1个。在该例中，各像素10的中心位于正方格子的格子点上，但例如也可以以各像素10的中心位于三角格子、六角格子等的格子点上的方式配置多个像素10。例如，也可以将像素10一维地排列，在此情况下，可以将摄像装置100作为线传感器来利用。
在图1所例示的结构中，周边电路40包括垂直扫描电路42及水平信号读出电路44。如在图1中例示那样，周边电路40可以附加性地包括控制电路46。此外，如后述那样，周边电路40例如也可以还包括对像素10等供给规定的电压的电压供给电路。周边电路40也可以还包括信号处理电路、输出电路等。
垂直扫描电路42也被称作行扫描电路，具有与对应于多个像素10的各行而设置的地址信号线34的连接。如后述那样，对应于多个像素10的各行而设置的信号线并不限定于地址信号线34，在垂直扫描电路42上，可以按照多个像素10的每个行而连接多个种类的信号线。水平信号读出电路44也被称作列扫描电路，具有与对应于多个像素10的各列而设置的垂直信号线35的连接。
控制电路46接收从摄像装置100的例如外部提供的指令数据、时钟等而对摄像装置100的整体进行控制。典型的是，控制电路46具有定时发生器，向垂直扫描电路42、水平信号读出电路44、后述的电压供给电路等供给驱动信号。在图1中，从控制电路46延伸的箭头示意性地表现来自控制电路46的输出信号的流向。控制电路46例如可以由包括1个以上的处理器的微控制器实现。控制电路46的功能既可以由通用的处理电路与软件的组合实现，也可以由为这样的处理特制的硬件实现。
图2是示意地表示有关本发明的实施方式1的摄像装置的例示性的电路结构的示意图。在图2中，为了避免图面变得复杂，代表性地表示排列为2行2列的4个像素10。这些像素10分别是图1所示的像素10的一例。像素10分别具有光电变换部12，包括与光电变换部12电连接的信号检测电路14。如后面参照图3详细地说明那样，光电变换部12包括配置在半导体基板60的上方的光电变换层12b。即，这里，作为摄像装置100而例示层叠型的摄像装置。
各像素10的光电变换部12具有与积蓄控制线31的连接。在摄像装置100动作时，对积蓄控制线31施加规定的电压。例如，如果是将通过光电变换生成的正电荷及负电荷中的正电荷作为信号电荷利用的情况，则在摄像装置100动作时能够对积蓄控制线31施加例如10V左右的正电压。以下，例示作为信号电荷而利用空穴的情况。
在图2所例示的结构中，信号检测电路14包括信号检测晶体管22、地址晶体管24及复位晶体管26。如后面参照附图详细说明那样，信号检测晶体管22、地址晶体管24及复位晶体管26典型的是在支承光电变换部12的半导体基板60上形成的场效应晶体管(FET：FieldEffect Transistor)。以下，只要没有特别说明，则说明作为晶体管而使用N沟道MOSFET的例子。
如在图2中示意地表示那样，信号检测晶体管22的栅极与光电变换部12电连接。在图示的例子中，将信号检测晶体管22的栅极与光电变换部12连接的电荷积蓄节点FD具有将由光电变换部12生成的电荷暂时地保持的功能。通过在动作时向积蓄控制线31施加规定的电压，能够例如将空穴作为信号电荷积蓄到电荷积蓄节点FD中。如后面参照附图说明那样，电荷积蓄节点FD在其一部分中包括形成在半导体基板60上的杂质区域。
信号检测晶体管22的漏极与在摄像装置100动作时向各像素10供给例如3.3V左右的电源电压VDD的电源布线32连接，源极经由地址晶体管24与垂直信号线35连接。信号检测晶体管22通过在漏极接受电源电压VDD的供给，输出与积蓄在电荷积蓄节点FD中的信号电荷的量相应的信号电压。
连接在信号检测晶体管22与垂直信号线35之间的地址晶体管24的栅极与地址信号线34连接。垂直扫描电路42向地址信号线34施加对地址晶体管24的导通及截止进行控制的行选择信号。由此，能够将所选择的像素10的信号检测晶体管22的输出向对应的垂直信号线35读出。另外，地址晶体管24的配置并不限定于图2所示的例子，也可以配置在信号检测晶体管22的漏极与电源布线32之间。
在各个垂直信号线35上连接有负载电路45及列信号处理电路47。负载电路45与信号检测晶体管22一起形成源极跟随器电路。列信号处理电路47也被称作行信号积蓄电路，进行以相关双采样为代表的噪声抑制信号处理及模拟－数字变换等。水平信号读出电路44从多个列信号处理电路47向水平共用信号线49依次读出信号。负载电路45及列信号处理电路47可以是上述周边电路40的一部分。
在复位晶体管26的栅极上，连接具有与垂直扫描电路42的连接的复位信号线36。复位信号线36与地址信号线34同样按照多个像素10的每个行而设置。垂直扫描电路42通过向地址信号线34施加行选择信号，能够以行单位选择作为复位对象的像素10，并通过经由复位信号线36向复位晶体管26的栅极施加复位信号，能够切换所选择的行的复位晶体管26的导通及截止。通过将复位晶体管26设为导通，将电荷积蓄节点FD的电位复位。
在该例中，复位晶体管26的漏极及源极中的一方连接于电荷积蓄节点FD，漏极及源极中的另一方连接于按照多个像素10的每个列设置的反馈线53中的对应的1个。即，在该例中，作为将光电变换部12的电荷初始化的复位电压，向电荷积蓄节点FD供给反馈线53的电压。
在图2所例示的结构中，摄像装置100具有在反馈路径中一部分中包括反向放大器50的反馈电路16。如图2所示，反向放大器50按照多个像素10的每个列而设置，上述的反馈线53与多个反向放大器50中的对应的1个的输出端子连接。反向放大器50可以是上述周边电路40的一部分。
如图所示，反向放大器50的反向输入端子与对应的列的垂直信号线35连接，对于反向放大器50的非反向输入端子，在摄像装置100的动作时，供给例如作为1V或1V左右的正电压的参照电压Vref。通过使地址晶体管24及复位晶体管26导通，能够形成使该像素10的输出负反馈的反馈路径，通过反馈路径的形成，垂直信号线35的电压收敛于向反向放大器50的非反向输入端子的输入电压Vref。换言之，通过反馈路径的形成，电荷积蓄节点FD的电压被复位为如垂直信号线35的电压成为Vref那样的电压。作为电压Vref，可以使用电源电压及接地的范围内的任意大小的电压。通过反馈路径的形成，能够减小伴随着复位晶体管26的截止而发生的复位噪声。关于利用反馈的复位噪声的抑制的详细情况，在国际公开第2012/147302号中说明。为了参考，在本说明书中引用国际公开第2012/147302号的公开内容的全部。
(像素10的器件构造)
图3是示意地表示有关本发明的实施方式1的摄像装置100的像素10的器件构造的一例的剖视图。像素10大体上包括半导体基板60、配置在半导体基板60的上方的光电变换部12和导电构造89。如图示那样，光电变换部12支承于将半导体基板60覆盖的层间绝缘层90，导电构造89配置在层间绝缘层90的内部。在图示的例子中，层间绝缘层90包括多个绝缘层，导电构造89包括配置在层间绝缘层90的内部的多个布线层各自的一部分。配置在层间绝缘层90中的多个布线层例如可以包括在其一部分中具有地址信号线34及复位信号线36等的布线层、以及在其一部分中具有垂直信号线35、电源布线32及反馈线53等的布线层。不言而喻，层间绝缘层90中的绝缘层的数量及布线层的数量并不限定于该例，可以任意地设定。
光电变换部12包括形成在层间绝缘层90上的像素电极12a、配置在光的入射侧的对置电极12c、以及配置在像素电极12a与对置电极12c之间的光电变换层12b。光电变换层12b由有机材料或非晶硅等的无机材料形成，接受经由对置电极12c入射的光，通过光电变换生成正电荷及负电荷。光电变换层12b典型的是跨多个像素10而连续地形成。光电变换层12b在平面视中形成为将半导体基板60的摄像区域R1的大部分覆盖的1片平板状。即，光电变换层12b由多个像素10共用。换言之，按照每个像素10设置的光电变换部12具备光电变换层12b的按照每个像素10不同的部位。此外，光电变换层12b也可以包括由有机材料构成的层和由无机材料构成的层。光电变换层12b也可以按照每个像素10分离设置。
对置电极12c是由ITO(Indium Tin Oxide)等的透明导电性材料形成的透光性的电极。本说明书中的“透光性”的用语是指使光电变换层12b能够吸收的波长的光的至少一部分透射，而在可视光的波长范围整体上使光透射并不是必须的。典型的是，对置电极12c与光电变换层12b同样，跨多个像素10连续地形成。即，对置电极12c由多个像素10共用。换言之，按照每个像素10设置的光电变换部12具备对置电极12c的按照每个像素10不同的部位。对置电极12c也可以按照每个像素10分离设置。
在图3中省略了图示，但对置电极12c具有与上述积蓄控制线31的连接。在摄像装置100的动作时，通过对积蓄控制线31的电位进行控制而使对置电极12c的电位比像素电极12a的电位高，由此能够用像素电极12a有选择地收集通过光电变换生成的正电荷及负电荷中的正电荷。通过以遍及多个像素10而连续的单一层的形式形成对置电极12c，能够对多个像素10的对置电极12c一起施加规定的电位。
像素电极12a是由铝、铜等金属、金属氮化物、或通过掺杂杂质而被赋予了导电性的多晶硅等形成的电极。像素电极12a在空间上与相邻的其他像素10的像素电极12a分离，由此与其他像素10的像素电极12a电分离。
导电构造89典型的是包括由铜或钨等金属、或金属氮化物或金属氧化物等金属化合物形成的多个布线及插塞、和多晶硅插塞，其一端连接于像素电极12a。如后述那样，通过将导电构造89的另一端与形成在半导体基板60上的电路元件连接，将光电变换部12的像素电极12a与半导体基板60上的电路相互电连接。
这里，着眼于半导体基板60。如在图3中示意地表示那样，半导体基板60包括支承基板61和形成在支承基板61上的1个以上的半导体层。半导体基板60中，作为1个以上的半导体层而具有支承基板61上的n型半导体层62n、n型半导体层62n上的p型半导体层63p和位于p型半导体层63p上的p型半导体层65p。
半导体基板60具有第1面和该第1面的相反侧的第2面。第1面是光入射的一侧的面。具体而言，第1面是半导体基板60具有的多个面中的设置有光电变换部12的一侧的面。在本说明书中，半导体基板60的“表面”相当于第1面，“背面”相当于第2面。在图3中没有表示，但半导体基板60的设置有支承基板61的一侧的面是第2面。
支承基板61是包含第1导电型的杂质的第1区域的一例。在本实施方式中，第1导电型是p型。这里，作为支承基板61而例示p型硅基板。支承基板61中包含的p型杂质例如是硼。
支承基板61具有在图3中未图示的、与设置在摄像区域R1的外侧的基板接触区(contact)的连接。如后述那样，支承基板61经由p型区域66p及p型区域64a而与p型半导体层63p连接。在摄像装置100的动作时，经由基板接触区对支承基板61及p型半导体层63p的电位进行控制。此外，通过以与p型半导体层63p接触的方式配置p型半导体层65p，在摄像装置100的动作时能够经由p型半导体层63p对p型半导体层65p的电位进行控制。
n型半导体层62n包含与第1导电型不同的第2导电型的杂质，是比第1区域更靠第1面侧的第2区域的一例。在本实施方式中，第2导电型是n型。n型半导体层62n中包含的n型杂质例如是磷。n型半导体层62n设置在比支承基板61更接近于半导体基板60的表面的一侧。
具体而言，n型半导体层62n位于支承基板61与p型半导体层63p之间。更具体地讲，n型半导体层62n在支承基板61的上表面上接触而设置。n型半导体层62n没有形成在支承基板61的上表面的整面上，设置有用来使支承基板61的上表面的一部分露出的贯通孔66。当从与半导体基板60垂直的方向观察时，贯通孔66形成在与由n型半导体形成的电荷积蓄区域67n重叠的位置。在贯通孔66设置有p型区域66p。关于p型区域66p的详细情况在后面说明。没有配置将n型半导体层62n与电荷积蓄区域67n电连接的晶体管。
在图3中省略了图示，但n型半导体层62n与未图示的阱接触区连接。阱接触区设置在摄像区域R1的外侧，在摄像装置100的动作时，n型半导体层62n的电位经由阱接触区被控制为一定。即，在摄像装置100的动作时，对于n型半导体层62n施加固定电位。通过设置n型半导体层62n，抑制来自支承基板61或周边电路40的少量载流子流入积蓄信号电荷的电荷积蓄区域67n。即，通过将n型半导体层62n设置在支承基板61与p型半导体层63p之间，能够抑制在电荷积蓄区域67n中流动的暗电流。
p型半导体层63p包含第1导电型的杂质，是比第2区域更靠第1面侧的第3区域的至少一部分的一例。p型半导体层63p设置在比n型半导体层62n更接近于半导体基板60的表面的一侧。具体而言，在n型半导体层62n的上表面上接触而设置。更具体地讲，p型半导体层63p遍及支承基板61的大致整面而形成。
p型半导体层65p包含第1导电型的杂质，是比第2区域更靠第1面侧的第3区域的至少一部分的一例。在本实施方式中，p型半导体层63p和p型半导体层65p的层叠构造是第3区域的一例。p型半导体层65p设置在比p型半导体层63p更接近于半导体基板60的表面的一侧。具体而言，在p型半导体层65p的上表面上接触而设置。
作为第2区域的n型半导体层62n、作为第3区域的p型半导体层63p及p型半导体层65p分别典型的是通过向由外延成长形成的半导体膜进行杂质的离子注入而形成。例如，n型半导体层62n的贯通孔66通过在相当于贯通孔66的范围中形成掩模、对相当于贯通孔66的范围不进行n型杂质的离子注入而形成。然后，通过仅对相当于贯通孔66的范围进行p型杂质的离子注入，以将贯通孔66填埋的方式形成p型区域66p。另外，也可以通过在支承基板61的整面形成n型半导体层62n后，将n型半导体层62n的一部分除去，来形成贯通孔66。也可以通过在以将形成的贯通孔66填埋的方式使半导体膜外延成长后，向半导体膜的贯通孔66的范围注入p型杂质，来形成p型区域66p。p型区域66p是贯通第2区域、连接第1区域与第3区域的包含第1导电型的杂质的第4区域的一例。
p型区域66p实质上是p型半导体层63p的一部分，具有与p型半导体层63p相同的组成。例如，p型区域66p的杂质浓度与p型半导体层63p的杂质浓度相同。p型半导体层63p及p型半导体层65p的杂质浓度比支承基板61的杂质浓度高。此外，p型半导体层63p的杂质浓度比p型半导体层65p高。支承基板61的杂质浓度例如是1015cm－3左右。p型半导体层63p的杂质浓度例如是1018cm－3左右。p型半导体层65p的杂质浓度例如可以是1017cm－3左右。
进而，在图3所示的例子中，具有以将n型半导体层62n贯通的方式设置在p型半导体层63p与支承基板61之间的p型区域64a。p型区域64a与p型半导体层63p及p型半导体层65p相比具有更高的杂质浓度，具有将p型半导体层63p与支承基板61相互电连接的功能。
如在图3中示意地表示那样，在半导体基板60的p型半导体层65p内设置有多个杂质区域。具体而言，在p型半导体层65p，设置有电荷积蓄区域67n、以及杂质区域68an、杂质区域68bn、杂质区域68cn、杂质区域68dn及杂质区域68en。
电荷积蓄区域67n包含第2导电型的杂质，位于第3区域的第1面侧，是积蓄电荷的第1扩散区域的一例。n型的电荷积蓄区域67n形成在半导体基板60的表面的附近，其至少一部分位于半导体基板60的表面。这里，电荷积蓄区域67n包括第1区域67a、和位于第1区域67a内且杂质浓度比第1区域67a高的第2区域67b。第1区域67a的杂质浓度例如是1017cm－3左右，第2区域67b的杂质浓度例如是3×1018cm－3左右。这里，“×”是指乘法。
在半导体基板60的表面上配置有绝缘层。在图3所示的例子中，半导体基板60的光电变换部12侧的主面被第1绝缘层71、第2绝缘层72及第3绝缘层73覆盖。第1绝缘层71例如是硅的热氧化膜。第2绝缘层72例如是二氧化硅层，第3绝缘层73例如是硅氮化物层。第2绝缘层72也可以具有包括多个绝缘层的层叠构造，同样，第3绝缘层73也可以具有包括多个绝缘层的层叠构造。
第1绝缘层71、第2绝缘层72及第3绝缘层73的层叠构造在电荷积蓄区域67n的第2区域67b上具有接触孔h1。在图3所示的例子中，作为导电构造89的一部分的接触插塞Cp1经由接触孔h1与第2区域67b连接，由此，电荷积蓄区域67n经由导电构造89与光电变换部12的像素电极12a电连接。在电荷积蓄区域67n中，积蓄由光电变换部12生成的信号电荷。
通过作为p阱的p型半导体层65p及n型的电荷积蓄区域67n之间的pn结形成的接合电容具有作为将信号电荷暂时地保持的电荷积蓄区域的功能。导电构造89及n型的电荷积蓄区域67n可以说构成上述电荷积蓄节点FD的至少一部分。
另外，电荷积蓄区域67n中的第2区域67b的形成不是必须的。但是，通过将接触插塞Cp1与具有比较高的杂质浓度的第2区域67b连接，能得到降低接触电阻的效果。
在半导体基板60中，形成上述的信号检测电路14。通过在相互相邻的像素10之间配置元件分离区域69，像素10中的信号检测电路14从相邻的其他像素10中的信号检测电路14电分离。元件分离区域69例如是p型的扩散区域。
在信号检测电路14中，复位晶体管26包括n型的电荷积蓄区域67n作为漏极区域及源极区域中的一方，包括n型的杂质区域68an作为漏极区域及源极区域中的另一方。复位晶体管26还包括第1绝缘层71上的栅极电极26e，第1绝缘层71中的位于栅极电极26e与半导体基板60之间的部分作为复位晶体管26的栅极绝缘膜发挥功能。
杂质区域68an形成于p型半导体层65p。接触插塞Cp2经由接触孔h2与杂质区域68an连接。接触插塞Cp2与反馈线53电连接。
在p型半导体层65p中，还设置有n型的杂质区域68bn、杂质区域68cn、杂质区域68dn及杂质区域68en。杂质区域68an、杂质区域68bn、杂质区域68cn、杂质区域68dn及杂质区域68en的杂质浓度比电荷积蓄区域67n的第1区域67a的杂质浓度高。
信号检测晶体管22包括杂质区域68bn、杂质区域68cn和第1绝缘层71上的栅极电极22e。杂质区域68bn例如作为信号检测晶体管22的漏极区域发挥功能，杂质区域68cn例如作为信号检测晶体管22的源极区域发挥功能。在该例中，栅极电极22e在地址信号线34及复位信号线36所处的层中连接于导电构造89中的将像素电极12a与接触插塞Cp1相互连接的部分。换言之，导电构造89也具有与栅极电极22e的电连接。
在杂质区域68bn中，经由接触孔h3连接着接触插塞Cp3。接触插塞Cp3与作为源极跟随器电源的上述电源布线32连接。另外，关于电源布线32，在图3中省略了图示。
在半导体基板60还形成有地址晶体管24。地址晶体管24包括杂质区域68en、杂质区域68dn、以及第1绝缘层71上的栅极电极24e。n型的杂质区域68en例如作为地址晶体管24的漏极区域发挥功能，n型的杂质区域68dn例如作为地址晶体管24的源极区域发挥功能。第1绝缘层71中的位于栅极电极24e与半导体基板60之间的部分作为地址晶体管24的栅极绝缘膜发挥功能。
如图4所示，杂质区域68cn和杂质区域68en在半导体基板60内分离而设置，经由布线被电连接，但并不限于此。杂质区域68cn和杂质区域68en也可以是在半导体基板60内连续的1个扩散区域。即，信号检测晶体管22和地址晶体管24也可以共用1个扩散区域。由此，信号检测晶体管22与地址晶体管24相互电连接。如在图3中示意地表示那样，在杂质区域68dn，经由接触孔h4连接有接触插塞Cp4。接触插塞Cp4与垂直信号线35电连接。
图4是表示有关本实施方式的摄像装置100的像素10的各元件的布局的一例的示意性的平面图。像素10例如是3μm×3μm的正方形。另外，在上述的图3中，信号检测晶体管22、地址晶体管24及复位晶体管26以呈现在1个截面中的方式被表示，但这只不过是为了说明的方便。因此，可能有在将图4所示的元件布局沿着某线切断时得到的截面与图3所示的截面之间发生不一致的部分的情况。
在复位晶体管26、信号检测晶体管22及地址晶体管24各自的周围，配置有元件分离区域69。由元件分离区域69将各晶体管相互电分离。
如上述那样，在有关本实施方式的摄像装置100的像素10中，当从与半导体基板60垂直的方向观察时，p型区域66p与电荷积蓄区域67n重叠。在图4中，用虚线表示p型区域66p的平面视形状。如图4所示，在平面视中，p型区域66p包含电荷积蓄区域67n。即，在平面视中，以电荷积蓄区域67n比p型区域66p小、且不从p型区域66p露出的方式设置。换言之，在电荷积蓄区域67n的正下方向，存在p型区域66p，而没有设置n型半导体层62n。
在本实施方式中，当从与半导体基板60垂直的方向观察时，p型区域66p与杂质区域68an、杂质区域68bn、杂质区域68cn、杂质区域68dn及杂质区域68en中的至少1个不重叠。具体而言，p型区域66p与杂质区域68an、杂质区域68bn、杂质区域68cn、杂质区域68dn及杂质区域68en中的距电荷积蓄区域67n最近的杂质区域不重叠。杂质区域68an、杂质区域68bn、杂质区域68cn、杂质区域68dn及杂质区域68en是包含第2导电型的杂质、位于第3区域内、在第1面露出的多个第2扩散区域的一例。在图4所示的例子中，杂质区域68an是在多个第2扩散区域中与电荷积蓄区域67n最近的第2扩散区域。杂质区域68bn也可以是与电荷积蓄区域67n最近的第2扩散区域。
在平面视中，p型区域66p与以下中间地点重叠，该中间地点是电荷积蓄区域67n和作为与电荷积蓄区域67n最近的第2扩散区域的一例的杂质区域68an的中间地点重叠。在图4中，将该中间地点用“X”表示。中间地点相当于电荷积蓄区域67n的与杂质区域68an最近的部分与杂质区域68an的与电荷积蓄区域67n最近的部分的中点。即，p型区域66p从电荷积蓄区域67n的正下部分扩展到比中间地点远的位置。换言之，p型区域66p的边界位于比电荷积蓄区域67n更接近于杂质区域68an的位置。
例如，p型区域66p的平面视形状是1μm×1μm的正方形。电荷积蓄区域67n位于p型区域66p的大致中央。另外，p型区域66p的形状没有被特别限定，也可以是长方形等的其他的多边形或圆形等。
这样，在本实施方式中，在电荷积蓄区域67n的正下方向，没有设置n型半导体层62n。n型半导体层62n为了取入p型半导体层65p内的少量载流子、具体而言电子而设置。通过由n型半导体层62n取入电子，抑制在电荷积蓄区域67n中流动的暗电流。
另一方面，在n型半导体层62n与p型半导体层63p的界面附近发生电子的阱点(trap site)。从该阱点的电子的扩散成为电荷积蓄区域67n的暗电流的原因之一。
在本实施方式中，n型半导体层62n在电荷积蓄区域67n的正下方没有设置，而设置有p型区域66p。因此，在电荷积蓄区域67n的正下方抑制了电子的阱点的发生，所以能够减少暗电流。
此外，当从与半导体基板60垂直的方向观察时，将p型区域66p的边界以比电荷积蓄区域67n更接近于杂质区域68an的方式配置，由此能够使杂质区域68an收集在阱点产生的电荷。因此，能够抑制电荷向电荷积蓄区域67n流入，能够进一步抑制暗电流。
图5是表示有关本发明的实施方式1的摄像装置的像素的对于第1扩散区域的暗电流的、第1扩散区域的正下方向的p型区域66p的面积依赖性的图。在图5中，横轴表示p型区域66p的面积，纵轴表示暗电流的大小。具体而言，将p型区域66p的面积为0的情况、即没有设置p型区域66p而在电荷积蓄区域67n的正下方也设置有n型半导体层62n的情况下的暗电流的大小设为100。
如图5所示，在设置了规定的大小的p型区域66p的情况下，暗电流减小了约20％。可知随着p型区域66p的面积变大而暗电流减小。
另外，虽然在图5中没有表示，但在p型区域66p的面积过大的情况下，暗电流增加。这是因为，随着n型半导体层62n的面积变小，n型半导体层62n对p型半导体层65p内的少量载流子的取入作用变弱。
考虑杂质区域68bn是与电荷积蓄区域67n最近的第2扩散区域的情况。此时，假设p型区域66p的面积变大，p型区域66p在平面视中与杂质区域68bn重复。在此情况下，n型半导体层62n在平面视中不与杂质区域68bn重叠。由此，在杂质区域68bn中产生的电荷比n型半导体层62n更容易流到电荷积蓄区域67n。即，p型区域66p的面积的增加带来暗电流的增加。在图4所示的布局构造的情况下，如果在平面视中p型区域66p在像素10中所占的比例超过25％，则p型区域66p在平面视中与杂质区域68bn重叠。因此，在平面视中p型区域66p的面积相对于像素10的面积的比例例如大于0％且25％以下。在与电荷积蓄区域67n最近的第2扩散区域是杂质区域68an或其他杂质区域的情况下也是同样的。
(实施方式2)
接着，对实施方式2进行说明。
图6是示意地表示有关本实施方式的摄像装置的像素的器件构造的一例的剖视图。图7是表示有关本实施方式的摄像装置的像素中的各元件的布局的一例的示意性的平面图。
图6所示的像素10A与图3所示的像素10之间的主要的差异点是：在像素10A中，在n型半导体层62n的贯通孔66中代替p型区域66p而设置了p型区域66pA。此外，如图7所示，像素10A不具有p型区域64a。
如图6所示，p型区域66pA与有关实施方式1的p型区域66p相比，厚度及杂质浓度不同。从与半导体基板60垂直的方向观察时的设置有p型区域66pA的位置及其形状与p型区域66p相同。
p型区域66pA被形成为比n型半导体层62n厚。具体而言，p型区域66pA的与半导体基板60的表面最近的部分比n型半导体层62n的与半导体基板60的表面最近的部分，更接近于半导体基板60的表面。即，p型区域66pA的上表面比n型半导体层62n的上表面更接近于半导体基板60的表面。此外，p型区域66pA的与半导体基板60的背面最近的部分比n型半导体层62n的与半导体基板60的背面最近的部分，更接近于半导体基板60的背面。即，p型区域66pA的下表面比n型半导体层62n的下表面更接近于半导体基板60的表面。具体而言，p型区域66pA设置为，将设置于n型半导体层62n的贯通孔66填充、并且从贯通孔66的表面侧及背面侧双方露出。p型区域66pA的一部分位于p型半导体层63p内，p型区域66pA的另一部分位于支承基板61内。p型区域66pA例如通过利用离子注入向比n型半导体层62n厚的范围内注入p型的杂质而形成。
p型区域66pA具有比p型半导体层63p及p型半导体层65p高的杂质浓度。由此，p型区域66pA具有将p型半导体层63p与支承基板61相互电连接的功能。即，p型区域66pA具有有关实施方式1的像素10的p型区域64a的功能。在本实施方式中，p型区域66pA被设置成在平面视中比电荷积蓄区域67n大。由此，能够使p型半导体层63p与支承基板61的接合电阻也充分变小。
由此，在电荷积蓄区域67n的支承基板61侧，能够配置杂质浓度高的区域。由此，能够进一步抑制朝向电荷积蓄区域67n移动的电荷。进而，由于能够减小p型半导体层63p与支承基板61的连接电阻，所以容易将例如由pn结产生的空穴向支承基板61侧排出。由此，能够抑制由基板电位的偏差引起的图像的劣化。
另外，p型区域66pA也可以在内部中杂质的浓度不同。例如，当从与半导体基板60垂直的方向观察时，也可以在设置于n型半导体层62n的贯通孔66的中央附近设置杂质浓度高的第1区域，在该第1区域的周围设置杂质浓度低的第2区域。例如，第1区域的杂质浓度比p型半导体层63p及p型半导体层65p各自的杂质浓度高。第2区域的杂质浓度与p型半导体层63p及p型半导体层65p的杂质浓度实质上相等。由此，能够减小p型区域66pA与n型半导体层62n的pn结的电场强度，能够抑制电子向电荷积蓄区域67n流入。
(其他实施方式)
以上，基于实施方式对有关1个或多个技术方案的摄像装置进行了说明，但本发明并不限定于这些实施方式。只要不脱离本发明的主旨，对本实施方式实施了本领域技术人员想到的各种变形后的形态、以及将不同的实施方式的构成要素组合而构建的形态也包含在本发明的范围内。
例如，在上述的实施方式中，说明了p型区域66p设置在电荷积蓄区域67n的正下方向及其周边、而没有设置在作为第2扩散区域的一例的杂质区域68an等的正下方向的例子，但并不限于此。例如，p型区域66p的一部分也可以也设置在杂质区域68an的正下方向。
此外，例如p型区域66p的边界也可以位于在平面视中比电荷积蓄区域67n与杂质区域68an的中间地点更接近于电荷积蓄区域67n的一侧。
此外，上述的信号检测晶体管22、地址晶体管24及复位晶体管26分别既可以是N沟道MOSFET，也可以是P沟道MOSFET。在各晶体管是P沟道MOSFET的情况下，第1导电型的杂质是p型杂质，第2导电型的杂质是n型杂质。也不需要将这些晶体管的全部统一为N沟道MOSFET或P沟道MOSFET中的某一种。在将像素中的各个晶体管设为N沟道MOSFET、作为信号电荷而使用电子的情况下，只要将这些晶体管各自的源极及漏极的配置相互替换就可以。
此外，上述各实施方式在权利要求书或其等价的范围中能够进行各种各样的变更、替换、附加、省略等。

Claims (7)

1.一种摄像装置，其中，
具备半导体基板和像素；
上述半导体基板包括：
第1面；
上述第1面的相反侧的第2面；
第1区域，包含第1导电型的杂质；
第2区域，包含与上述第1导电型不同的第2导电型的杂质，比上述第1区域更接近于上述第1面；
第3区域，包含上述第1导电型的杂质，比上述第2区域更接近于上述第1面；以及
第4区域，贯通上述第2区域，连接上述第1区域与上述第3区域，并且包含上述第1导电型的杂质；
上述像素包括：
光电变换部，将光变换为电荷；以及
第1扩散区域，与上述光电变换部电连接，包含上述第2导电型的杂质，位于上述第3区域内，在上述第1面露出；
在平面视中，上述第4区域与上述第1扩散区域的整体重叠。
2.如权利要求1所述的摄像装置，其中，
上述像素还包括多个第2扩散区域，该多个第2扩散区域包含上述第2导电型的杂质，位于上述第3区域内，在上述第1面露出；
在平面视中，上述第4区域与上述多个第2扩散区域之中距上述第1扩散区域最近的第2扩散区域不重叠。
3.如权利要求2所述的摄像装置，其中，
在平面视中，上述第4区域与以下中间地点重叠，该中间地点是上述第1扩散区域与上述多个第2扩散区域之中距上述第1扩散区域最近的上述第2扩散区域的中间地点。
4.如权利要求1～3中任一项所述的摄像装置，其中，
上述第4区域的与上述第1面最近的部分比上述第2区域的与上述第1面最近的部分更接近于上述第1面；
上述第4区域的与上述第2面最近的部分比上述第2区域的与上述第2面最近的部分更接近于上述第2面。
5.如权利要求1～3中任一项所述的摄像装置，其中，
上述第4区域的杂质浓度比上述第1区域、上述第2区域及上述第3区域各自的杂质浓度高。
6.如权利要求1所述的摄像装置，其中，
在动作时，上述第2区域的电位被控制为一定。
7.如权利要求1所述的摄像装置，其中，
上述第2区域没有与上述第1扩散区域电连接。
CN201910716952.6A 2018-10-01 2019-08-05 摄像装置 Active CN110970453B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018186469 2018-10-01
JP2018-186469 2018-10-01

Publications (2)

Publication Number Publication Date
CN110970453A true CN110970453A (zh) 2020-04-07
CN110970453B CN110970453B (zh) 2024-10-08

Family

ID=69902615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910716952.6A Active CN110970453B (zh) 2018-10-01 2019-08-05 摄像装置

Country Status (3)

Country Link
US (1) US10600840B1 (zh)
JP (1) JP7411893B2 (zh)
CN (1) CN110970453B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115803886A (zh) * 2020-08-04 2023-03-14 松下知识产权经营株式会社 摄像装置
WO2022158309A1 (ja) * 2021-01-20 2022-07-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115580A (ja) * 2001-10-04 2003-04-18 Sony Corp 固体撮像素子およびその製造方法
US20060125038A1 (en) * 2004-12-15 2006-06-15 Sony Corporation Back-illuminated type solid-state imaging device
CN101997015A (zh) * 2009-08-20 2011-03-30 索尼公司 固体摄像器件及其制造方法和电子装置
US20110242390A1 (en) * 2010-03-31 2011-10-06 Sony Corporation Solid-state imaging device and electronic instrument
CN102270649A (zh) * 2010-06-02 2011-12-07 索尼公司 固体摄像器件的制造方法、固体摄像器件和摄像装置
CN103493475A (zh) * 2011-04-28 2014-01-01 松下电器产业株式会社 固体摄像装置以及使用了该固体摄像装置的摄像机系统
US20180190699A1 (en) * 2017-01-04 2018-07-05 Samsung Electronics Co., Ltd. Image sensor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8445944B2 (en) * 2004-02-04 2013-05-21 Sony Corporation Solid-state image pickup device
JP2006049873A (ja) 2004-07-06 2006-02-16 Fuji Photo Film Co Ltd 機能素子
JP5365144B2 (ja) 2008-11-06 2013-12-11 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US9287319B2 (en) * 2012-11-16 2016-03-15 Sri International CMOS multi-pinned (MP) pixel
GB2524044B (en) * 2014-03-12 2019-03-27 Teledyne E2V Uk Ltd CMOS Image sensor
JP6406585B2 (ja) 2014-09-12 2018-10-17 パナソニックＩｐマネジメント株式会社 撮像装置
US9711558B2 (en) * 2014-09-12 2017-07-18 Panasonic Intellectual Property Management Co., Ltd. Imaging device with photoelectric converter
JP2017152669A (ja) * 2016-02-25 2017-08-31 パナソニックＩｐマネジメント株式会社 撮像装置
CN107845649A (zh) 2016-09-20 2018-03-27 松下知识产权经营株式会社 摄像装置及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115580A (ja) * 2001-10-04 2003-04-18 Sony Corp 固体撮像素子およびその製造方法
US20060125038A1 (en) * 2004-12-15 2006-06-15 Sony Corporation Back-illuminated type solid-state imaging device
CN101997015A (zh) * 2009-08-20 2011-03-30 索尼公司 固体摄像器件及其制造方法和电子装置
US20110242390A1 (en) * 2010-03-31 2011-10-06 Sony Corporation Solid-state imaging device and electronic instrument
CN102270649A (zh) * 2010-06-02 2011-12-07 索尼公司 固体摄像器件的制造方法、固体摄像器件和摄像装置
CN103493475A (zh) * 2011-04-28 2014-01-01 松下电器产业株式会社 固体摄像装置以及使用了该固体摄像装置的摄像机系统
US20180190699A1 (en) * 2017-01-04 2018-07-05 Samsung Electronics Co., Ltd. Image sensor

Also Published As

Publication number Publication date
US10600840B1 (en) 2020-03-24
US20200105823A1 (en) 2020-04-02
CN110970453B (zh) 2024-10-08
JP7411893B2 (ja) 2024-01-12
JP2020057776A (ja) 2020-04-09

Similar Documents

Publication Publication Date Title
US20210366955A1 (en) Photoelectric conversion apparatus and imaging system using the same
JP7262078B2 (ja) 撮像装置
CN109300924B (zh) 摄像装置
KR20170135309A (ko) 3층 적층 이미지 센서
JP7542230B2 (ja) 撮像装置
CN110970453B (zh) 摄像装置
US10734432B2 (en) Imaging device
JP7411916B2 (ja) 撮像装置
JP6689936B2 (ja) 撮像装置の製造方法
US20220238470A1 (en) Semiconductor element, apparatus, and chip
CN113016071A (zh) 摄像装置
WO2022118617A1 (ja) 撮像装置
WO2022196155A1 (ja) 撮像装置及びその駆動方法
JP2024156951A (ja) 撮像装置およびカメラ
JP4951212B2 (ja) 撮像素子
TW201911553A (zh) 拍攝裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant