CN110907798A - 集成SoC的交换芯片的测试验证板、测试装置及方法 - Google Patents

Abstract

本申请涉及集成SOC的交换芯片的测试验证板、测试装置及方法，包括设置于所述测试验证板上的存储器模块，所述存储器模块设置有存储器接口，待测芯片安装在所述测试验证板上，所述存储器接口用于将所述存储器模块与所述待测芯片连接；所述存储器模块用于存储所述待测芯片测试所需的测试程序，所述待测芯片上电初始化后，所述待测芯片通过内部集成的主处理器将存储器模块中的测试程序自动加载到片内RAM中，并执行测试过程。本发明可以解决现有技术中通过JTAG边界扫描技术的芯片测试方式的测试周期长、测试成本高的问题。

Description

集成SoC的交换芯片的测试验证板、测试装置及方法

技术领域

本申请属于IC测试技术领域，尤其是涉及一种集成SoC的交换芯片的测试验证板及测试装置。

背景技术

IC(Integrated Circuit，集成电路)芯片测试指的是根据待测芯片特点和功能，给待测芯片提供测试激励，通过测量待测芯片输出响应与期望输出作对比，从而判断待测芯片是否合格。数字IC测试一般包括直流测试、交流测试和功能测试。

随着超大规模集成电路的发展，芯片IO端口种类及功能越来越复杂，进而相应的功能测试及IC参数测试也越来越复杂，采用功能向量测试芯片IO静态参数已不能满足芯片测试需求。

对于内部集成SoC(System on chip，片上系统)的大容量交换芯片，其接口类型较多，测试向量则更为复杂，这无疑进一步增加了这类芯片的测试难度。SoC指的是在单个芯片上集成一个完整的系统，SoC是微小型系统，这种集成SOC的大容量交换芯片将微处理器、模拟IP核、数字IP核和存储器(或者片外存储控制接口)集成在单一芯片上，可实现交换芯片内部寄存器相关配置，同时实现报文与SOC交互等。

目前IO端口的测试主要采用JTAG(Joint Test Action Group，联合测试工作组)边界扫描技术，这种技术以全新的“虚拟探针”代替传统的“物理探针”来提高电路的可测试性，由于JTAG标准的通用性好，现在很多IC公司都提供了支持边界扫描机制的IC芯片。

JTAG的基本原理是在芯片内部定义一个TAP(Test Access Port：测试访问接口)，通过专门的JTAG测试工具对芯片内部节点进行测试。该技术还可以在芯片内部逻辑和器件引脚间放置移位寄存器，然后把这些移位寄存器连在一起就形成了JTAG边界扫描链，能实现对各个芯片分别测试。

通过JTAG边界扫描技术测试芯片的方法需要将测试向量转换给测试机台，待测试芯片初始化完成后，测试人员需要再操作测试机台，通过JTAG接口将转换后的测试向量顺序下发给DIB(device interface board，设备接口板)上的待测芯片。

由于此类交换芯片端口种类较多，测试码流越来越复杂，通过JTAG顺序下发的测试向量的方式速度较慢，测试周期较长，测试过程中还需要人力干预，因此通过JTAG边界扫描技术的方式测试成本较高，测试周期较长。

发明内容

本发明要解决的技术问题是：为解决现有技术中通过JTAG边界扫描技术的芯片测试方式的测试周期长、测试成本高的问题，提供一种集成SOC的交换芯片的测试验证板及测试装置。

本发明解决其技术问题所采用的技术方案如下：

本发明的第一方面提供了一种集成SoC的交换芯片的测试验证板，包括设置于所述测试验证板上的存储器模块，所述存储器模块设置有存储器接口，待测芯片安装在所述测试验证板上，所述存储器接口用于将所述存储器模块与所述待测芯片连接；

所述存储器模块用于存储所述待测芯片测试所需的测试程序，所述待测芯片上电初始化后，所述待测芯片通过内部集成的主处理器将存储器模块中的测试程序自动加载到片内RAM中，并执行测试过程。

进一步地，根据本发明的第一方面提供的集成SoC的交换芯片的测试验证板，作为一种可行的实施例，所述测试验证板还包括开关切换模块，所述开关切换模块用于切换测试验证板上集成的板载模块以及待测芯片测试所需的外部设备与所述待测芯片的连接。

进一步地，根据本发明的第一方面提供的集成SoC的交换芯片的测试验证板，作为一种可行的实施例，所述开关切换模块包括多组继电器，各所述继电器均设置有转换开关，其中转换开关的动触点侧与待测芯片连接，所述转换开关的常开静触点侧与所述外部设备连接，所述转换开关的常闭静触点侧与测试验证板上对应的板载模块连接。

进一步地，根据本发明的第一方面提供的集成SoC的交换芯片的测试验证板，所述板载模块包括外设接口模块，所述外设接口模块将待测芯片测试所需的外部设备通过对应的继电器与待测芯片连接，用于在存储器模块故障时，切换至所述外部设备向所述待测芯片下发测试向量。

进一步地，根据本发明的第一方面提供的集成SoC的交换芯片的测试验证板，作为一种可行的实施例，所述板载模块还包括独立设置于测试验证板上的电源模块、时钟模块和复位模块。

进一步地，根据本发明的第一方面提供的集成SoC的交换芯片的测试验证板，作为一种可行的实施例，所述待测芯片通过待测芯片测试插座可拆卸地安装在所述测试验证板上。

本发明的第二方面提供了一种集成SoC的交换芯片的测试装置，包括上述实施例所述的测试验证板，以及待测芯片测试所需的外部设备，待测芯片安装在所述测试验证板上，所述外部设备通过探针与待测芯片的I/O端口连接，用于读取待测芯片的响应输出信号。

进一步地，根据本发明的第二方面提供的集成SoC的交换芯片的测试装置，所述测试验证板上设置有外设接口模块，所述外设接口模块用于将待测芯片测试所需的外部设备通过开关切换模块与待测芯片连接，所述外设接口模块用于在存储器模块故障时，由所述外部设备向所述待测芯片下发测试向量。

其中，所述待测芯片测试所需的外部设备可以包括PC机、ATE以及示波器。

本发明的第三方面提供了一种集成SoC的交换芯片的测试方法，具体包括如下步骤：

S1：将准备好的测试向量生成测试程序image文件，并存储在待测芯片外挂的存储器模块中；

S2：待测芯片上电初始化；

S3：通过待测芯片内部集成的主处理器将存储器模块中的测试程序自动加载到片内RAM中，并执行测试过程；

S4：实时检测待测芯片的响应输出信号，并将所述响应输出信号与期望输出比较，判断待测芯片是否合格。

进一步地，根据本发明的第三方面提供的集成SoC的交换芯片的测试方法，当外挂的存储器模块发生故障时，通过设置开关切换模块，切换至外部PC机或ATE通过JTAG接口或者I²C接口向待测芯片下发测试向量，同时监控待测芯片的工作状态。

本发明的有益效果是：本发明利用芯片内部RAM直接加载测试程序，测试方法简单高效，调高效率，节约成本。

附图说明

下面结合附图和实施例对本申请的技术方案进一步说明。

图1是本申请实施例提供的测试装置结构原理图；

图2是本申请实施例提供的测试方法流程图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

下面将参考附图并结合实施例来详细说明本申请的技术方案。

集成电路测试的基本原则是通过对待测芯片施加激励，测量芯片响应输出，并与预测的结果比较，判断待测芯片是否合格。

实施例1：

如图1所示，本实施例提供了一种集成SoC的交换芯片的测试验证板，待测芯片通过待测芯片测试插座安装在测试验证板上，实现待测芯片与测试验证板的可拆卸连接，可灵活更换待测芯片。

本实施例测试验证板上设置有Flash(闪存存储器)，待测芯片通过所述Flash的存储器接口与Flash连接。测试验证板将准备好的测试向量生成测试程序image文件，并存储在所述Flash中，当待测芯片上电，并初始化完成后，通过待测芯片内部集成的主处理器将测试程序自动加载到待测芯片的待测芯片内部的主存储器，即RAM(Random-AccessMemory，随机存取存储器)中，并通过待测芯片内部的主处理器执行测试过程。

待测芯片的响应输出信号输出至外部设备，包括示波器或者测试机台(ATE/PC)。若待测芯片接口速率较高(最高可达25Gbps)，目前大部分测试机台不能测试该类高速接口，则需要通过示波器等外部设备。

本实施例利用待测芯片内部RAM自动加载测试程序，测试过程中不需要人为干预，可有效提高测试效率，节约老化测试成本，同时缩短测试周期。

实施例2：

本实施例2提供了另一种可能性实施方式的集成SoC的交换芯片的测试验证板，本实施例2的测试验证板在实施例1的基础上设置了开关切换模块。

该开关切换模块主要用于切换测试验证版上的板载模块，以及测试所需的外部设备与待测芯片的连接，使待测芯片根据工作需要，选择通过外部设备实现测试过程，还是选择通过本地的板载模块实现测试过程。其中，外部设备包括测试机台(PC机、ATE(Automatictest equipment，自动测试设备))以及示波器等。

所述开关切换模块包括多组继电器，每组继电器分别用于切换不同的板载模块和外部设备。各继电器设置有转换开关，其中转换开关的动触点侧与待测芯片连接，所述转换开关的常开静触点侧与所述外部设备连接，所述转换开关的常闭静触点侧与测试验证板上对应的板载模块连接。

作为其中一种实施情况，测试验证板上设置外设接口模块，外设接口模块可以将待测芯片与待测芯片测试所需的外部设备连接。在待测芯片外挂的Flash故障时，无法通过内部的主存储器RAM加载测试程序，则可以通过触发外设接口模块与测试机台(即ATE或PC)之间的常开静触点动作，切换至测试机台工作，由测试机台通过外设接口模块向待测芯片下发测试向量。

本实施例测试验证板的外设接口模块可以包括I²C(Inter－IntegratedCircuit，集成电路总线)接口、JTAG接口等。

板载模块除了上述的外设接口模块，还可以有电源模块、时钟模块、复位模块等。正常情况下，测试验证板由测试验证板板载的电源模块为其供电，当选择ATE或PC下发测试向量的情况下，用户可根据需要选择是否由外部ATE或PC的供电电源为测试验证板供电，如果要选择外部电源供电，则相应继电器的常闭静触点断开，常开静触点闭合，切换到外部电源供电。时钟模块以及复位模块的切换与此类似。

本实施例的测试验证板可以为待测芯片的测试提供开发环境及软件支持度，保障待测芯片测试过程的实施，同时便于待测芯片与其测试所需的外部设备连接，该测试验证板可以通用于不同类型和型号待测芯片的测试，降低测试设备开发的成本和时间，降低待测芯片测试的成本。

在更进一步地的实施方案中，本实施例测试验证板还可以包括状态指示模块和电源模块。电源模块可以是直流电源，用于为测试验证板提供必需的电源支持；状态指示模块可以是LED灯，用于标识待测芯片在测试过程中的状态。

实施例3：

本实施例3提供了一种集成SoC的交换芯片的测试装置，该测试装置包括待测芯片测试所需的外部设备，以及如实施例1和实施例2中所描述的测试验证板，如图1所示。

待测芯片通过待测芯片测试插座安装在测试验证板上，属于可拆卸连接，可以方便地更换待测芯片。

本实施方案中，外部设备通过探针点测的方式，读取待测芯片的响应输出信号，并将其与期望输出进行比较，判定待测芯片是否合格。

本实施例的待测芯片采用BGA封装，其I/O端子被扇出，测试机台或示波器通过探针接触I/O端子的扇出位置，获取待测芯片的响应输出信号，对待测芯片进行检测。

作为进一步地实施方案，本实施例设置了开关切换模块，通过开关切换模块，可以在Flash故障的情况下，切换至外部设备向待测芯片下发测试向量。开关切换模块的具体结构和原理，与实施例2相同，在此不再赘述。

本实施例中，当Flash故障的情况下，可以通过开关切换模块选择ATE或PC机向待测芯片下发测试向量，其中，在芯片验证阶段，可以采用PC机下发测试向量(当然也可以用ATE)。芯片验证，主要用来验证一个新的设计在量产之前功能是否正确，参数特性等是否符合规格，以及电路的稳定性和可靠性。测试范围包括功能测试和AC/DC测试，测试项目相对来说比较全面，其主要目的除了调试之外，还为量产测试做准备。

而在量产测试阶段，可以采用ATE下发测试向量，并检测待测芯片的输出信号。量产测试在整个IC生产体系中位于制造的后段，其主要功能在于检测IC在制造过程中所发生的瑕疵和造成瑕疵的原因。因此，量产测试是确保IC产品良好率，提供有效的该数据供工程分析使用的重要步骤。

测试向量是施加给芯片的一系列的功能，代表了测试待测芯片所需的输入输出逻辑状态，它主要用于测试芯片的功能错误。测试向量也称作测试图形或者真值表，由输入和输出状态组成，代表被测器件的逻辑功能。输入和输出状态是由字符来表示的，通常1/0用来表示输入状态，L/H/Z用来表示输出状态，X用来表示没有输入也不比较输出的状态。事实上，可以用任何一套字符来表示真值表，只要测试系统能够正确解释和执行每个字符的相应功能。

对于待测芯片的功能测试，还包括主测试程序，主测试程序包含了保证测试仪硬件能产生必要的电压，波形和时序等所必需的信息。当执行功能测试的时候，由PC机或ATE把输入波形施加给待测芯片，并一个周期一个周期，一个管脚一个管脚地监控输出数据。如果有任何的输出数据不符合预期的逻辑状态，电压或者时序，该功能测试结果为失效芯片。

实施例4：

本实施例提供了一种集成SOC的交换芯片的测试方法，本实施例提供的交换芯片的测试方法，可以应用于如图1所示的应用环境中，待测芯片安装在测试验证板上，并通过存储器接口与外挂的Flash连接，并将准备好的测试向量生成测试程序image文件，并存储所述Flash中，当待测芯片上电，并初始化完成后，将测试程序加载到待测芯片的片内RAM(Random-Access Memory，随机存取存储器)，由待测芯片内置的处理器执行测试过程。

本实施例的外部设备包括：PC机、ATE以及示波器等用于检测待测芯片输出信号的设备。

在一个实施例中，如图2所示，图2为一个实施例中集成SoC的交换芯片的测试方法流程图，提供了一种集成SoC的交换芯片的测试方法，以该方法应用于图1中的待测芯片为例进行说明，包括如下步骤：

S1：将准备好的测试向量生成测试程序image文件，并存储待测芯片外挂的Flash中；

S2：待测芯片上电初始化；

S3：通过待测芯片内部集成的主处理器将测试程序自动加载到片内RAM中，并执行测试过程；

S4：实时检测待测芯片的响应输出信号，并将所述响应输出信号与期望输出比较，判断待测芯片是否合格。

更进一步地，本实施例中，测试向量还可以通过外部设备的测试机台下发，可以设置一个开关切换模块，在Flash发生故障时，由外部的PC机或者ATE下发测试向量。关于开关切换模块，可以为本申请实施例2介绍的开关切换模块，具体不再赘述。

应该理解的是，虽然图2所示流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

上述本发明实施例序号仅仅为了描述方便，不代表实施例的优劣。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，相关工作人员完全可以在不偏离本项申请技术思想的范围内，进行多样的变更以及修改。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。本项申请的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (10)

1.一种集成SoC的交换芯片的测试验证板，其特征在于，包括设置于所述测试验证板上的存储器模块，所述存储器模块设置有存储器接口，待测芯片安装在所述测试验证板上，所述存储器接口用于将所述存储器模块与所述待测芯片连接；

所述存储器模块用于存储所述待测芯片测试所需的测试程序，所述待测芯片上电初始化后，所述待测芯片通过内部集成的主处理器将存储器模块中的测试程序自动加载到片内RAM中，并执行测试过程。

2.根据权利要求1所述的集成SoC的交换芯片的测试验证板，其特征在于，所述测试验证板还包括开关切换模块，所述开关切换模块用于切换测试验证板上集成的板载模块以及待测芯片测试所需的外部设备与所述待测芯片的连接。

3.根据权利要求2所述的集成SoC的交换芯片的测试验证板，其特征在于，所述开关切换模块包括多组继电器，各所述继电器均设置有转换开关，其中转换开关的动触点侧与待测芯片连接，所述转换开关的常开静触点侧与所述外部设备连接，所述转换开关的常闭静触点侧与测试验证板上对应的板载模块连接。

4.根据权利要求3所述的集成SoC的交换芯片的测试验证板，其特征在于，所述板载模块包括外设接口模块，所述外设接口模块将待测芯片测试所需的外部设备通过对应的继电器与待测芯片连接，用于在存储器模块故障时，切换至所述外部设备向所述待测芯片下发测试向量。

5.根据权利要求4所述的集成SoC的交换芯片的测试验证板，其特征在于，所述板载模块还包括独立设置于测试验证板上的电源模块、时钟模块和复位模块。

6.根据权利要求1所述的集成SoC的交换芯片的测试验证板，其特征在于，所述待测芯片通过待测芯片测试插座可拆卸地安装在所述测试验证板上。

7.一种集成SOC的交换芯片的测试装置，其特征在于，包括如权利要求1-6任一项所述的测试验证板，以及待测芯片测试所需的外部设备，待测芯片安装在所述测试验证板上，所述外部设备读取待测芯片的响应输出信号，并与期望输出作比较，判定待测芯片是否合格。

8.根据权利要求7所述的集成SoC的交换芯片的测试装置，其特征在于，所述测试验证板上设置有外设接口模块，所述外设接口模块用于将待测芯片测试所需的外部设备通过开关切换模块与待测芯片连接，所述外设接口模块用于在存储器模块故障时，由所述外部设备向所述待测芯片下发测试向量。

9.一种集成SoC的交换芯片的测试方法，其特征在于：包括如下步骤：

S1：将准备好的测试向量生成测试程序image文件，并存储在待测芯片外挂的存储器模块中；

S2：待测芯片上电初始化；

S3：通过待测芯片内部集成的主处理器将存储器模块中的测试程序自动加载到片内RAM中，并执行测试过程；

S4：实时检测待测芯片的响应输出信号，并将所述响应输出信号与期望输出比较，判断待测芯片是否合格。

10.根据权利要求9所述的集成SoC的交换芯片的测试方法，其特征在于，当外挂的存储器模块发生故障时，切换至外部PC机或ATE向待测芯片下发测试向量，同时监控待测芯片的工作状态。

Images