[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN110036496B - 由相关电子材料形成的切换器件 - Google Patents

由相关电子材料形成的切换器件 Download PDF

Info

Publication number
CN110036496B
CN110036496B CN201780074027.7A CN201780074027A CN110036496B CN 110036496 B CN110036496 B CN 110036496B CN 201780074027 A CN201780074027 A CN 201780074027A CN 110036496 B CN110036496 B CN 110036496B
Authority
CN
China
Prior art keywords
cem
conductive traces
gaseous
oxide
localized portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780074027.7A
Other languages
English (en)
Other versions
CN110036496A (zh
Inventor
卡洛斯·阿尔韦托·巴斯·德·阿劳约
卓兰塔·博泽纳·赛琳斯卡
金柏莉·盖伊·里德
卢西恩·斯弗恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cherfee Laboratories Inc
Original Assignee
Cherfee Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cherfee Laboratories Inc filed Critical Cherfee Laboratories Inc
Publication of CN110036496A publication Critical patent/CN110036496A/zh
Application granted granted Critical
Publication of CN110036496B publication Critical patent/CN110036496B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本技术通常涉及制造相关电子材料(CEM)开关。在实施例中，描述了如下处理，其中可以在绝缘材料(210)上或上方形成导电迹线(222)。响应于在绝缘材料中形成空隙(230)，可以将与空隙接触的导电迹线的局部部分暴露于气态氧化剂(221)，其可以将导电迹线的局部部分(240)转换为CEM。在实施例中，可以在空隙内沉积电极材料(250)，以接触被转换为CEM的导电迹线的局部部分(240)。

Description

由相关电子材料形成的切换器件
技术领域
本技术通常涉及相关电子器件，并且更具体地，可涉及用于制造例如可在开关、存储器电路等中使用的、展现出期望的阻抗切换特性的相关电子器件的方法。
背景技术
集成电路器件(例如电子切换器件)例如可在各种类型的电子器件中找到。例如，存储器和/或逻辑设备可以包含适用于计算机、数码相机、智能电话、平板设备等的电子开关。与电子切换器件相关的、设计者在考虑电子切换器件是否适用于特定应用时可能感兴趣的因素例如可包括物理尺寸、存储密度、工作电压、阻抗范围和/或功耗。设计者可能感兴趣的其他因素可包括例如制造成本、易于制造、可扩展性和/或可靠性。此外，似乎对展现出较低功率和/或较高速度的特性的存储器和/或逻辑设备的需求不断增加。然而，可以较好地适用于某些类型的存储器和/或逻辑设备的传统的制造技术可能不适用于制造利用相关电子材料的器件。
附图说明
在说明书的结论部分中特别指出并明确要求了保护的主题。然而，关于组织和/或操作方法及其目的、特征和/或优点，可以通过结合附图阅读，参考以下详细描述而最好地理解，其中：
图1A是由相关电子材料形成的器件的电流密度相对电压分布的实施例的图示；
图1B是包括相关电子材料的切换器件的实施例的图示和相关电子材料开关的等效电路的示意图；
图2A-2J例示了可用于制造由相关电子材料形成的多层级切换器件的子处理的实施例；
图3A-3B例示了由相关电子材料形成的多层级切换器件的实施例；
图4A-4D例示了用于制造由相关电子材料形成的切换器件的子处理的实施例；以及
图5是根据实施例的使用相关电子材料形成切换器件的方法的流程图。
具体实施方式
在以下的详细描述中参考了形成描述的一部分的附图，其中相同的附图标记始终表示相应的和/或类似的相似部件。应当理解，附图不一定按比例绘制，例如为了说明的简单和/或清楚。例如，一些方面的尺寸可能相对于其他方面被夸大。另外，应该理解，可以使用其他实施例。此外，在不脱离所要求保护的主题的情况下，可以进行结构和/或其他改变。本说明书中对“要求保护的主题”的提及是指旨在由一个或多个权利要求或其任何部分涵盖的主题，并且不一定旨在表示完整的权利要求集、对权利要求集的特定组合(例如，方法权利要求，设备权利要求等)或特定权利要求。还应注意，例如，诸如上、下、顶部、底部等的方向和/或参考可用于促进附图的讨论，并不旨在限制所要求保护的主题的应用。因此，以下详细描述不应被视为限制所要求保护的主题和/或等同物。
本说明书中对“一个实施方式”、“实施方式”、“一个实施例”、“实施例”等的引用意味着关于特定实施方式和/或实施例描述的特定特征、结构、特性等包括在所要求保护的主题的至少一个实施方式和/或实施例中。因此，例如，在整个说明书中的各个地方出现这样的短语不一定旨在表示相同的实施方式和/或实施例或任何一个特定实施方式和/或实施例。此外，应当理解，所描述的特定特征、结构、特性等能够在一个或多个实施方式和/或实施例中以各种方式组合，并且因此在预期的权利要求范围内。当然，通常，如专利申请的说明书的情况一样，这些和其他问题在特定的使用环境中有可能变化。换句话说，贯穿本公开，描述和/或使用的特定上下文提供了关于要作出的合理推断的有用指导。然而，同样地，通常没有进一步限定的“在此上下文中”指的是本公开的上下文。
本公开的特定实施例描述了用于准备和/或制造相关电子材料(CEM)膜以形成例如相关电子开关(例如，可用于形成相关电子随机存取存储器(CERAM)和/或逻辑设备)的方法和/或处理。例如，可以在CERAM器件和CEM开关的构建中利用的相关电子材料还包括各种类型的其他电子电路，例如存储器控制器、存储器阵列、滤波器电路、数据转换器、光学仪器、锁相环电路、微波和毫米波收发器等，尽管所要求保护的主题在这些方面的范围不受限制。
在这种情况下，CEM开关例如可以展现出基本上快速的导体到绝缘体转变，这可以通过电子相关而不是固态结构相变(例如在相变存储器设备中，响应于从晶态到非晶态的改变，或在另一个示例中，在电阻性RAM器件中形成细丝)来实现。在一个实施例中，CEM器件中的基本上快速的导体到绝缘体转变可响应于量子力学现象，例如与相变和电阻性RAM器件中的熔化/凝固或细丝形成相反。在若干实施例中的任何一个中，可以理解例如在CEM中的相对导电和相对绝缘状态之间和/或在第一和第二阻抗状态之间的这种量子力学转变。如本文所使用的，术语“相对导电状态”、“相对较低阻抗状态”和/或“金属状态”可以是可互换的，和/或有时可以称为“相对导电/较低阻抗状态”。类似地，术语“相对绝缘状态”和“相对较高阻抗状态”在本文中可以互换使用，和/或有时可以称为相对“绝缘/较高阻抗状态”。
CEM在相对绝缘/较高阻抗状态和相对导电/较低阻抗状态之间的量子力学转变(其中相对导电/较低阻抗状态与绝缘/较高阻抗状态基本上不同)可以根据莫特(Motto)转变来理解。根据莫特转变，如果发生莫特转变条件，则材料可以从相对绝缘/较高阻抗状态切换到相对导电/较低阻抗状态。莫特标准可以由(nc)1/3a≈0.26定义，其中nc表示电子浓度，并且其中“a”表示玻尔(Bohr)半径。如果达到阈值载流子浓度，使得满足莫特标准，则认为发生莫特转变。响应于莫特转变发生，CEM器件的状态从相对较高电阻/较高电容状态(例如，绝缘/较高阻抗状态)变为与较高电阻/较高电容状态基本上不同的相对较低电阻/较低电容状态(例如，导电/较低阻抗状态)。
可以通过电子的局域态来控制莫特转变。如果诸如电子的载流子被局域化，则认为载流子之间的强库仑相互作用将CEM的带分裂以产生相对绝缘(相对较高阻抗)状态。如果电子不再被局域化，则弱库仑相互作用可能占主导地位，这可能导致带分裂的消除，这进而可能产生与相对较高阻抗状态基本上不同的金属(导电)带(相对较低阻抗状态)。
此外，在实施例中，除了电阻的改变之外，从相对绝缘/较高阻抗状态切换到基本上不同的且相对导电/较低阻抗状态可以引起电容的改变。例如，CEM器件可以展现出可变电阻以及可变电容的特性。换句话说，CEM器件的阻抗特性可包括电阻分量和电容分量。例如，在金属状态下，CEM器件可以包括可以接近零的相对低电场，因此可以展现出基本上低电容(其同样可以接近零)。
类似地，在相对绝缘/较高阻抗状态下(这可能是由较高密度的界限或相关电子引起)，外部电场可能能够穿透CEM，并且因此，CEM可以至少部分地基于存储在CEM内的附加电荷而展现出较高电容。因此，例如，至少在特定实施例中，在CEM器件中从相对绝缘/较高阻抗状态到基本上不同的且相对导电/较低阻抗状态的转变，可导致电阻和电容两者的改变。这种转变可能带来额外的可测量现象，并且要求保护的主题在这方面不受限制。
在实施例中，由CEM形成的器件可以响应于包括基于CEM器件的CEM的大部分体积中的莫特转变而展现出阻抗状态的切换。在实施例中，CEM可以形成“体开关(bulkswitch)”。如本文所使用的，术语“体开关”指的是至少CEM的大部分体积切换器件的阻抗状态，例如响应于莫特转变。例如，在实施例中，器件的基本上所有CEM都可以响应于莫特转变从相对绝缘/较高阻抗状态切换到相对导电/较低阻抗状态，或从相对导电/较低阻抗状态切换到相对绝缘/较高阻抗状态。
在实施方式中，CEM可包括元素周期表中一种或多种“d区”元素，例如过渡金属、过渡金属化合物、一种或多种过渡金属氧化物(TMO)。还可以利用元素周期表中一种或多种“f区”元素来实现CEM器件，例如稀土元素、稀土元素的氧化物、包括一种或多种稀土过渡金属的氧化物、钙钛矿、钇和/或镱，或者包括元素周期表的镧系或锕系金属的任何其他化合物，要求保护的主题在这方面的范围不受限制。因此，在实施例中，CEM可以包括一种或多种d区元素的氧化物和/或一种或多种f区元素的氧化物，其例如具有至少85.0％的原子浓度，CEM的其余部分例如包括诸如碳或氮的掺杂剂。因此，在这种情况下，如在本文中使用的术语，d区元素指如下元素，其包括钪(Sc)、钛(Ti)、钒(V)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、铜(Cu)、锌(Zn)、钇(Y)、锆(Zr)、铌(Nb)、钼(Mo)、锝(Tc)、钌(Ru)、铑(Rh)、钯(Pd)、银(Ag)、镉(Cd)、铪(Hf)、钽(Ta)、钨(W)、铼(Re)、锇(Os)、铱(Ir)、铂(Pt)、金(Au)、汞(Hg)、钌(Rf)、钅杜(Db)、钅喜(Sg)、铍(Bh)、钅黑(Hs)、钅麦(Mt)、鐽(Ds)、錀(Rg)或鎶(Cn)或其任何组合。另外，在这种情况下，由元素周期表的f区元素形成的或包括元素周期表的f区元素的CEM指包括来自元素周期表的f区的金属或金属氧化物的CEM，其包括镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)、锕(Ac)、钍(Th)、镤(Pa)、铀(U)、镎(Np)、钚(Pu)、镅(Am)、锫(Bk)、锎(Cf)、锿(Es)、镄(Fm)、钔(Md)、锘(No)或铹(Lr)、或其任意组合。
图1A是由相关电子材料形成的器件的电流密度相对电压分布的实施例100的图示。至少部分地基于例如在“写入操作”期间施加到CEM器件的端子的电压，CEM器件可以被置于相对低阻抗状态或相对高阻抗状态。例如，施加电压V设置和电流密度J设置可以使CEM器件转变到相对低阻抗的存储器状态。相反，施加电压V重置和电流密度J重置可以使CEM器件转变到相对高阻抗的存储器状态。如图1A所示，附图标记110例示了可以将V设置与V重置分开的电压范围。在将CEM器件置于高阻抗状态或低阻抗状态之后，可以通过施加电压V读取(例如，在读取操作期间)并检测CEM器件的端子处的电流或电流密度(例如，利用读取窗口107)，来检测CEM器件的特定状态。
根据实施例，图1A的CEM器件可包括任何过渡金属氧化物(TMO)，例如钙钛矿、莫特绝缘体、电荷交换绝缘体和安德森(Anderson)无序绝缘体、以及元素周期表的d区或f区材料。在一个实施例中，图1A的CEM器件可以包括其他类型的过渡金属氧化物可变阻抗材料，但是应该理解，这些仅是示例性的，并不旨在限制所要求保护的主题。公开了氧化镍(NiO)作为一种特定的TMO。本文讨论的NiO材料可以掺杂有外源配体，例如羰基(CO)，其可以建立和/或稳定可变阻抗特性和/或实现P型操作，其中CEM可以在低阻抗状态下更具导电性。因此，在另一个具体示例中，掺杂有外源配体的NiO可以表示为NiO：Lx，其中Lx可以表示配体元素或化合物，x可表示用于一个单位的NiO的配体的单位数。对于任何特定配体以及配体与NiO或任何其他过渡金属化合物的任何特定组合，仅通过平衡化合价就可确定x的值。除羰基外，其它可在低阻抗状态下产生或增强导电性的掺杂剂配体可包括：亚硝酰(NO)、三苯基膦(PPH3)、菲咯啉(C12H8N2)、联吡啶(C10H8N2)、乙二胺(C2H4(NH2)2)、氨(NH3)、乙腈(CH3CN)、氟化物(F)、氯化物(Cl)、溴化物(Br)、氰化物(CN)、硫(S)等。
在这种情况下，如本文所提及的“P型”掺杂CEM是指包含特定分子掺杂剂的第一类型CEM，如果CEM在低阻抗状态下操作，则所述CEM相对于未掺杂的CEM展现出增加的导电性。引入取代配体(例如CO和NH3)可用于增强NiO CEM的P型性质。因此，至少在特定实施例中，CEM的P型操作的属性可以包括通过控制CEM中的P型掺杂剂的原子浓度，来调整或定制在低阻抗状态下操作的CEM的电导率的能力。在特定实施例中，增加的P型掺杂剂的原子浓度可以导致CEM的电导率增加，但是所要求保护的主题内容在这方面不受限制。在特定实施例中，可以在图1A的区域104的特性中观察到CEM器件中的P型掺杂剂的原子浓度或原子百分比的变化，如本文所述，其中P型掺杂剂的增加导致区域104的更陡峭的斜率(例如，更高的导电率)。
在另一个实施例中，图1A的CEM器件可以包括其他过渡金属氧化物可变阻抗材料，例如含氮配体，但是应该理解，这些仅是示例性的，并不旨在限制所要求保护的主题。例如，NiO可以掺杂有外源含氮配体，其可以类似于通过使用碳基掺杂剂(例如羰基)引起的可变阻抗特性的稳定化的方式稳定可变阻抗特性。特别地，本文公开的NiO可变阻抗材料可包括CxHyNz形式的含氮分子(其中x≥0，y≥0，z≥0，并且其中至少x、y或z包括大于0的值)，例如：氨(NH3)、氰基(CN-)、叠氮离子(N3 -)、乙二胺(C2H8N2)、苯酚(1,10-菲咯啉)(C12H8N2)、2,2'联吡啶(C10,H8N2)、乙二胺(C2H4(NH2)2)、吡啶(C5H5N)、乙腈(CH3CN)和诸如硫氰酸盐(NCS-)的氰基硫化物。本文公开的NiO可变阻抗材料可包括氧氮化物族的成员(NxOy，其中x和y包括整数，并且其中x≥0且y≥0且至少x或y包括大于0的值)，其可包括例如一氧化氮(NO)、一氧化二氮(N2O)、二氧化氮(NO2)或具有NO3 –配体的前体。在实施例中，金属前体通过平衡化合价包含含氮配体，例如配体胺、酰胺、烷基胺、含氮配体与NiO。
根据图1A，如果施加足够的偏压(例如，超过带分裂电势)并且满足上述莫特条件(例如，注入的电子空穴数与切换区域中的电子数相当)，则CEM器件例如响应于莫特转变可从相对低阻抗状态转变到相对高阻抗状态。这可对应于图1A的电压相对电流密度分布的点108。在该点处或在该点附近，电子不再被屏蔽(screened)并且变得局域化。这种相关性可能导致强电子到电子相互作用电势，其可用于分裂带以形成相对高阻抗的材料。如果CEM器件包括相对高阻抗状态，则通过电子空穴的传输可产生电流。因此，如果跨CEM器件的端子施加阈值电压，则可以在金属-绝缘体-金属(MIM)器件的势垒上方将电子注入到MIM二极管中。在某些实施例中，以跨CEM器件的端子施加的阈值电势，注入电子的阈值电流可以进行“设置”操作，这将CEM器件置于低阻抗状态。在低阻抗状态下，电子的增加可以屏蔽传入的电子并去除电子的局域化，这可用于使带分裂电势崩溃，从而产生相对低阻抗的状态。
根据实施例，CEM器件中的电流可以通过外部施加的可以至少部分地基于外部施加的电流确定的“顺应性(compliance)”条件来控制以例如将CEM器件置于相对高阻抗状态，该外部电流在写操作期间可被限制。在一些实施例中，该外部施加的顺应性电流还可以为随后的重置操作设置电流密度的条件，以将CEM器件置于相对高阻抗状态。如图1A的特定实施方式中所示，可以在点116处的写操作期间施加电流密度J顺应性以将CEM器件置于相对低阻抗状态，并且可以确定在随后的写操作中将CEM器件置于高阻抗状态的顺应性条件。如图1A所示，随后通过在点108处的电压V重置处施加电流密度J重置≥J顺应性，可以将CEM器件置于高阻抗状态，在该点108处，J顺应性是外部施加的。
在实施例中，顺应性可以在CEM器件中设置多个电子，其可以被用于莫特转变的空穴“捕获”。换句话说，在写操作中施加的用以将CEM器件置于相对低阻抗的存储器状态的电流可以确定要注入CEM器件的空穴的数量以用于随后将CEM器件转变到相对高阻抗的存储器状态。
如上所述，重置条件可响应于点108处的莫特转变而发生。如上所述，这种莫特转变可以引起在CEM器件中电子的浓度n约等于或变得至少与电子空穴的浓度p相当的条件。该条件可以根据表达式(1)建模如下：
在表达式(1)中，λTF对应于托马斯费米屏蔽长度(Thomas Fermi screeninglength)，并且C是常数。
根据实施例，响应于从跨CEM器件的端子施加的电压信号注入空穴，可存在图1A中所示的电压相对电流分布的区域104中的电流或电流密度。这里，当跨CEM器件的端子施加阈值电压VMI时，空穴的注入可以满足用于在电流IMI处的低阻抗状态到高阻抗状态转变的莫特转变标准。这可以根据表达式(2)建模如下：
在表达式(2)中，Q(VMI)对应于带电注入(空穴或电子)并且是施加的电压的函数。注入电子和/或空穴以实现莫特转变可发生于带间并且响应于阈值电压VMI和阈值电流IMI。通过根据表达式(1)使电子浓度n等于通过表达式(2)中的IMI注入的空穴引起莫特转变的电荷浓度，这样的阈值电压VMI对托马斯费米屏蔽长度λTF的依赖性可根据表达式(3)被建模如下：
在表达式(3)中，ACEM是CEM器件的横截面积；并且J重置(VMI)可表示在阈值电压VMI处被施加到CEM器件的通过CEM器件的电流密度，该阈值电压VMI可将CEM器件置于相对高阻抗状态。
根据实施例，例如通过注入足够量的电子以满足莫特转变标准来从相对高阻抗状态转变，可以将用于形成CEM开关、CERAM存储器设备或包括一个或多个相关电子材料的各种其他电子器件的CEM器件置于相对低阻抗存储器状态。在将CEM器件转变到相对低阻抗状态时，如果注入足够的电子并且跨CEM器件的端子的电势克服阈值切换电势(例如，V设置)，则注入的电子可能开始屏蔽。如前所述，屏蔽可以操作以不局域化双重占据电子以使带分裂电势崩溃，从而产生相对低阻抗的状态。
在特定实施例中，通过包括NixOy(其中下标“x”和“y”包括整数)的化合物的电子的“反馈”可能引起CEM器件的阻抗状态的变化，例如，从低阻抗状态到基本上不同的高阻抗状态的变化。如本文中使用的术语，“反馈”可以指通过晶格结构的相邻分子向过渡金属、过渡金属氧化物或其任何组合供应一种或多种电子，例如，包括过渡金属、过渡金属化合物、过渡金属氧化物，或包括它们的组合。反馈可以允许过渡金属、过渡金属化合物、过渡金属氧化物或其组合，以在施加的电压的影响下维持有利于电传导的电离状态。在某些实施例中，例如，响应于使用羰基(CO)或含氮掺杂剂(例如氨(NH3)、乙二胺(C2H8N2)或氧氮化物族的成员(NxOy))，可以发生CEM中的反馈，该反馈可以允许CEM展现出如下性质，其中，例如，在包括CEM的器件或电路的操作期间，电子被可控地且可逆地“馈送”到过渡金属或过渡金属氧化物(例如镍)的导带上。例如，可以在氧化镍材料(例如，NiO：CO或NiO：NH3)中反转反馈，从而允许氧化镍材料在器件操作期间切换到展现出基本上不同的阻抗特性，例如高阻抗特性。
因此，在这种情况下，电子反馈材料是指展现出阻抗切换特性的材料，例如至少部分地基于所施加电压的影响从第一阻抗状态切换到基本上不同的第二阻抗状态(例如，从相对低阻抗状态切换到相对高阻抗状态，或反之亦然)，来控制与CEM的导带之间的电子的馈送、以及电子馈送的反转。
在一些实施例中，如果例如将过渡金属(例如镍)置于2+的氧化状态(例如，材料中的Ni2+，例如NiO：CO或NiO：NH3)，则通过反馈，包含过渡金属、过渡金属化合物或过渡金属氧化物的CEM开关可以展现出低阻抗性质。相反，如果例如将过渡金属(例如镍)置于1+或3+的氧化状态，则可以反转电子反馈。因此，在CEM器件的操作期间，基本上根据下面的表达式(4)，反馈可以导致“歧化”，其可以包括基本上同时的氧化和还原反应：
2Ni2+→Ni1++Ni3+ (4)
在这种情况下，这种歧化是指如表达式(4)所示形成镍离子Ni1++Ni3+，这可能在CEM器件的操作期间产生例如相对高阻抗的状态。在实施例中，诸如含碳配体、羰基(CO)或含氮配体(例如氨分子(NH3))的掺杂剂可允许在CEM器件的操作期间共享电子，从而基本上根据下面的表达式(5)产生表达式(4)的歧化反应及其反转：
Ni1++Ni3+→2Ni2+ (5)
如前所述，如表达式(5)所示，歧化反应的反转允许镍基CEM返回到相对低阻抗状态。
在实施例中，取决于NiO：CO或NiO：NH3的分子浓度(该分子浓度例如可从在大约0.1％至10.0％的原子百分比范围内的值变化)，如图1A所示的V重置和V设置可以在V设置≥V重置的条件下，在大约0.1V至10.0V的范围内变化。例如，在一个可能的实施例中，V重置例如可以在大约0.1V至1.0V范围内的电压下发生，并且V设置可以在大约1.0V至2.0V范围内的电压下发生。然而，应该注意，V设置和V重置的变化可以至少部分地基于各种因素而发生，例如电子反馈材料(例如NiO：CO或NiO：NH3和存在于CEM器件中的其他材料)的原子浓度、以及其他工艺变化，并且所要求保护的主题在这方面不受限制。
图1B是包括相关电子材料的切换器件的实施例150的图示和相关电子材料开关的等效电路的示意图。如前所述，相关电子器件(例如CEM开关、CERAM阵列或利用一种或多种相关电子材料的其他类型器件)可包括可展现可变电阻和可变电容两者特性的可变阻抗或复阻抗器件。换句话说，CEM可变阻抗器件(例如包括第一导体160、CEM膜170和第二导体180的器件)的阻抗特性可至少部分地取决于跨器件端子122和130测量的该器件的电阻和电容特性。在实施例中，可变阻抗器件的等效电路可包括与可变电容器(例如可变电容器128)并联的可变电阻器(例如可变电阻器126)。当然，尽管在图1B中可变电阻器126和可变电容器128被描绘为包括分立组件，但是可变阻抗器件(例如实施例150的器件)可以包括基本上同质的CEM膜，并且所要求保护的主题在这方面不受限制。
下面表1描绘了示例可变阻抗器件(例如实施例150的器件)的示例真值表。
电阻 电容 阻抗
R高(V施加) C高(V施加) Z高(V施加)
R低(V施加) C低(V施加)～0 Z低(V施加)
表1相关电子开关真值表
在实施例中，表1示出了可变阻抗器件(例如实施例150的器件)的电阻可以在低阻抗状态和基本上不同的高阻抗状态之间转变，作为至少部分地取决于跨CEM器件上施加的电压的函数。在实施例中，在低阻抗状态下展现的阻抗可以大约为高阻抗状态下展现的阻抗的10.0-100,000.0倍。在其他实施例中，例如，在低阻抗状态下展现的阻抗可以比在高阻抗状态下展现的阻抗大约低5.0-10.0倍。然而，应该注意，所要求保护的主题不限于高阻抗状态和低阻抗状态之间的任何特定阻抗比。表1示出了可变阻抗器件(例如实施例150的器件)的电容可在较低电容状态和较高电容状态之间转变，在示例实施例中，该较低电容状态可包括近似零(或非常小)的电容，并且较高电容状态至少部分地是跨CEM器件施加的电压的函数。
在某些实施例中，原子层沉积可用于形成或制造包含NiO材料的膜，例如NiO：CO或NiO：NH3。在这种情况下，在本文中使用的术语“层”是指材料的片或涂层，其可以设置在下伏地层(例如导电基板或绝缘基板)上或上方。例如，通过原子层沉积工艺而沉积在下伏基板上的层可以包括单个原子的厚度，其可以包括埃的一小部分的厚度(例如，)。然而，层包括厚度大于单个原子厚度的片或涂层，这取决于例如用于制造包含CEM膜的膜的方法。另外，“层”可以水平取向(例如“水平”层)，垂直取向(例如，“垂直”层)，或者可以定位在任何其他取向上，例如对角线。在实施例中，CEM膜可以包括足够数量的层，以允许在电路环境中的CEM器件的操作期间的电子反馈，例如，以产生低阻抗状态。同样，在电路环境中的操作期间，例如，可以反转电子反馈，以便产生基本上不同的阻抗状态，例如高阻抗状态。
同样在这种情况下，如本文所用的“基板”是指包含表面的结构，所述表面使得材料(例如具有特定电性质(例如，导电性质，绝缘性质等)的材料)能够沉积或放置在基板上或上方。例如，在基于CEM的器件中，导电基板可以以类似于第一导体160的方式操作，以将电流传送到与导电基板160接触的CEM膜。在另一个示例中，基板可以操作以使CEM膜绝缘，从而阻止电流流入或流出CEM膜。在绝缘基板的一个可能示例中，可以采用诸如氮化硅(SiN)的材料来绝缘半导体结构的部件。此外，绝缘基板可以包括其他硅基材料，例如绝缘体上硅(SOI)或蓝宝石上硅(SOS)技术，掺杂和/或未掺杂半导体，由基础半导体基础支撑的硅外延层，例如，传统的金属氧化物半导体(CMOS)，例如具有金属后端的CMOS前端，和/或其他半导体结构和/或技术，包括CES器件。因此，要求保护的主题旨在包括各种导电基板和绝缘基板而没有限制。
在特定实施例中，在基板上或上方形成CEM膜可以使用两种或更多种前体来将例如NiO：CO或NiO：NH3，或其他过渡金属氧化物，过渡金属或其组合的组分沉积在诸如基板的导电材料上。在实施例中，根据下面的表达式(6a)，可以利用单独的前体分子AX和BY来沉积CEM膜的层：
AX(气体)+BY(气体)＝AB(固体)+XY(气体) (6a)
其中表达式(6a)的“A”对应于过渡金属，过渡金属化合物，过渡金属氧化物或其任何组合。在实施例中，过渡金属氧化物可包含镍，但可包含其他过渡金属，过渡金属化合物和/或过渡金属氧化物，例如铝，镉，铬，钴，铜，金，铁，锰，汞，钼，镍钯，铼，钌，银，钽，锡，钛，钒，钇和锌(可以与诸如氧或其他类型的配体的阴离子连接)或其组合，尽管要求保护的主题是在这方面的范围不受限制。在特定的实施例中，也可以使用包含一种以上过渡金属氧化物的化合物，例如钛酸钇(YTiO3)。
在实施例中，表达式(6a)的“X”可包含配体，例如有机配体，其包含脒基(AMD)，二环戊二烯基(Cp)2，二(乙基环戊二烯基)(EtCp)2，双(2,2,6,6-四甲基庚烷-3,5-二酮)((thd)2)，乙酰丙酮酸(acac)，双(甲基环戊二烯基)((CH3C5H4)2)，二甲基乙二醛(dmg)2，2-氨基-戊-2-en-4-onato(apo)2，(dmamb)2其中dmamb＝1-二甲基氨基-2-甲基-2-丁醇酯，(dmamp)2其中dmamp＝1-二甲基氨基-2-甲基-2-丙醇酯，双(五甲基环戊二烯基)(C5(CH3)5)2和四羰基(CO)4。因此，在一些实施例中，镍基前体AX可包括，例如，脒基镍(Ni(AMD))，二环戊二烯基镍(Ni(Cp)2)，二乙基环戊二烯基镍(Ni(EtCp)2)，双(2，2,6,6-四甲基庚烷-3,5-二酮)Ni(II)(Ni(thd)2)，乙酰丙酮镍(Ni(acac)2)，双(甲基环戊二烯基)镍(Ni(CH3C5H4)2，镍二甲基乙二醛(Ni(dmg)2)，镍2-氨基-戊-2-烯-4-基(Ni(apo)2)，Ni(dmamb)2，其中dmamb＝1-二甲基氨基-2-甲基-2-丁醇酯，Ni(dmamp)2其中dmamp＝1-二甲氨基-2-甲基-2-丙醇酸盐，双(五甲基环戊二烯基)镍(Ni(C5(CH3)5)2和羰基镍(Ni(CO)4)，仅举几个例子。
然而，在特定实施例中，除了前体AX和BY之外，包含电子反馈材料的掺杂剂可用于形成CEM器件的层。包含可以与前体AX共流的电子反馈材料的另外的掺杂剂配体，可以允许基本上根据下面的表达式(6b)来形成电子反馈化合物。在实施例中，可以使用包含电子反馈材料(例如氨(NH3)，甲烷(CH4)，一氧化碳(CO)或其他材料)的掺杂剂，也可以使用包含碳或氮的其他配体或包含上面列出的电子反馈材料的其他掺杂剂。因此，表达式(6a)可以被修改为包括基本上根据下面的表达式(6b)的包含电子反馈材料的另外的掺杂剂配体：
AX(气体)+(NH3或其他含氮配体)+BY(气体)
＝AB：NH3(固体)+XY(气体) (6b)
应当注意，可以调节表达式(6a)和(6b)的前体(例如AX，BY和NH3(或包含氮的其他配体))的浓度，例如原子浓度，以便例如以包含在约0.1％和10.0％之间的浓度的氨(NH3)或羰基(CO)的形式实现在制造的CEM器件中包含电子反馈材料的氮或碳掺杂剂的最终原子浓度。然而，要求保护的主题不必限于上述前体和/或原子浓度。相反，要求保护的主题旨在涵盖在制造CEM器件中使用的原子层沉积，化学气相沉积，等离子体化学气相沉积，溅射沉积，物理气相沉积，热线化学气相沉积，激光增强化学气相沉积，激光增强原子层沉积，快速热化学气相沉积，旋涂沉积，气体团簇离子束沉积等中使用的所有此类前体。在表达式(6a)和(6b)中，如前所述，“BY”可以包括氧化剂，例如水(H2O)，氧气(O2)，臭氧(O3)，等离子体O2，过氧化氢(H2O2)。在其他实施例中，“BY”可包含CO，O2+(CH4)，或一氧化氮(NO)+水(H2O)或氧氮化物或含碳的气态氧化或氮氧化剂。在其他实施例中，等离子体可与氧化剂(BY)一起使用以形成氧自由基(O*)。同样地，等离子体可以与包含电子反馈材料的掺杂物质一起使用以形成活化物质以控制CEM的掺杂浓度。
在特定实施例中，例如利用原子层沉积的实施例，诸如导电基板的基板可以暴露于前体，例如AX和BY，以及加热室中的包括电子反馈材料(例如氨或者包含金属-氮键的其他配体，包括例如镍-酰胺，镍-酰亚胺，镍-脒盐或其组合)的掺杂剂，其在某些实施例中可以达到例如约20.0℃至1000.0℃范围内的温度，或在约20.0℃至500.0℃范围内的温度之间。在一个特定实施例中，其中，例如进行NiO：NH3的原子层沉积，可以使用大约在20.0℃和400.0℃范围内的腔室温度范围。响应于暴露于前体气体(例如，AX，BY，NH3或包含氮的其他配体)，可以将这些气体从加热室中吹扫大约0.5秒至180.0秒的持续时间。然而，应该注意，这些仅仅是腔室温度和/或时间的可能合适范围的示例，并且所要求保护的主题在这方面不受限制。
在某些实施例中，利用原子层沉积的单个双前体循环(例如，AX和BY，如参考表达式6(a)所述)或单个三前体循环(例如，AX，NH3，CH4或包含氮，碳或其他掺杂剂(包含电子反馈材料和BY)的其他配体，如参考表达式6(b)所述)可以产生一层CEM膜，其厚度大约在每循环至/>的范围内。因此，在实施例中，为了利用原子层沉积工艺(其中，层包括约的厚度)形成包含约/>的厚度的CEM器件膜，例如可以使用800-900个周期。在另一个实施例中，利用原子层沉积工艺(其中，层包括例如约/>)，例如100个双前体循环。应当注意，原子层沉积可以用于形成具有其他厚度的CEM器件膜，例如，厚度大约在1.5nm和150.0nm的范围内，并且要求保护的主题在这方面不受限制。
在特定实施例中，响应于原子层沉积的一个或多个双前体循环(例如，AX和BY)或三前体循环(AX，NH3，CH4，或包含氮，碳或包含电子反馈材料和BY的其他掺杂剂)，CEM器件膜可以进行原位退火，这可以允许改善膜性质，或者可以用于在CEM器件膜中以羰基或氨的形式掺入包含电子反馈材料的掺杂剂。在某些实施例中，可将腔室加热至约20.0℃至1000.0℃的温度。然而，在其他实施例中，可以利用大约在100.0℃至800.0℃范围内的腔室温度来执行原位退火。原位退火时间可以从大约1.0秒至5.0小时的持续时间变化。在特定实施例中，退火时间可以在更窄的范围内变化，例如，从大约0.5分钟到大约180.0分钟，并且要求保护的主题不限于这些方面。
在特定实施例中，根据上述工艺制造的CEM器件可以表现出“天生”特性，其中器件在制造器件之后立即表现出相对低的阻抗(相对高的导电率)。因此，如果CEM器件被集成到更大的电子设备环境中，例如，在初始激活时，施加到CEM器件的相对小的电压可以允许相对高的电流流过CEM器件，如图1A的区域104所示。例如，如前所述，在至少一个可能的实施例中，例如V重置可以在大约0.1V至1.0V范围内的电压下发生，并且V设置可以在大约1.0V至2.0V范围内的电压下发生。因此，例如在大约2.0V或更小的范围内操作的电气切换电压可允许存储器电路例如写入CERAM存储器设备，从CERAM存储器设备读取，或改变CERAM开关的状态。在实施例中，这种相对低电压操作可以降低复杂性，成本，并且可以提供优于竞争存储器和/或切换器件技术的其他优点。
在特定实施例中，可以至少部分地通过相关电子材料的原子层沉积在集成电路的特定层内形成两个或更多个CEM器件。在另一实施例中，可以至少部分地通过毯式沉积和选择性外延沉积的组合，来形成第一相关电子开关材料的多个相关电子开关器件中的一个或多个以及第二相关电子开关材料的多个相关电子开关器件中的一个或多个。另外，在实施例中，第一和第二接入设备可以分别基本上与第一和第二CEM器件相邻地定位。
在另一实施例中，多个CEM器件中的一个或多个可以在第一层级的导电迹线和第二层级的导电迹线的一个或多个交叉点处，位于集成电路的两个或更多个层级内，第二层级的导电迹线可以位于第一层级导电迹线上。在本文中，这里使用的术语“导电迹线”表示将电流从多层级CEM切换器件的层的第一位置路由到第二位置的导体。例如，导电迹线可以将电流传输到位于第一层级的导电迹线和第二层级的导电迹线的交叉点处的存取设备或从存取设备传输电流。在某些实施例中，由多层级CEM器件形成的开关器件的制造，例如利用位于CEM开关器件的多个层级的导电迹线形成的器件，例如可以用于其中位于多个层级的导电迹线可以促进位线密度的增加的基于CEM的存储器设备中。例如，位线密度的增加可以带来更有效和/或更高度集成的方法来控制对基于CEM的随机存取存储器阵列的存储器单元的访问。
同样在本文中，术语“层级”在本文中使用，意指离散表面，导电迹线或其他器件可以横穿该表面，其中离散表面通过绝缘材料与紧邻上方和/或紧接下方的离散表面分离。例如，如本文所述，穿过第一层级的导电迹线可以通过绝缘材料(例如氮化硅)与穿过第二层级的导电迹线分离。在这种情况下，这里使用的术语“多层级”切换器件是指利用两个或更多个上述“层级”，来进行切换功能(例如从高阻抗状态到低阻抗状态)的器件。
图2A-2J例示了可用于制造由多层级相关电子材料形成的切换器件的子过程的实施例。在图2A中，对应于实施例200A，绝缘基板，例如绝缘基板210，可以包括原子浓度至少为90.0％的SiN。在实施例中，可以使用任何合适的工艺来沉积基板210。合适的工艺可以包括但不限于物理气相沉积(PVD)，金属有机化学气相沉积(MOCVD)，原子层沉积(ALD)等，并且要求保护的主题在这方面不受限制。在形成绝缘基板210之后，可以在绝缘基板的表面上或上方沉积导电材料220，例如图2B中所示，其对应于实施例200B。在实施例200B中，仅作为示例，导电材料220包括Ni，然而，在其他实施例中，导电材料220可包括任何过渡金属，过渡金属氧化物和/或任何其他d区或f区元素或其合金，例如具有至少90.0％的原子浓度。
在图2C中，对应于实施例200C，可以蚀刻导电材料220，以便产生导电迹线222，导电迹线222可以在绝缘基板210的表面上以二维方式延伸。导电材料220的蚀刻以产生导电迹线222可以例如通过任何合适的工艺实现，例如利用图案化的光刻胶掩模的工艺，并且所要求保护的主题在这方面不受限制。在蚀刻导电材料220之后，可以在导电迹线222之间沉积额外的绝缘材料212，例如图2D中所示，其对应于实施例200D。在实施例中，附加绝缘材料212可以包括用于形成实施例200A的绝缘基板210的SiN，可以沉积在导电迹线222之间。实施例200D的子工艺可以进一步包括化学机械平坦化(CMP)，其可以用来去除绝缘材料212的多余部分。因此，由附加绝缘材料212分开的导电迹线222可以形成基本平坦的表面。基本上平坦的表面可以在导电迹线222上或上方容纳附加的绝缘材料层，例如SiN。
在图2E中，对应于实施例200E，附加的导电迹线222和绝缘材料212被示出为沉积的，以便形成多层级器件。可以通过重复实施例200B-200D的子过程来实现实施例200E，其可以用于构建由绝缘材料围绕的附加层级的导电迹线。应该注意的是，尽管图2E的结构表示分布在多层级结构的三个层级上的12个导电迹线，但是实施例可以包括例如包括更少层级的多层级结构，例如两个层级，或者可以包括更多层级，例如4个层级，8个层级，16个层级，32个层级等等。另外，尽管图2E的多层级结构的个别层级示出了四个导电迹线，但是多层级结构的实施例可以包括更少导电迹线的层级，例如三个导电迹线，或者可以包括更多数量的导电迹线，例如10个导电迹线，20个导电迹线，数百个导电迹线，数千个导电迹线，或甚至更多数量的导电迹线，所要求保护的主题不限于这些方面。
在图2F中，对应于实施例200F，示出了在多层级CEM器件中形成的空隙230。在本文中，术语“空隙”在本文中使用，意指空腔或孔，或其他材料不存在，例如结构中不存在材料，其可包括基板。根据实施例，可以例如通过蚀刻工艺或图案化工艺形成孔或空隙，其可以包括例如使用光刻胶掩模。然而，应该理解，这仅仅是形成孔或空隙的方法的示例，并且所要求保护的主题内容在这方面不受限制。在实施例中，可以响应于使用掩模材料(例如，光致抗蚀剂)来蚀刻空隙，例如空隙230，其之后可以进行图案化操作和蚀刻。在实施例中，可以利用硬掩模材料来补充光致抗蚀剂工艺，该硬掩模材料可以相对于光致抗蚀剂工艺以降低的速率进行蚀刻。在特定实施例中，光致抗蚀剂材料的使用可在硬掩模中提供图案，其中硬掩模可用于掩蔽多层级CEM器件的表面的一个或多个区域，在该区域内不需要蚀刻。在某些实施例中，蚀刻工艺可以包括例如干蚀刻或湿蚀刻，或者可以以符合动态随机存取存储器的高纵横比蚀刻的方式包括反应离子/等离子体，或者可以利用蚀刻工艺符合在三维NAND闪存的制造中使用的蚀刻工艺。应该注意的是，实施例200F可以利用其他工艺来产生空隙230，并且所要求保护的主题在这方面不受限制。
在图2G中，对应于实施例200G，多层CEM器件显示为暴露于气态氧化剂221。在本文中，如本文所用，术语气态氧化剂是指包含含氧分子的气体，例如，O2、O3,、氧自由基(例如，O*)、H2O2或H2O，或其任何组合。在实施例中，气态氧化剂221可以漂移到空隙230中，这可以引起导电迹线222的局部部分的氧化，从而将导电迹线222的局部部分转换为CEM(在图2I-2J中示为局部CEM部分240)。在一个特定实施例中，其中导电迹线222包括原子浓度大于90.0％的Ni，例如，气态O2可以用于将导电迹线222的特定局部部分(例如与空隙230接触或接近的局部部分)转换为NiO。在其他实施例中，例如其中导电迹线222包括选自元素周期表的d区或f区的金属的实施例，可以形成表现出CEM行为的其他氧化物。在某些实施例中，选择气态氧化剂221，绝缘材料212和基板210，以便彼此基本上不反应。因此，尽管绝缘材料212可以暴露于气态氧化剂221，但是这种暴露不太可能引起氧化剂221和绝缘材料212之间的化学反应。
在特定实施例中，掺杂剂可用于增加CEM的P型行为，例如从导电迹线222的特定局部部分转换的CEM。因此，在某些实施例中，掺杂剂(例如碳)可以在制造导电迹线222期间，与金属有机前体一起沉积。或者，可以使用含碳源来溅射碳，这可以允许将足够的碳(例如原子浓度在0.1％和10.0％之间的碳)例如渗入导电迹线222，其可以由此响应于暴露于气态氧化剂221而形成NiO：CO。在其他实施例中，掺杂剂可以包含在气态氧化剂221中以在可以转换为CEM的导电迹线222的局部部分中产生合适浓度的碳。
在图2H中，对应于实施例200H，显示多层级CEM器件暴露于气态氧化剂221，其可包含关于实施例200G描述的一种或多种氧化剂(例如，O2、O3,、氧自由基(例如，O*)、H2O2或H2O，或其任何组合)。然而，在实施例200H中，气态氧化剂221可以以至少50.0％的原子浓度与一种或多种气态氮基分子P型掺杂剂共流，例如NO，NO2，NH3或氮自由基(NO*)，或其任何组合。在本文中，如本文所用，术语与氮基分子P型掺杂剂共流动的气态氧化剂形成气态氮氧化剂。例如，与NO，NO2，NH3，氮自由基(例如，NO*)结合(例如，共流)的氧化剂，例如O2、O3,或氧自由基(例如，O*)，形成气态氮氧化剂。在实施例中，可以利用大约在13.0Pa(0.0975Torr)至500.0kPa(至3800.0Torr)范围内的压力来进行多层级CEM器件的曝光。在特定实施例中，曝光温度包括大约在23℃至1100.0℃范围内的值。然而，在某些实施例中，曝光温度可包括更有限范围内的值，例如50.0℃至900.0℃。曝光时间包括大约1.0秒至5.0小时的值。然而，在某些实施例中，曝光时间可以包括更窄的持续时间，例如，持续时间大约在1.0秒至1.0小时的范围内。然而，要求保护的主题旨在包括任何适当的压力范围，温度范围和曝光时间。
因此，气态氧化剂221与一种或多种气态氮基分子P型掺杂剂结合，可漂移到空隙230中，空隙230可用于将导电迹线222的局部部分转换为CEM(例如图2I-2J的局部CEM部分240)。在一个特定实施例中，其中导电迹线222包括原子浓度大于90.0％的Ni，气态NH3(其可与气态氧化剂221共流)可以将导电迹线222的特定局部部分(例如与空隙230接触或接近空隙230的局部部分)转换为NiO：NH3。在另一个实施例中，可以通过溅射金属氮化物将氮基P型掺杂剂结合到导电迹线222的局部部分中。在实施例中，响应于导电迹线暴露于气态氧化剂221与气态氮基P型掺杂剂的组合，可以形成CEM。在另一个实施例中，基于氮的P型掺杂剂可以包括在通过利用气态形式的胺前体转化为CEM的导电迹线222的局部部分中，例如利用对应于CxHyNz的形式的分子(其中x≥0，y≥0，z≥0，并且其中至少x，y或z包含大于0的值)，例如：氰基(CN-)，叠氮离子(N3 -)乙二胺(C2H8N2)，苯酚(1,10-邻菲啰啉)(C12H8N2)，2,2'-联吡啶(C10,H8N2)，乙二胺((C2H4(NH2)2)，吡啶(C5H5N)，乙腈(CH3CN)和氰基硫化物如硫氰酸盐(NCS-)。
在实施例200G和/或200H(图2G和2H)中，P型掺杂剂可以结合到导电迹线222的局部部分中，导电迹线222在退火子过程期间转换为CEM，其可以在空隙230暴露于气态氧化剂221之后发生。例如，可以与氧化/氮氧化氮化工艺分开进行的退火子工艺可以包括将空隙230暴露于富含碳的气体(例如甲烷或乙炔)，例如这可以允许在转换成CEM的导电迹线222的局部部分处形成NiO：CO。在另一个实施例中，退火子工艺可以包括将空隙230暴露于富氮气体，例如气态氨，这可以允许在转化为CEM的导电迹线222的局部部分处形成NiO：NH3。
在图2I中，对应于实施例200I，位于各个空隙230的相邻侧的导电迹线222的局部部分被示出为已经转换为CEM。例如，局部CEM部分240可以响应于空隙230暴露于气态氧化剂221而发生，有或没有包含一种或多种气态氮基分子P型掺杂剂的共流。如前所述，局部CEM部分240可包括一种或多种P型分子掺杂剂，例如CO或NH3，以形成NiO：CO或NiO：NH3。因此，在一个实施例中，如果导电迹线222包括至少90.0％Ni的原子浓度，则局部CEM部分240可以包括0.1％至10.0％的NiO：CO。或者，在一个实施例中，局部CEM部分240可包含0.1％至10.0％的NiO：NH3。
在图2J中，对应于实施例200J，电极250示出为已形成在空隙230内以与局部CEM部分240接触。在特定实施例中，电极250包括TiN，其可以分层制造。在其他实施例中，电极250可以包括除钛之外的d区或f区材料，例如铂，铜，铝，钴，镍，钨，氮化钨，硅化钴，钌，氧化钌，铬，金，钯。氧化铟锡，钽，氮化钽，银，铱或氧化铱或其合金，并且要求保护的主题不限于电极250的任何特定组成。在沉积电极250以与局部CEM部分240接触之后，图2J的CEM器件可以进行化学机械平坦化(CMP)以从CEM器件的表面去除多余的金属。
图3A示出了由相关电子材料形成的多层级切换器件的实施例300A的表面的视图。在图3A中，电极350可以类似于先前在此描述的电极250。虽然图3A仅示出了以包括三行的二维阵列布置的九个电极350，要求保护的主题的实施例可以包括二维电极阵列的不同布置，例如以较少行(例如两行)布置的电极或者电极排列成更多行，例如四行，五行，八行等。另外，尽管在图3A的二维阵列中示出了总共九个电极，要求保护的主题的实施例可以包括更少的电极，例如六个电极，或更多数量的电极，例如十个电极，15个电极，64个电极，或任何其他数量的电极，实际上没有限制。
图3B示出了由相关电子材料形成的多层级切换器件的实施例300B的表面的透视图。实施例300B包括类似于先前描述的实施例的切换器件，除了已经去除切换器件的一部分以便示出朝向基板310在+z方向上延伸的电极350。电极350被示出为接触局部CEM部分340，其位于电极350侧面，其中局部CEM部分340可以以与用于形成局部CEM部分240的方式类似的方式形成，如前所述。在图3B的实施例中，导电迹线322可以以类似于导电迹线222的制造的方式制造，如前所述，被示出为掩埋在切换器件内。图3B中的虚线用于描绘导电迹线322的掩埋部分，以及沿+z方向延伸的电极350的部分。
图4A-4D例示了用于制造由相关电子材料形成的开关器件的子工艺的实施例。在可以对应于实施例400A的图4A中，绝缘基板410(其可以类似于图2A的绝缘基板210)可以包括原子浓度至少为85.0％的SiN。在实施例中，可以利用一种或多种合适的工艺沉积基板410，包括但不限于物理气相沉积(PVD)，金属有机化学气相沉积(MOCVD)，原子层沉积(ALD)等，并且要求保护的主题在这方面不受限制。在形成绝缘基板410之后，可以在绝缘基板410的表面上或上方沉积导电材料。可以蚀刻导电材料以产生导电迹线422，导电迹线422可以例如在水平平面中延伸。蚀刻导电材料以产生导电迹线222可以通过合适的工艺实现，例如利用图案化的光刻胶掩模的工艺，并且所要求保护的主题内容在这方面不受限制。在蚀刻导电材料之后，可以在导电迹线上和/或之间沉积额外的绝缘材料。在实施例中，沉积在导电迹线422上和/或之间的绝缘材料可以包括SiN，但是所要求保护的主题内容在这方面不受限制。
在对应于实施例400B的图4B中，示出了在CEM器件中形成的空隙430。在实施例中，例如，可以响应于使用诸如光致抗蚀剂的掩模材料来蚀刻空隙430，其之后可以以类似于图2F的空隙230的形成的方式进行图案化操作和蚀刻。应该注意的是，实施例400B可以利用其他过程来产生空隙430，并且所要求保护的主题在这方面不受限制。
在对应于实施例400C的图4C中，CEM器件显示为暴露于气态氧化剂421，其可以类似于图2G的气态氧化剂221的操作。或者，气态氧化剂可以与一种或多种气态氮基分子P型掺杂剂一起操作，例如NO，NO2，NH3，氮自由基(NO*)或其任何组合。在实施例中，气态氧化剂421可以漂移到空隙430中，这可以引起导电迹线422的局部部分的氧化，从而将导电迹线422的局部部分转换为CEM(在图4C中示为局部CEM部分440)。在一个特定实施例中，其中导电迹线422包括原子浓度大于90.0％的Ni或Ni合金，例如，气态O2可以用于转换导电迹线422的特定局部部分，例如导电迹线422的部分。例如，与空隙430接触或接近NiO。在其他实施例中，例如其中导电迹线422包括选自元素周期表的d区或f区的金属的实施例，可以形成表现出CEM行为的其他氧化物。在实施例中，局部CEM部分440可以包括一种或多种P型分子掺杂剂，例如CO或NH3，以形成NiO：CO或NiO：NH3。因此，在一个实施例中，如果导电迹线422包括至少90.0％Ni的原子浓度，则局部CEM部分440可以包括0.1％至10.0％的NiO：CO。或者，在一个实施例中，局部CEM部分440可以包括例如原子浓度为至少85.0％的NiO，并且可以另外包括掺杂剂，例如NH3，原子浓度在0.1％和15.0％之间。
在对应于实施例400D的图4D中，电极450被示出为已经形成在空隙430内以与局部CEM部分440接触。在特定实施例中，电极450可以包括TiN，其可以分层制造。在其他实施例中，电极450可以包括除钛之外的d区或f区材料，例如铂，铜，铝，钴，镍，钨，氮化钨，硅化钴，钌，氧化钌，铬，金，钯。氧化铟锡，钽，氮化钽，银，铱或氧化铱或其任何组合，并且要求保护的主题不限于电极450的任何特定组成。在沉积电极450以与局部CEM部分440接触之后，图4D的CEM器件可以进行化学机械平坦化(CMP)以从CEM器件的表面去除多余的金属。
图5是根据实施例500的形成由相关电子材料形成的开关器件的方法的流程图。例如图5中所描述的示例实施方式、以及本文描述的其他附图可以包括除了示出和描述的那些之外的块，以不同于可以识别的顺序发生的更少的块或块，或者其任何组合。该方法可以在框510开始，其可以包括在绝缘基板上形成的多个导电迹线的相邻导电迹线之间形成一个或多个空隙。在实施例中，导电迹线可以由在层级中制造的钛基和/或含钛导电迹线形成，例如氮化钛(TiN)，例如用于CERAM器件或其他类型的基于CEM的器件中。在实施例中，导电迹线可以包括除钛之外的d区或f区元素材料，例如铂，铜，铝，钴，镍，钨，氮化钨，硅化钴，钌，氧化钌，铬，金，钯。氧化铟锡，钽，氮化钽，银，铱或氧化铱或其任何组合，并且要求保护的主题不限于任何特定的导电材料组合物。该方法可以在框520处继续，其可以包括将多个导电迹线中的至少一些相邻导电迹线的局部部分转换为CEM。在特定实施例中，CEM可包含来自元素周期表的d区材料或f区材料的至少90.0％的原子浓度。
在实施例中，CEM器件可以以各种集成电路类型中的任何一种来实现。例如，在实施例中，可以在集成电路中实现许多CEM器件以形成可编程存储器阵列，例如，可以通过改变一个或多个CEM器件的阻抗状态来重新配置。在另一个实施例中，可编程CEM器件可以用作例如非易失性存储器阵列。当然，要求保护的主题不限于本文提供的具体示例的范围。
可以形成多个CEM器件以产生集成电路器件，其可以包括例如具有第一相关电子材料的第一相关电子器件和具有第二相关电子材料的第二相关电子器件，其中第一和第二相关电子材料可以包括彼此不同的基本上不同的阻抗特性。而且，在实施例中，包括彼此不同的阻抗特性的第一CEM器件和第二CEM器件可以形成在集成电路的特定层级内。此外，在实施例中，在集成电路的特定层级内形成第一和第二CEM器件可以包括至少部分地通过选择性外延沉积来形成CEM器件。在另一实施例中，集成电路的特定层级内的第一和第二CEM器件可至少部分地通过离子注入形成，例如以改变第一和/或第二CEM器件的阻抗特性。
在前面的描述中，在特定的使用环境中，例如正在讨论有形组件(和/或类似地，有形材料)的情况，在“上”和“上方”之间存在区别。作为示例，物质沉积在基板“上”是指涉及直接物理和有形接触的沉积，而在沉积的物质与后一个例子中的基板之间没有中间物，例如中间物质(例如，在介入过程操作期间形成的中间物质)；然而，被理解为潜在地包括沉积在基板“上”(因为“上”也可以准确地描述为“上方”)的沉积在基板“上方”，应理解为如下情况：在沉积的物质和基板之间存在一个或多个中间物(例如，一个或多个中间物质)，使得沉积的物质不一定与基板直接物理和有形接触。
在适当的特定使用环境中进行类似的区分，例如在“下”和“下方”之间讨论有形材料和/或有形组件的环境。在这样的特定使用环境中，例如，如果存在一种或多种中间物，例如一种或多种中间物质，则“下”必然意味着物理和有形的接触(类似于刚刚描述的“上”)，“下方”潜在地包括直接物理和有形接触的情况，但不一定意味着直接物理和有形接触。因此，“上”应理解为“直接上方”，“下”应理解为“直接下方”。
同样应理解，诸如“上方”和“下方”的术语以与前面提到的术语“向上”，“向下”，“顶部”，“底部”等类似的方式理解。这些术语可用于促进讨论，但不旨在必然限制所要求保护的主题的范围。例如，与倒置的实施例相比，术语“上方”作为示例并不意味着暗示声明范围仅限于实施例正面向上的情况。作为示例，示例包括倒装芯片，其中，例如，在不同时间(例如，在制造期间)的取向可能不一定对应于最终产品的取向。因此，如果作为示例的对象在特定取向(例如倒置)的可应用的声明范围内，则作为一个示例，同样地，后者也被解释为包括在另一取向(例如，正面向上)的可应用的声明范围内，再次作为一个例子，反之亦然，即使可应用的字面声明语言有可能被另外解释。当然，再次，如在专利申请的说明书中一直如此，描述和/或使用的特定环境提供了关于合理推断的有用指导。
除非另有说明，否则在本公开的上下文中，如果用于关联列表，例如A、B、或C，术语“或”旨在表示此处以包含性含义使用的A、B、和C，以及此处以排他性含义使用的A、B、和C。根据这种理解，“和”以包含性含义使用并且意图表示A、B、和C；而“和/或”可谨慎地用以明确表示全部上述含义，尽管不需要这样的用法。另外，术语“一个或多个”和/或类似术语用以描述单数形式的任何特征、结构、特性等，“和/或”也用以描述多个和/或特征、结构、特性等的某一其他组合。此外，除非另外明确指出，否则术语“第一”、“第二”、“第三”等用于区分不同方面，例如不同组分，作为示例，而非提供数字限制或建议特定顺序。同样地，术语“基于”和/或类似术语被理解为不一定旨在传达一组排他性因素，而是允许不必明确描述的额外因素的存在。
此外，旨在以下面的方式理解关于所要求保护的主题的实施方式并且经历测试、测量、和/或关于程度的说明的情况。作为示例，在给定情况下，假设待测量物理性质的值。如果普通技术人员很可能会想到继续该示例的至少关于性质的用以测试、测量、和/或关于程度的说明的替代的合理方法，至少出于实现的目的，所要求保护的主题旨在涵盖那些替代的合理方法，除非另外明确说明。作为示例，如果产生在区域上方的测量曲线并且所要求保护的主题的实施方式是指采用该区域上方的斜率的测量，但存在用以估计在该区域上方的斜率的各种合理和替代的技术，则所要求保护的主题旨在涵盖那些合理的替代技术，即使这些合理的替代技术不提供相同的值、相同的测量、或相同的结果，除非另外明确说明。
进一步注意，如果例如结合特征、结构、特性等一起使用，则术语“类型”和/或“类似(like)”(使用“光学”或“电学”作为简单示例)表示特征、结构、特性等的至少部分和/或以存在微小变化的此方式关于特征、结构、特性等，甚至另外可不认为与特征、结构、特性等完全一致的变化通常不妨碍该特征、结构、特性等作为“类型”和/或作为“类似”(例如为“光学类型”或“类光学”，例如)，如果该微小变化足够微小使得特征、结构、特性等仍被认为主要存在且这样的变化同样存在。因此，继续该示例，术语光学类型和/或类光学性质必然旨在包括光学性质。同样地，作为另一示例，术语电气类型和/或类似电气性质必然旨在包括电气性质。应注意，本公开的说明书仅提供一个或多个说明性示例，并且所要求保护的主题不旨在限于一个或多个说明性示例；然而，再次地，一般为如下情况：关于专利申请的说明书，描述和/或使用的特定上下文提供关于将得出的合理推断的有用指导。
在前面的描述中，已经描述了所要求保护的主题的各种实施例。出于解释的目的，阐述了作为示例细节(例如，数量、系统、和/或配置)。在其他情况下，省略和/或简化了公知的特征，以免模糊所要求保护的主题。虽然本文已说明和/或描述了某些特征，但本领域技术人员将想到许多修改、替换、改变和/或等同物。因此，应理解，所附权利要求旨在涵盖落入所要求保护的主题内的所有修改和/或改变。

Claims (19)

1.一种构建切换器件的方法，所述方法包括：
在腔室中，在绝缘基板上方形成的多个导电迹线的相邻导电迹线之间形成一个或多个空隙；以及
将所述多个导电迹线的所述相邻导电迹线中的至少一些的局部部分转换为CEM，所述CEM包括至少85.0％的原子浓度的d区元素的氧化物或f区元素的氧化物、或d区元素或f区元素中的两种或更多种氧化物的合金。
2.根据权利要求1所述的方法，其中，转换所述相邻导电迹线中的至少一些的局部部分包括将所述一个或多个空隙暴露于气态氧化剂或气态氮氧化剂。
3.根据权利要求2所述的方法，其中，所述气态氧化剂包括至少50.0％的原子浓度的O2、O3、O*或H2O或其任意组合。
4.根据权利要求3所述的方法，其中，所述气态氧化剂包括O2，并且其中，转换包括将所述一个或多个空隙暴露于气态CO和CH4，并且其中，
所述相邻导电迹线中的所述至少一些的被转换为CEM的局部部分包括0.1％至10.0％的原子浓度的CO。
5.根据权利要求2至4中的任一项所述的方法，其中，所述气态氮氧化剂包括至少50.0％的原子浓度的NO、N2O或NO*或其任意组合。
6.根据权利要5所述的方法，其中，所述气态氮氧化剂包括NO，并且其中，转换还包括将所述一个或多个空隙暴露于气态H2O，并且其中，所述相邻导电迹线中的至少一些的被转换为CEM的局部部分包括0.1％至10.0％的原子浓度的氮。
7.根据权利要求1至4中任一项所述的方法，所述方法还包括：
将所述一个或多个空隙暴露于气态形式的掺杂剂，以使所述CEM中的掺杂剂的浓度在0.1％至10.0％的范围。
8.根据权利要求1至4中任一项所述的方法，所述方法还包括：
在所述一个或多个形成的空隙中的至少一个空隙内形成一个或多个电极。
9.根据权利要求8所述的方法，其中，所述一个或多个电极与所述相邻导电迹线中的至少一些的被转换为所述CEM的局部部分接触。
10.根据权利要求8所述的方法，其中，所述一个或多个电极包括至少85.0％的铂、钛、铜、铝、钴、镍、钨、氮化钨、硅化钴、氧化钌、铬、金、钯、氧化铟锡、钽、银或铱、或其合金。
11.一种相关电子材料(CEM)器件，其包括：
在绝缘基板上方形成的第一多个导电迹线；以及
在所述第一多个导电迹线的相邻导电迹线之间形成的一个或多个电极，其中，所述第一多个导电迹线中的至少一个导电迹线的至少一部分包括CEM的第一局部部分。
12.根据权利要求11所述的CEM器件，所述CEM器件还包括：
在所述绝缘基板上方形成的第二多个导电迹线，其中，通过绝缘材料将所述第二多个导电迹线与所述第一多个导电迹线分离，并且其中，在所述第二多个导电迹线的相邻导电迹线之间也形成在所述第一多个导电迹线的相邻导电迹线之间形成的所述一个或多个电极。
13.根据权利要求12所述的CEM器件，其中，所述第一多个导电迹线或所述第二多个导电迹线或其组合包括至少85.0％的氧化镍。
14.根据权利要求12或13所述的CEM器件，其中，所述第一多个导电迹线或所述第二多个导电迹线或其组合包括至少85.0％的d区元素的氧化物或f区元素的氧化物、或d区元素和f区元素中的两种或更多种氧化物的合金。
15.根据权利要求12至13中的任一项所述的CEM器件，其中，通过所述第二多个导电迹线中的至少一个导电迹线的转换来形成CEM，以形成CEM的第二局部部分。
16.根据权利要求11至13中的任一项所述的CEM器件，其中，CEM的所述第一局部部分包括在0.1％至10.0％的范围的原子浓度的掺杂剂。
17.根据权利要求16所述的CEM器件，其中，所述掺杂剂包括在0.1％至10.0％的范围的含氮配体或含碳配体。
18.根据权利要求11至13中的任一项所述的CEM器件，其中，所述一个或多个电极包括至少50.0％的原子浓度的铂、钛、铜、铝、钴、镍、钨、氮化钨、硅化钴、氧化钌、铬、金、钯、氧化铟锡、钽、银或铱、或其任意组合、或其氧化物，该氧化物包括至少50.0％的金属。
19.根据权利要求11至13中的任一项所述的CEM器件，其中，CEM的所述第一局部部分是响应于所述第一多个导电迹线中的至少一个导电迹线的至少一部分向所述CEM的转换而形成的。
CN201780074027.7A 2016-12-01 2017-11-30 由相关电子材料形成的切换器件 Active CN110036496B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/367,052 US10193063B2 (en) 2016-12-01 2016-12-01 Switching device formed from correlated electron material
US15/367,052 2016-12-01
PCT/GB2017/053614 WO2018100380A1 (en) 2016-12-01 2017-11-30 Switching device formed from correlated electron material

Publications (2)

Publication Number Publication Date
CN110036496A CN110036496A (zh) 2019-07-19
CN110036496B true CN110036496B (zh) 2023-08-15

Family

ID=60629738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780074027.7A Active CN110036496B (zh) 2016-12-01 2017-11-30 由相关电子材料形成的切换器件

Country Status (4)

Country Link
US (2) US10193063B2 (zh)
CN (1) CN110036496B (zh)
TW (1) TWI722259B (zh)
WO (1) WO2018100380A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10516110B2 (en) 2016-07-12 2019-12-24 Arm Ltd. Fabrication of correlated electron material devices with reduced interfacial layer impedance
US10121967B2 (en) * 2016-11-29 2018-11-06 Arm Limited CEM switching device
US10217935B2 (en) * 2016-12-07 2019-02-26 Arm Ltd. Correlated electron device formed via conversion of conductive substrate to a correlated electron region
US10734805B2 (en) * 2016-12-16 2020-08-04 Arm Limited Power clamp with correlated electron material device
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US10566527B2 (en) 2018-03-23 2020-02-18 ARM, Ltd. Method for fabrication of a CEM device
US10854811B2 (en) 2018-10-17 2020-12-01 Arm Limited Formation of correlated electron material (CEM) devices with restored sidewall regions
US11075339B2 (en) 2018-10-17 2021-07-27 Cerfe Labs, Inc. Correlated electron material (CEM) devices with contact region sidewall insulation
US10833271B2 (en) 2018-03-23 2020-11-10 Arm Ltd. Method for fabrication of a CEM device
US10418553B1 (en) 2018-03-28 2019-09-17 Arm Ltd. Formation of correlated electron material (CEM) device via dopant deposition and anneal
US10580981B1 (en) 2018-08-07 2020-03-03 Arm Limited Method for manufacture of a CEM device
DE102018128152A1 (de) * 2018-11-12 2020-05-14 Man Energy Solutions Se Verfahren zur Nachbehandlung des Abgases einer Brennkraftmaschine und Brennkraftmaschine
US10672982B1 (en) 2018-11-30 2020-06-02 Arm Limited Fabrication of correlated electron material (CEM) devices
US11258010B2 (en) 2019-09-12 2022-02-22 Cerfe Labs, Inc. Formation of a correlated electron material (CEM)
US11133466B1 (en) * 2020-04-29 2021-09-28 Cerfe Labs, Inc. Methods for controlling switching characteristics of a correlated electron material device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010115924A1 (en) * 2009-04-10 2010-10-14 Imec METHOD FOR MANUFACTURING A MEMORY ELEMENT COMPRISING A RESISTIVITY-SWITCHING NiO LAYER AND DEVICES OBTAINED THEREOF
CN102593352A (zh) * 2012-02-21 2012-07-18 北京大学 一种阻变存储器的制备方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020024A (en) * 1997-08-04 2000-02-01 Motorola, Inc. Method for forming high dielectric constant metal oxides
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US20060134846A1 (en) * 2004-12-16 2006-06-22 Macronix International Co., Ltd. Method of fabricating a semiconductor structure
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US20080107801A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7960775B2 (en) 2007-11-07 2011-06-14 Imec Method for manufacturing a memory element comprising a resistivity-switching NiO layer and devices obtained thereof
JP4956598B2 (ja) * 2009-02-27 2012-06-20 シャープ株式会社 不揮発性半導体記憶装置及びその製造方法
JP2011114202A (ja) 2009-11-27 2011-06-09 Sharp Corp 不揮発性半導体記憶装置及びその製造方法
US20110175050A1 (en) 2010-01-19 2011-07-21 Macronix International Co., Ltd. Metal Oxide Resistance Based Semiconductor Memory Device With High Work Function Electrode
US20130009128A1 (en) * 2010-03-31 2013-01-10 Gilberto Ribeiro Nanoscale switching device
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
EP3231021B1 (en) 2014-12-09 2020-02-19 Symetrix Memory LLC Transition metal oxide resistive switching device with doped buffer region
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US10096361B2 (en) 2015-08-13 2018-10-09 Arm Ltd. Method, system and device for non-volatile memory device operation
US9748943B2 (en) 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10147879B2 (en) * 2015-09-30 2018-12-04 Arm Ltd. Multiple impedance correlated electron switch fabric
US9627615B1 (en) 2016-01-26 2017-04-18 Arm Ltd. Fabrication of correlated electron material devices
US20170237001A1 (en) * 2016-02-17 2017-08-17 Arm Ltd. Fabrication of correlated electron material devices comprising nitrogen
US9660189B1 (en) * 2016-02-29 2017-05-23 Arm Ltd. Barrier layer for correlated electron material

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010115924A1 (en) * 2009-04-10 2010-10-14 Imec METHOD FOR MANUFACTURING A MEMORY ELEMENT COMPRISING A RESISTIVITY-SWITCHING NiO LAYER AND DEVICES OBTAINED THEREOF
CN102593352A (zh) * 2012-02-21 2012-07-18 北京大学 一种阻变存储器的制备方法

Also Published As

Publication number Publication date
US20180159031A1 (en) 2018-06-07
TWI722259B (zh) 2021-03-21
US10193063B2 (en) 2019-01-29
TW201834288A (zh) 2018-09-16
WO2018100380A1 (en) 2018-06-07
CN110036496A (zh) 2019-07-19
US20190157555A1 (en) 2019-05-23
US11011701B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
CN110036496B (zh) 由相关电子材料形成的切换器件
US10381560B2 (en) Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species
US10014468B2 (en) Barrier layer for correlated electron material
TWI771445B (zh) 製造關聯電子材料(cem)元件
TWI772343B (zh) 經由將導電基板轉變為關聯電子區域形成的關聯電子裝置
TWI738942B (zh) 相關電子材料元件及其構造方法
US20200176677A1 (en) Fabrication of correlated electron material devices with reduced interfacial layer impedance
US10454026B2 (en) Controlling dopant concentration in correlated electron materials
KR20180107165A (ko) 상관 전자 물질 장치의 제작
US10276795B2 (en) Fabrication of correlated electron material film via exposure to ultraviolet energy
TWI794462B (zh) 經由摻雜劑沉積及退火形成相關電子材料(cem)元件
US10854811B2 (en) Formation of correlated electron material (CEM) devices with restored sidewall regions
TW202114259A (zh) 相關電子材料（cem）的形成
TW201946307A (zh) 關聯電子材料元件之製造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210125

Address after: Texas, USA

Applicant after: Cherfee Laboratories Inc.

Address before: England

Applicant before: ARM Ltd.

GR01 Patent grant
GR01 Patent grant