CN118972348A - 一种交换机及数据传输方法 - Google Patents
一种交换机及数据传输方法 Download PDFInfo
- Publication number
- CN118972348A CN118972348A CN202411307311.2A CN202411307311A CN118972348A CN 118972348 A CN118972348 A CN 118972348A CN 202411307311 A CN202411307311 A CN 202411307311A CN 118972348 A CN118972348 A CN 118972348A
- Authority
- CN
- China
- Prior art keywords
- processing module
- interface
- switch
- data
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000012545 processing Methods 0.000 claims abstract description 163
- 230000008569 process Effects 0.000 claims description 8
- 238000004891 communication Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 235000015429 Mirabilis expansa Nutrition 0.000 description 1
- 244000294411 Mirabilis expansa Species 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 235000013536 miso Nutrition 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Abstract
本申请实施例提供一种交换机及数据传输方法,该交换机包括:第一处理模块和第二处理模块,第二处理模块为SOC芯片,其中,第一处理模块的第一接口与第二处理模块的第一接口相连;第二处理模块的第二接口与外部设备相连,通过将第二处理模块分别设置为主模式或从模式,进行数据传输,本申请实施例中采用第一处理模块和第二处理模块进行组合,实现交换机的功能,即第一处理模块为CPU,第二处理模块为SOC芯片,代替现有技术中的桥片或交换芯片,从而实现了交换机,并且在需要大量传输接口的情况下,可以提供各种不同类型的传输接口,进而进行数据传输,且节省成本。
Description
技术领域
本申请涉及数据传输技术领域,具体而言,涉及一种交换机及数据传输方法。
背景技术
随着数据传输量的增加,在传输过程中使用交换机进行数据传输,交换机中采用交换芯片或者是桥片,提供以太网的物理接口,若需要大量接口进行数据传输,则需要价格更高的交换机,如何在减少成本的情况下,提供更多的传输接口,是目前急需解决的问题。
发明内容
本申请的一些实施例的目的在于提供一种交换机及数据传输方法,通过本申请的实施例的技术方案,该交换机包括:第一处理模块和第二处理模块,所述第二处理模块为SOC芯片,其中,所述第一处理模块的第一接口与所述第二处理模块的第一接口相连;所述第二处理模块的第二接口与外部设备相连,通过将所述第二处理模块分别设置为主模式或从模式,进行数据传输,本申请实施例中采用第一处理模块和第二处理模块进行组合,实现交换机的功能,即第一处理模块为CPU,第二处理模块为SOC芯片,代替现有技术中的桥片或交换芯片,从而实现了交换机,并且在需要大量传输接口的情况下,可以提供各种不同类型的传输接口,进而进行数据传输,且节省成本。
第一方面,本申请的一些实施例提供了一种交换机,该交换机包括:第一处理模块和第二处理模块,所述第二处理模块为SOC芯片,其中,所述第一处理模块的第一接口与所述第二处理模块的第一接口相连;所述第二处理模块的第二接口与外部设备相连,通过将所述第二处理模块分别设置为主模式或从模式,进行数据传输。
本申请的一些实施例通过采用第一处理模块和第二处理模块进行组合,实现交换机的功能,即第一处理模块为CPU,第二处理模块为SOC芯片,代替现有技术中的桥片或交换芯片,从而实现了交换机,并且在需要大量传输接口的情况下,可以提供各种不同类型的传输接口,进而进行数据传输,且节省成本。
可选地,所述第一接口为PCIE接口。
本申请的一些实施例中第一处理模块和第二处理模块通过第一接口相连,该第一接口可以是PCIE接口,第二处理模块可以通过第一接口与第一处理模块进行数据传输。
可选地,所述第一处理模块的PCIE2_TXP管脚与所述第二处理模块的PCIE2_TXP管脚相连,所述第一处理模块的PCIE2_RXP管脚与所述第二处理模块的PCIE2_RXP管脚相连。
本申请的一些实施例第一处理模块CPU的PCIE接口的管脚和第二处理模块SOC芯片的PCIE接口的管脚相连,用于传输数据。
可选地,所述第二接口至少包括高速接口和低速接口,其中,所述高速接口至少包括PCIE接口、USB接口、硬盘接口和以太网接口中的一种或多种,所述低速接口至少包括UART接口、SPI接口或IIC接口中的一种或多种。
本申请的一些实施例,第二处理模块即SOC芯片还包括第二接口,该第二接口包括各种不同类型的接口,例如高速接口和低速接口,这样,可以满足不同的需求。
可选地,在所述第二处理模块为主模式的情况下,所述第二处理模块用于通过所述第二接口接收所述外部设备发送的数据,并通过所述第二接口发送所述数据,或者通过所述第一接口向所述第一处理模块发送所述数据。
本申请的一些实施例将SOC芯片设置为主模式,可以通过所述第二接口接收所述外部设备发送的数据,并通过所述第二接口发送所述数据,或者通过所述第一接口向所述第一处理模块发送所述数据,实现第一处理模块的网口扩展。
可选地,在所述第二处理模块为从模式的情况下,所述第二处理模块用于通过所述第一接口接收所述第一处理模块发送的数据。
本申请的一些实施例,将第二处理模块设置为从模式,通过第一接口接收第一处理模块发送的数据,实现第一处理模块的网口扩展。
可选地,所述第二处理模块还用于对接收到的数据进行处理,得到处理后的数据,并转发所述处理后的数据。
本申请的一些实施例,第二处理模块SOC还可以对接收到的数据进行处理,得到处理后的数据,并对得到的处理后的数据通过第一接口和第二接口进行转发,满足不同的数据传输要求。
第二方面,本申请的一些实施例提供了一种数据传输方法,应用于第一方面所述的交换机,所述方法包括:
在所述第二处理模块为主模式或从模式的情况下,通过所述第一接口或所述第二接口进行数据传输。
本申请的一些实施例通过采用第一处理模块和第二处理模块进行组合,实现交换机的功能,即第一处理模块为CPU,第二处理模块为SOC芯片,代替现有技术中的桥片或交换芯片,从而实现了交换机,并且在需要大量传输接口的情况下,可以提供各种不同类型的传输接口,进而进行数据传输,且节省成本。
可选地,在所述第二处理模块为主模式的情况下,所述方法包括:
通过所述第二接口接收所述外部设备发送的数据,并通过所述第二接口发送所述数据,或者通过所述第一接口向所述第一处理模块发送所述数据。
本申请的一些实施例将SOC芯片设置为主模式,可以通过所述第二接口接收所述外部设备发送的数据,并通过所述第二接口发送所述数据,或者通过所述第一接口向所述第一处理模块发送所述数据,实现第一处理模块的网口扩展。
可选地,在所述第二处理模块为从模式的情况下,所述方法还包括:
通过所述第一接口接收所述第一处理模块发送的数据。
本申请的一些实施例,将第二处理模块设置为从模式,通过第一接口接收第一处理模块发送的数据,实现第一处理模块的网口扩展。
附图说明
为了更清楚地说明本申请的一些实施例的技术方案,下面将对本申请的一些实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种交换机的结构示意图;
图2为本申请实施例提供的又一种交换机的结构示意图;
图3为本申请实施例提供的再一种交换机的结构示意图。
具体实施方式
下面将结合本申请的一些实施例中的附图,对本申请的一些实施例中的技术方案进行描述。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。同时,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
随着数据传输量的增加,在传输过程中使用交换机进行数据传输,交换机中采用交换芯片或者是桥片,提供以太网的物理接口,若需要大量接口进行数据传输,则需要价格更高的交换机,鉴于此,本申请的一些实施例提供了一种交换机,该交换机包括:第一处理模块和第二处理模块,第二处理模块为SOC芯片,其中,第一处理模块的第一接口与第二处理模块的第一接口相连;第二处理模块的第二接口与外部设备相连,通过将第二处理模块分别设置为主模式或从模式,进行数据传输,本申请实施例中采用第一处理模块和第二处理模块进行组合,实现交换机的功能,即第一处理模块为CPU,第二处理模块为SOC芯片,代替现有技术中的桥片或交换芯片,从而实现了交换机,并且在需要大量传输接口的情况下,可以提供各种不同类型的传输接口,进而进行数据传输,且节省成本。
如图1所示,本申请的实施例提供了一种交换机,该交换机10包括:第一处理模块101和第二处理模块102,第二处理模块为SOC芯片,其中,第一处理模块的第一接口与第二处理模块的第一接口相连;第二处理模块的第二接口与外部设备103相连,通过将第二处理模块102分别设置为主模式或从模式,进行数据传输。
其中,第一处理模块可以是交换机的CPU即中央处理芯片;
第二处理模块为SOC芯片,全称“System on a Chip”,中文意为“系统级芯片”或“片上系统”。它是一种集成电路的芯片,将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)等集成在单一芯片上,具有处理能力强、集成度高、功耗低等优势。
集成度高:SOC芯片将多种功能模块集成在单个芯片上,大大减少了电子产品的体积和重量,使得产品更加轻便、便携。这种高度的集成性也简化了电路设计和布线,降低了生产成本。
低功耗:由于采用了先进的集成电路设计技术,SOC芯片能够在保证性能的同时,实现低功耗运行。这对于延长电池寿命、提高设备的续航能力具有重要意义,特别是在移动设备、物联网等领域。
高性能:SOC芯片集成了高性能的处理器、内存和其他功能模块,使得设备在处理复杂任务时能够保持高效、稳定的运行状态。这对于提高用户体验、满足高端应用需求至关重要。
可定制性:SOC芯片的设计具有较高的灵活性,可以根据不同的应用需求进行定制。这意味着开发者可以根据具体的市场需求和产品定位,选择合适的处理器、内存和接口等,以满足特定的性能要求。
安全性高:SOC芯片在设计和制造过程中,可以加入各种安全特性,如加密、解密、身份验证等,以提高整个系统的安全性。这对于保护用户数据、防止恶意攻击具有重要意义。
综上所述,SOC芯片凭借其高集成度、低功耗、高性能、可定制性和高安全性等优势,在电子设备、移动设备、物联网等领域得到了广泛的应用。随着技术的不断进步和市场的不断扩大,SOC芯片将在未来发挥更加重要的作用。
在本申请中,第一处理模块为CPU,第二处理模块为SOC芯片,并且第一处理模块与第二处理模块通过第一接口相连,第一接口可以是PCIE,同时,第二处理模块还包括第二接口,该第二接口可以是任一种类型的接口,例如,可以是高速接口,也可以是低速接口,本申请实施例中可以根据需要进行设定。
本申请的一些实施例通过采用第一处理模块和第二处理模块进行组合,实现交换机的功能,即第一处理模块为CPU,第二处理模块为SOC芯片,代替现有技术中的桥片或交换芯片,从而实现了交换机,并且在需要大量传输接口的情况下,可以提供各种不同类型的传输接口,进而进行数据传输,且节省成本。
本申请又一实施例对上述实施例提供的交换机做进一步补充说明。
可选地,第一接口为PCIE接口。
PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准,PCIE属于高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,主要支持主动电源管理,错误报告,端对端的可靠性传输,热插拔以及服务质量(QOS)等功能。PCI Express设备通过称为互连或链路的逻辑连接进行通信。链路是两个PCI Express端口之间的点对点通信通道,允许它们发送和接收普通PCI请求(配置,I/O或存储器读/写)和中断(INTX,MSI或MSI-X)。在物理层面上,一条链路由一条或多条通道组成。低速外设(例如802.11Wi-Fi卡)使用单通道(×1)链路,而图形适配器通常使用更宽更快的16通道链路。
本申请的一些实施例中第一处理模块和第二处理模块通过第一接口相连,该第一接口可以是PCIE接口,第二处理模块可以通过第一接口与第一处理模块进行数据传输。
可选地,第一处理模块的PCIE2_TXP管脚与第二处理模块的PCIE2_TXP管脚相连,第一处理模块的PCIE2_RXP管脚与第二处理模块的PCIE2_RXP管脚相连。
本申请的一些实施例第一处理模块CPU的PCIE接口的管脚和第二处理模块SOC芯片的PCIE接口的管脚相连,用于传输数据。
可选地,第二接口至少包括高速接口和低速接口,其中,高速接口至少包括PCIE接口、USB接口、硬盘接口和以太网接口中的一种或多种,低速接口至少包括UART接口、SPI接口或IIC接口中的一种或多种。
通用串行总线(Universal Serial Bus,USB)是一种串口总线标准,也是一种输入输出接口的技术规范。USB是一个外部总线标准,规范电脑与外部设备的连接和通讯。USB接口具有热插拔功能。USB接口可连接多种外设,如鼠标和键盘等。
硬盘接口类型SATA,即Serial ATA(串行ATA),又称串口硬盘,是计算机机械硬盘的主流,已基本取代了传统的PATA硬盘。
SATA接口具有很多优势特点,包括结构简单、支持热插拔、传输可靠等。它采用串行连接方式,能对传输指令(不仅是数据)进行检查,如果发现错误会自动矫正,这在很大程度上提高了数据传输的可靠性。USB是一种常用的pc接口,它只有4根线,两根电源两根信号,故信号是串行传输的,USB接口也称为串行口,USB2.0的速度可以达到480Mbps。USB接口的输出电压和电流是:+5V,500mA。实际上有误差,最大不能超过+/-0.2V,也就是4.8--5.2V。USB接口的4根线一般是下面这样分配的,需要注意的是千万不要把正负极弄反了,否则会烧掉USB设备或者电脑的南桥芯片。
以太网接口即RJ45接口,RJ45是布线系统中信息插座(即通信引出端)连接器的一种,连接器由插头(接头、水晶头)和插座(模块)组成,插头有8个凹槽和8个触点。RJ是Registered Jack的缩写,意思是“注册的插座”。该接口可以用于TCP/IP协议,TCP/IP协议栈组成:整个通信网络的任务,可以划分成不同的功能块,即抽象成所谓的“层”。用于互联网的协议可以比照TCP/IP参考模型进行分类。TCP/IP协议栈起始于第三层协议IP(互联网协议)。所有这些协议都在相应的RFC文档中讨论及标准化。重要的协议在相应的RFC文档中均标记了状态:“必须”(required),“推荐“(recommended),“可选”(elective)。其它的协议还可能有“试验”(experimental)或“历史”(historic)的状态。
UART接口:UART口指的是一种物理接口形式(硬件)。UART是异步,全双工串口总线。它比同步串口复杂很多。有两根线,一根TXD用于发送,一根RXD用于接收。
UART的串行数据传输不需要使用时钟信号来同步传输,而是依赖于发送设备和接收设备之间预定义的配置。对于发送设备和接收设备来说,两者的串行通信配置应该设置为完全相同。
IIC总线是一种同步、半双工双向的两线式串口总线。它由两条总线组成:串行时钟线SCL和串行数据线SDA。
SCL线—负责产生同步时钟脉冲。
SDA线—负责在设备间传输串行数据。
该总线可以将多个I2C设备连接到该系统上。连接到I2C总线上的设备既可以用作主设备,也可以用作从设备。SPI总线是同步、全双工双向的4线式串行接口总线。它是由“单个主设备+多个从设备”构成的系统。
在系统中,只要任意时刻只有一个主设备是处于激活状态的,就可以存在多个SPI主设备。常运用于AD转换器、EEPROM、FLASH、实时时钟、数字信号处理器和数字信号解码器之间实现通信。
为了实现通信,SPI共有4条信号线,分别是:
(1)主设备出、从设备入(Master Out Slave In,MOSI):由主设备向从设备传输数据的信号线,也称为从设备输入(Slave Input/Slave Data In,SI/SDI)。
(2)主设备入、从设备出(Master In Slave Out,MISO):由从设备向主设备传输数据的信号线,也称为从设备输出(Slave Output/Slave Data Out,SO/SDO)。
(3)串行时钟(Serial Clock,SCLK):传输时钟信号的信号线。
(4)从设备选择(Slave Select,SS):用于选择从设备的信号线,低电平有效。
SPI的工作时序模式由CPOL(Clock Polarity,时钟极性)和CPHA(Clock Phase,时钟相位)之间的相位关系决定,CPOL表示时钟信号的初始电平的状态,CPOL为0表示时钟信号初始状态为低电平,为1表示时钟信号的初始电平是高电平。CPHA表示在哪个时钟沿采样数据,CPHA为0表示在首个时钟变化沿采样数据,而CPHA为1则表示在第二个时钟变化沿采样数据。
主设备负责控制通信,通过对数据传输进行初始化,来发送数据并产生所需的同步时钟脉冲。从设备则是等待来自主设备的命令,并响应命令接收。
主设备和从设备都可以作为发送设备或接收设备。无论主设备是作为发送设备还是接收设备,同步时钟信号都只能由主设备产生。
如果用通用IO口模拟I2C总线,并实现双向传输,则需一个输入输出口(SDA),另外还需一个输出口(SCL)。
本申请的一些实施例,第二处理模块即SOC芯片还包括第二接口,该第二接口包括各种不同类型的接口,例如高速接口和低速接口,这样,可以满足不同的需求。
可选地,在第二处理模块为主模式的情况下,第二处理模块用于通过第二接口接收外部设备发送的数据,并通过第二接口发送数据,或者通过第一接口向第一处理模块发送数据。
本申请的一些实施例将SOC芯片设置为主模式,可以通过第二接口接收外部设备发送的数据,并通过第二接口发送数据,或者通过第一接口向第一处理模块发送数据,实现第一处理模块的网口扩展。
可选地,在第二处理模块为从模式的情况下,第二处理模块用于通过第一接口接收第一处理模块发送的数据。
本申请的一些实施例,将第二处理模块设置为从模式,通过第一接口接收第一处理模块发送的数据,实现第一处理模块的网口扩展。
可选地,第二处理模块还用于对接收到的数据进行处理,得到处理后的数据,并转发处理后的数据。
本申请的一些实施例,第二处理模块SOC还可以对接收到的数据进行处理,得到处理后的数据,并对得到的处理后的数据通过第一接口和第二接口进行转发,满足不同的数据传输要求。
图2为本申请实施例提供的又一种交换机的结构示意图,如图2所示,本申请实施例提供的交换机包括CPU与SOC芯片,且CPU和SOC芯片通过PCIE互联,CPU的PCIE接口作为主设备端,SOC芯片的“PCIE2_TXP、PCIE2_RXP”引脚对应的PCIE控制器作为从设备端。SOC芯片对外引出UXSGMII总线。其中,SOC芯片的类型可以根据需要设定,在本申请实施例中不做具体限定。
本申请实施例提供的交换机是基于SOC芯片(片上系统芯片),实现PCIE转以太网或其他协议接口等多种功能,使用SOC芯片,解决了网卡自主可控的需求,给客户降低了硬件成本。
当主CPU的对外接口种类或数量不足时,使用SOC芯片替换现有交换机中的桥片主控芯片,对上提供高速接口,例如PCIE,与交换机CPU连接,对下提供以太接口,实现主处理器即CPU的网口扩展。
图3为本申请实施例提供的再一种交换机的结构示意图,如图3所示,该交换机中的SOC芯片包括:
第二处理模块为SOC芯片,可以提供多种接口。
1)将SOC芯片的第一接口即PCIE或USB等高速接口设置为“从”模式,“从”模式也可能称谓“slave”模式或者“EP”模式。“从”模式接口也可以称为“北向”接口,连接主CPU,只能接收数据,不能进行转发;
2)将SOC芯片的第二接口,例如PCIE或USB或SATA或DP等高速接口,以及uart或spi或iic等低速接口,设置为“主”模式,“主”模式也可能称谓“master”模式或者“RC”模式。“主”模式接口也可以称为“南向”接口,连接U盘、硬板、鼠标等外设;
3)SOC芯片内运行操作系统,同时搭载有“软转发”程序;
4)“南向”接口收到的数据,可以直接在软件系统内核转给北向接口,也可以转给“软转发”程序,并由“软转发”程序转给“北向”接口。
5)“北向”接口收到的数据,转给“软转发”程序,分析数据中的“地址”,如果地址是“南向”接口,并将数据转给对应的“南向”接口驱动。
需要说明的是,本实施例中各可实施的方式可以单独实施,也可以在不冲突的情况下以任意组合方式结合实施本申请不做限定。
本申请另一实施例提供一种数据传输方法,用于执行上述实施例提供的交换机,该方法包括:
在第二处理模块为主模式或从模式的情况下,通过第一接口或第二接口进行数据传输。
本申请的一些实施例通过采用第一处理模块和第二处理模块进行组合,实现交换机的功能,即第一处理模块为CPU,第二处理模块为SOC芯片,代替现有技术中的桥片或交换芯片,从而实现了交换机,并且在需要大量传输接口的情况下,可以提供各种不同类型的传输接口,进而进行数据传输,且节省成本。
可选地,在第二处理模块为主模式的情况下,方法包括:
通过第二接口接收外部设备发送的数据,并通过第二接口发送数据,或者通过第一接口向第一处理模块发送数据。
本申请的一些实施例将SOC芯片设置为主模式,可以通过第二接口接收外部设备发送的数据,并通过第二接口发送数据,或者通过第一接口向第一处理模块发送数据,实现第一处理模块的网口扩展。
可选地,在第二处理模块为从模式的情况下,方法还包括:
通过第一接口接收第一处理模块发送的数据。
本申请的一些实施例,将第二处理模块设置为从模式,通过第一接口接收第一处理模块发送的数据,实现第一处理模块的网口扩展。
关于本实施例中的装置,其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述,此处将不做详细阐述说明。
关于本实施例中的装置,其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述,此处将不做详细阐述说明。
需要说明的是,本实施例中各可实施的方式可以单独实施,也可以在不冲突的情况下以任意组合方式结合实施本申请不做限定。
以上仅为本申请的实施例而已,并不用于限制本申请的保护范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应所述以权利要求的保护范围为准。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种交换机,其特征在于,所述交换机包括:第一处理模块和第二处理模块,所述第二处理模块为SOC芯片,其中,所述第一处理模块的第一接口与所述第二处理模块的第一接口相连;所述第二处理模块的第二接口与外部设备相连,通过将所述第二处理模块分别设置为主模式或从模式,进行数据传输。
2.根据权利要求1所述的交换机,其特征在于,所述第一接口为PCIE接口。
3.根据权利要求2所述的交换机,其特征在于,所述第一处理模块的PCIE2_TXP管脚与所述第二处理模块的PCIE2_TXP管脚相连,所述第一处理模块的PCIE2_RXP管脚与所述第二处理模块的PCIE2_RXP管脚相连。
4.根据权利要求1所述的交换机,其特征在于,所述第二接口至少包括高速接口和低速接口,其中,所述高速接口至少包括PCIE接口、USB接口、硬盘接口和以太网接口中的一种或多种,所述低速接口至少包括UART接口、SPI接口或IIC接口中的一种或多种。
5.根据权利要求1所述的交换机,其特征在于,在所述第二处理模块为主模式的情况下,所述第二处理模块用于通过所述第二接口接收所述外部设备发送的数据,并通过所述第二接口发送所述数据,或者通过所述第一接口向所述第一处理模块发送所述数据。
6.根据权利要求1所述的交换机,其特征在于,在所述第二处理模块为从模式的情况下,所述第二处理模块用于通过所述第一接口接收所述第一处理模块发送的数据。
7.根据权利要求1所述的交换机,其特征在于,所述第二处理模块还用于对接收到的数据进行处理,得到处理后的数据,并转发所述处理后的数据。
8.一种数据传输方法,其特征在于,应用于如权利要求1-7任一所述的交换机,所述方法包括:
在所述第二处理模块为主模式或从模式的情况下,通过所述第一接口或所述第二接口进行数据传输。
9.根据权利要求8所述的数据传输方法,其特征在于,在所述第二处理模块为主模式的情况下,所述方法包括:
通过所述第二接口接收所述外部设备发送的数据,并通过所述第二接口发送所述数据,或者通过所述第一接口向所述第一处理模块发送所述数据。
10.根据权利要求8所述的数据传输方法,其特征在于,在所述第二处理模块为从模式的情况下,所述方法还包括:
通过所述第一接口接收所述第一处理模块发送的数据。
Publications (1)
Publication Number | Publication Date |
---|---|
CN118972348A true CN118972348A (zh) | 2024-11-15 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8296469B2 (en) | Scalable method and apparatus for link with reconfigurable ports | |
CN109643265B (zh) | 自动配置计算设备的通用串行总线(usb)c型端口 | |
Axelson | USB complete: the developer's guide | |
CN108885601B (zh) | Usb多主机端点反射器集线器 | |
US6978335B2 (en) | Smart card virtual hub | |
EP2033104B1 (en) | Low power and low pin count bi-directional dual data rate device interconnect interface | |
EP1692641B1 (en) | Efficient connection between modules of removable eletronic circuit cards | |
US7761645B2 (en) | Physical device (PHY) support of the USB2.0 link power management addendum using a ULPI PHY interface standard | |
US7895386B2 (en) | USB interface provided with host/device function and its control method | |
US20110302357A1 (en) | Systems and methods for dynamic multi-link compilation partitioning | |
JP2011166720A (ja) | 複数バージョンのusbと互換性があるマザーボード及び関連方法 | |
US20090063717A1 (en) | Rate Adaptation for Support of Full-Speed USB Transactions Over a High-Speed USB Interface | |
WO2016099627A1 (en) | DATA TRANSMISSION USING PCIe PROTOCOL VIA USB PORT | |
CN102445981B (zh) | 数据传输系统以及数据传输方法 | |
CN118972348A (zh) | 一种交换机及数据传输方法 | |
US20090185559A1 (en) | Integration module for universal serial bus | |
Sipala | Development and characterization of a USB communication between two microcontrollers general purpose STM32 to analyze the digital IP in order to improve its performance | |
KR100757223B1 (ko) | 버스 브리지 | |
KR100757224B1 (ko) | 컴퓨터 도킹 시스템 및 방법 | |
TW567440B (en) | Smart card virtual hub | |
JP2007004815A (ja) | リンクブリッジ | |
Sumathi et al. | Interface Buses | |
Kishorkumar | USB 3.0 Protocol | |
JP2011018358A (ja) | リンクブリッジ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication |