CN118100897A - 一种高可靠低功耗双节点翻转自恢复锁存器 - Google Patents

Abstract

本发明提供一种高可靠低功耗双节点翻转自恢复锁存器，包括：C单元模块，C单元模块包括：三输入C单元、时钟控制C单元和C单元；反相器模块，反相器模块设置在三输入C单元与时钟控制C单元和C单元之间，三输入C单元的输出端连接到反相器模块的输入端，反相器模块的输出端分别连接到时钟控制C单元的输入端和C单元的输入端；以及传输门模块，传输门模块的输入端连接输入数据、输出端连接到C单元。本发明通过互锁构成的自恢复锁存器，同时结合时钟门控技术和高速路径技术，使得锁存器在实现双节点翻转自恢复的同时具有较低的功耗和延迟。

Description

一种高可靠低功耗双节点翻转自恢复锁存器

技术领域

本发明涉及集成电路技术领域，特别是涉及一种高可靠低功耗双节点翻转自恢复锁存器。

背景技术

当下半导体特征尺寸不断的缩小，虽然带来了性能的提升和功耗的降低，但是也带来了一些问题，那就是降低电源电压和节点电容，以及进一步降低电子电路节点上的临界电荷，这就会使其更容易产生辐射引起的软误差。空间中的中子、质子和重离子、包装中的α粒子和高能电子等粒子撞击集成电路的敏感区域时，在器件的耗尽区产生并收集大量的电子-空穴对，这些电子空穴对会被敏感节点收集，产生由电离粒子引起的瞬态脉冲(SET)。如果SET发生在数字存储电路中，电路存储数据可能会出现错误，这就是单粒子翻转(SEU，英文名Single Event Upset)。SET和SEU被称为辐射引起的软误差。当敏感节点收集的电子空穴对等超过了临界电荷，节点的值会出现翻转，由于电荷共享作用，高能粒子的轰击可能会造成双节点翻转，因此如何应对双节点的翻转是当前电路设计的一个重要问题。错误检验与控制(ECC，英文名Error Correcting Code)和版图加固技术是解决软错误的两种方法，但前者带来了较大的开销，后者成本较大。电路级抗辐照加固技术是目前解决软错误的主流方法，通过增加少量的晶体管带来了更高的可靠性。

目前出现的单节点翻转自恢复锁存器已经不能满足目前的电路设计，双节点翻转容忍锁存器虽然有着较低的面积，但当某些节点对发生翻转时，锁存器不一定可以恢复错误节点，电路可能处于高阻状态，因此该类锁存器只适应于高频电路，适用范围相对较小。而且现有的双节点翻转自恢复锁存器仍然存在功耗和面积偏大，在生成过程中花费更大。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高可靠低功耗双节点翻转自恢复锁存器，用于解决现有技术中当节点对发生翻转时，锁存器不一定可以恢复错误节点，电路可能处于高阻状态，以及现有的双节点翻转自恢复锁存器仍然存在功耗和面积偏大，在生成过程中花费更大的问题。

为实现上述目的及其他相关目的，本发明提供一种高可靠低功耗双节点翻转自恢复锁存器，包括：C单元模块，C单元模块包括：三输入C单元、时钟控制C单元和C单元；反相器模块，反相器模块设置在三输入C单元与时钟控制C单元和C单元之间，三输入C单元的输出端连接到反相器模块的输入端，反相器模块的输出端分别连接到时钟控制C单元的输入端和C单元的输入端；以及传输门模块，传输门模块的输入端连接输入数据、输出端连接到时钟控制C单元；其中，任一节点或节点对出现翻转时，C单元模块配置为：通过分别控制三输入C单元、时钟控制C单元和C单元，阻断上一节点的故障传入至节点和节点的故障传出至其下一节点，并通过其下一节点后的各三输入C单元、时钟控制C单元和C单元使发生翻转的节点或节点对恢复到正确的值。

于本发明的一实施例中，反相器模块包括第一反相器和第二反相器；三输入C单元包括与第一反相器输入端相连接的第一三输入C单元和与第二反相器输入端相连接的第二三输入C单元；时钟控制C单元包括第一时钟控制C单元、第二时钟控制C单元和第三时钟控制C单元，第一时钟控制C单元的第一输入端、第二时钟控制C单元的第一输入端和第三时钟控制C单元的第一输入端均与第一反相器的输出端相连接，第一时钟控制C单元的第三输入端、第二时钟控制C单元的第三输入端和第三时钟控制C单元的第三输入端分别连接外界反相时钟信号；C单元包括第一C单元、第二C单元和第三C单元，第一C单元的第一输入端、第二C单元的第一输入端和第三C单元的第一输入端均与第二反相器的输出端相连接，第一C单元的第二输入端与第一时钟控制C单元的输出端以及第二三输入C单元的第一输入端相连接，第二C单元的第二输入端与第二时钟控制C单元的输出端以及第二三输入C单元的第二输入端相连接，第三C单元的第二输入端与第二三输入C单元的第三输入端相连接，第一C单元的输出端与第一三输入C单元的第二输入端以及第二时钟控制C单元的第二输入端相连接，第二C单元的输出端与第一三输入C单元的第三输入端以及第三时钟控制C单元的第二输入端相连接。

于本发明的一实施例中，将第一三输入C单元的第一输入端、第一时钟控制C单元的第二输入端和第三C单元的输出端之间的连接节点记为N1，将第一三输入C单元的第二输入端、第二时钟控制C单元的第二输入端和第一C单元的输出端之间的连接节点记为N2，将第一三输入C单元的第三输入端、第三时钟控制C单元的第二输入端和第二C单元的输出端之间的连接节点为N3，将第一反相器和第一时钟控制C单元的第一输入端、第二时钟控制C单元、第三时钟控制C单元之间的连接节点记为N4，将第一时钟控制C单元的输出端、第一C单元的第二输入端和第二三输入C单元的第一输入端之间的连接节点记为N5，将第二时钟控制C单元的输出端、第二C单元的第二输入端和第二三输入C单元的第二输入端之间的连接节点记为N6，将第二反相器和第一C单元的第一输入端、第二C单元的第一输入端、第三C单元的第一输入端的连接节点记为N7，将第三C单元的第二输入端、第三时钟控制C单元的输出端和第二三输入C单元的第三输入端之间的连接节点记为Q；N1、N2、N3中任一节点出现翻转时，C单元模块配置为：分别通过相应的第一时钟控制C单元、第二时钟控制C单元和第三时钟控制C单元阻断出现翻转对应的N1、N2、N3节点的输入，通过第一三输入C单元阻断故障传播至对应的出现故障的N1、N2、N3节点；N5、N6和Q中任一节点出现翻转时，C单元模块配置为：分别通过相应的第一C单元、第二C单元和第三C单元阻断出现翻转对应的N5、N6和Q节点的输入，通过第二三输入C单元阻断故障传播至对应的出现故障的N5、N6和Q节点；N4和N7中任一节点出现翻转时，C单元模块配置为：分别通过相应的第一时钟控制C单元与第二时钟控制C单元以及第三时钟控制C单元和第一C单元与第二C单元以及第三C单元阻断出现翻转对应的N4和N7节点的输入，通过第一三输入C单元和第二三输入C单元阻断故障传播至对应的出现故障的N4和N7节点。

于本发明的一实施例中，N1和N3、N1和N2、N2和N3中任一节点对出现翻转时，分别通过第一时钟控制C单元和第三时钟控制C单元、第一时钟控制C单元和第二时钟控制C单元、第二时钟控制C单元和第三时钟控制C单元的输入端阻断对应故障节点的输入，并分别通过相应的第三C单元和第二C单元、第三C单元和第一C单元、第一C单元和第二C单元输出正确的数据值对N1和N3、N1和N2、N2和N3节点进行恢复；N5和N6、N5和Q、N6和Q中任一节点对出现翻转时，分别通过第一C单元和第二C单元、第一C单元和第三C单元、第二C单元和第三C单元的输入端阻断对应故障节点的输入，并分别通过相应的第一时钟控制C单元和第二时钟控制C单元、第一时钟控制C单元和第三时钟控制C单元、第二时钟控制C单元和第三时钟控制C单元输出正确的数据值对N5和N6、N5和Q、N6和Q节点进行恢复；N1和N4、N2和N4、N3和N4中任一节点对出现翻转时，分别通过第一C单元、第二C单元、第三C单元的输入端阻断对应故障节点的输入，并分别通过第三C单元和第一三输入C单元、第一C单元和第一三输入C单元、第二C单元和第一三输入C单元输出正确的数据值对各节点依次恢复；N5和N7、N6和N7、Q和N7中任一节点对出现翻转时，分别通过第一时钟控制C单元、第二时钟控制C单元、第三时钟控制C单元的输入端阻断对应故障节点的输入，并分别通过第三C单元和第二三输入C单元、第一C单元和第二三输入C单元、第二C单元和第二三输入C单元输出正确的数据值对各节点依次恢复；N1和N5、N2和N6、N3和Q中任一节点对出现翻转时，分别通过第一时钟控制C单元和第一C单元、第二时钟控制C单元和第二C单元、第三时钟控制C单元和第三C单元的输入端分别阻断对应故障节点的输入，并分别通过输出至对应N1和N5、N2和N6、N3和Q节点的第三C单元和第一时钟控制C单元、第一C单元和第二时钟控制C单元、第二C单元和第三时钟控制C单元进行分别恢复；N5和N2、N6和N3、Q和N1中任一节点对出现翻转时，分别通过第一C单元和第二时钟控制C单元、第二C单元和第三时钟控制C单元、第三C单元和第一时钟控制C单元的输入端分别阻断对应故障节点的输入，并分别通过输出至对应N5和N2、N6和N3、Q和N1节点的第一时钟控制C单元和第一C单元、第二时钟控制C单元和第二C单元、第三时钟控制C单元和第三C单元进行分别恢复；N1和N6、N2和Q、N3和N5中任一节点对出现翻转时，分别通过第一时钟控制C单元和第二C单元、第二时钟控制C单元和第三C单元、第三时钟控制C单元和第一C单元的输入端分别阻断对应故障节点的输入，并分别通过输出至对应N1和N6、N2和Q、N3和N5节点的第三C单元和第二时钟控制C单元、第一C单元和第三时钟控制C单元、第二C单元和第一时钟控制C单元进行分别恢复；N1和N7、N2和N7、N3和N7中任一节点对出现翻转时，分别通过第一三输入C单元及第一时钟控制C单元和第一C单元与第二C单元及第三C单元、第一三输入C单元及第二时钟控制C单元和第一C单元与第二C单元及第三C单元、第一三输入C单元及第三时钟控制C单元和第一C单元与第二C单元及第三C单元的输入端分别阻断对应N1和N7、N2和N7、N3和N7故障节点的输入，分别通过第三C单元和第二三输入C单元、第一C单元和第二三输入C单元、第二C单元和第二三输入C单元对各节点分别依次恢复；N5和N4、N6和N4、Q和N4中任一节点对出现翻转时，分别通过第二三输入C单元及第一C单元和第一时钟控制C单元与第二时钟控制C单元及第三时钟控制C单元、第二三输入C单元及第二C单元和第一时钟控制C单元与第二时钟控制C单元及第三时钟控制C单元、第二三输入C单元及第三C单元和第一时钟控制C单元与第二时钟控制C单元及第三时钟控制C单元的输入端分别阻断对应N5和N4、N6和N4、Q和N4故障节点的输入，分别通过第一时钟控制C单元和第一三输入C单元、第二时钟控制C单元和第一三输入C单元、第三时钟控制C单元和第一三输入C单元对各节点分别依次恢复；N4和N7节点对出现翻转时，通过第一时钟控制C单元与第二时钟控制C单元及第三时钟控制C单元和第一C单元与第二C单元及第三C单元的输入端分别阻断对应N4和N7故障节点的输入，分别通过第一三输入C单元和第二三输入C单元对各节点进行分别恢复。

于本发明的一实施例中，传输门模块包括第一传输门、第二传输门和第三传输门，第一传输门的输入端、的输入端和第三传输门的输入端相连接，以连接输入数据，第一传输门的输出端连接在第一时钟控制C单元的输出端、第一C单元的第二输入端和第二三输入C单元的第一输入端之间，第二传输门的输出端连接在第二时钟控制C单元的输出端、第二C单元的第二输入端和第二三输入C单元的第二输入端之间，第三传输门的输出端连接在第三时钟控制C单元的输出端、第三C单元的第二输入端和第二三输入C单元的第三输入端之间。

于本发明的一实施例中，C单元包括：第一NMOS管、第二NMOS管、第一PMOS管和第二PMOS管，第一NMOS管的管源端接地，第一NMOS管的管漏端与第二NMOS管的管源端相连接，第二NMOS管的管漏端与第一PMOS管的管漏端相连接作为输出端，第二PMOS管的管漏端与第一PMOS管的管源端相连接，第一PMOS管的栅极与第一NMOS管的栅极相连接作为一个输入端，第二PMOS管的管源端与电源相连接，第二PMOS管的栅极与第二NMOS管的栅极相连接作为另一个输入端。

于本发明的一实施例中，时钟控制C单元包括：第三NMOS管、第四NMOS管、第五NMOS管、第三PMOS管、第四PMOS管和第五PMOS管，第三NMOS管的管源端接地，第三NMOS管的管漏端与第四NMOS管的管源端相连接，第五NMOS管的管源端与第四NMOS管的管漏端相连接，第五NMOS管的栅极连接外界反向时钟信号，第五NMOS管的管漏端与第三PMOS管的管漏端相连接作为一个输出端，第三PMOS管的管源端与第四PMOS管的管漏端相连接，第四PMOS管的管源端与第五PMOS管的管漏端相连接，第四PMOS管的栅极和第四NMOS管的栅极相连接作为一个输入端，第五PMOS管的管源端与电池相连接，第五PMOS管的栅极与第三PMOS管的栅极相连接作为另一个输入端。

于本发明的一实施例中，三输入C单元包括：第六NMOS管、第七NMOS管、第八NMOS管、第六PMOS管、第七PMOS管和第八PMOS管，第六NMOS管的管源端接地，第六NMOS管的管漏端与第七NMOS管的管源端相连接，第七NMOS管的管漏端与第八NMOS管的管源端相连接，第八NMOS管的管漏端与第六PMOS管的管漏端相连接作为输出端，第六PMOS管的管源端与第七PMOS管的管漏端相连接，第六PMOS管的栅极与第八NMOS管的栅极相连接作为第一个输入端，第七PMOS管的管源端与第八PMOS管的管漏端相连接，第七PMOS管的栅极与第七NMOS管的栅极相连接作为第二个输入端，第八PMOS管的管源端与电池相连接，第八PMOS管的栅极与第七NMOS管相连接作为第三个输入端。

于本发明的一实施例中，反相器模块包括：第九NMOS管和第九PMOS管，第九NMOS管的管源端接地，第九NMOS管的管漏端与第九PMOS管的管漏端相连接作为输出端，第九PMOS管的管源端与电源相连接，第九PMOS管的栅极与第九NMOS管的栅极相连接作为输入端。

本发明的有益效果：本发明提出的一种高可靠低功耗双节点翻转自恢复锁存器，该方法旨在解决现有锁存器可靠性低、功耗大、面积大的问题，通过三输入C单元、时钟控制C单元和C单元进行互锁，同时结合时钟门控技术和高速路径技术，使得锁存器在实现双节点翻转自恢复的同时具有较低的功耗和延迟。

附图说明

图1为本发明自恢复锁存器的架构图。

图2为本发明自恢复锁存器的电路图。

图3为本发明反相器模块和C单元模块的电路图。

图4为本发明传输门模块的电路图。

图5为本发明C单元的电路示意图。

图6为本发明一较佳实施例下的C单元的电路结构示意图。

图7为本发明时钟控制C单元的电路示意图。

图8为本发明一较佳实施例下的时钟控制C单元的电路结构示意图。

图9为本发明三输入C单元的电路示意图。

图10为本发明一较佳实施例下的三输入C单元的电路结构示意图。

图11为本发明一较佳实施例下的反相器模块的电路结构示意图。

图12为本发明一较佳实施例下的传输门模块的电路结构示意图。

图13显示为本发明一较佳实施例单节点翻转恢复的故障模拟示意图。

图14显示为本发明另一较佳实施例1DNU翻转恢复的故障模拟示意图。

反相器模块1；C单元模块2；传输门模块3；第一反相器11；第二反相器12；三输入C单元21；时钟控制C单元22；C单元23；第一三输入C单元211；第二三输入C单元212；第一时钟控制C单元221；第二时钟控制C单元222；第三时钟控制C单元223；第一C单元231；第二C单元232；第三C单元233；

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

在下文描述中，探讨了大量细节，以提供对本发明实施例的更透彻的解释，然而，对本领域技术人员来说，可以在没有这些具体细节的情况下实施本发明的实施例是显而易见的，在其他实施例中，以方框图的形式而不是以细节的形式来示出公知的结构和设备，以避免使本发明的实施例难以理解。

请参阅图1，本发明提供一种高可靠低功耗双节点翻转自恢复锁存器，包括：C单元模块2，C单元模块2包括：三输入C单元21、时钟控制C单元22和C单元23；反相器模块1，反相器模块1设置在三输入C单元21与时钟控制C单元22和C单元23之间，三输入C单元21的输出端连接到反相器模块1的输入端，反相器模块1的输出端分别连接到时钟控制C单元22的输入端和C单元23的输入端；以及传输门模块3，传输门模块3的输入端连接输入数据、输出端连接到时钟控制C单元22；其中，任一节点或节点对出现翻转时，C单元模块2配置为：通过分别控制三输入C单元21、时钟控制C单元22和C单元23，阻断上一节点的故障传入至节点和节点的故障传出至其下一节点，并通过其下一节点后的各三输入C单元21、时钟控制C单元22和C单元23使发生翻转的节点或节点对恢复到正确的值。

在本发明一实施例中，通过设计的两个反相器模块1即第一反相器11和第二反相器12分别与时钟控制C单元22和C单元23构成互锁结构，同时结合时钟门控技术和高速路径技术，使得锁存器在实现双节点翻转自恢复的同时具有较低的功耗和延迟。具体地，通过三个时钟控制C单元22即第一时钟控制C单元221、第二时钟控制C单元222和第三时钟控制C单元223的第一端均与一个反相器模块1也就是第一反相器11的输出端相连接，通过三个C单元23即第一C单元231、第二C单元232和第三C单元233的第一端均与另一个反相器模块1也就是第二反相器12的输出端相连接。同时，时钟控制C单元22的第二输入端和C单元23的输出端相连接，C单元23的第二输入端与时钟控制C单元22的输出端相连接。两个反相器模块1即第一反相器11和第二反相器12的输入端还分别连接至两个三输入C单元21即第一三输入C单元211、第二三输入C单元212的输出端。并且每个三输入C单元21的输入端还与形成互锁的时钟控制C单元22或C单元23的输出端相连接，进而得到互锁电路。而且在某一个节点或两个节点组成的节点对出现翻转时，能够通过控制三输入C单元21、时钟控制C单元22和C单元23，使得任意单节点和任意双节点的翻转得到自恢复，而且与同类型锁存器相比，具有功耗更低、延迟更低、面积更小等特点。

如图2所示，反相器模块1包括第一反相器11和第二反相器12；三输入C单元21包括与第一反相器11输入端相连接的第一三输入C单元211和与第二反相器12输入端相连接的第二三输入C单元212；时钟控制C单元22包括第一时钟控制C单元221、第二时钟控制C单元222和第三时钟控制C单元223，第一时钟控制C单元221的第一输入端、第二时钟控制C单元222的第一输入端和第三时钟控制C单元223的第一输入端均与第一反相器11的输出端相连接，第一时钟控制C单元221的第三输入端、第二时钟控制C单元222的第三输入端和第三时钟控制C单元223的第三输入端分别连接外界反相时钟信号；C单元23包括第一C单元231、第二C单元232和第三C单元233，第一C单元231的第一输入端、第二C单元232的第一输入端和第三C单元233的第一输入端均与第二反相器12的输出端相连接，第一C单元231的第二输入端与第一时钟控制C单元221的输出端以及第二三输入C单元212的第一输入端相连接，第二C单元232的第二输入端与第二时钟控制C单元222的输出端以及第二三输入C单元212的第二输入端相连接，第三C单元233的第二输入端与第二三输入C单元212的第三输入端相连接，第一C单元231的输出端与第一三输入C单元211的第二输入端以及第二时钟控制C单元222的第二输入端相连接，第二C单元232的输出端与第一三输入C单元211的第三输入端以及第三时钟控制C单元223的第二输入端相连接。

其中，将第一三输入C单元211的第一输入端、第一时钟控制C单元221的第二输入端和第三C单元233的输出端之间的连接节点记为N1，将第一三输入C单元211的第二输入端、第二时钟控制C单元222的第二输入端和第一C单元231的输出端之间的连接节点记为N2，将第一三输入C单元211的第三输入端、第三时钟控制C单元223的第二输入端和第二C单元232的输出端之间的连接节点为N3，将第一反相器11和第一时钟控制C单元221的第一输入端、第二时钟控制C单元222、第三时钟控制C单元223之间的连接节点记为N4，将第一时钟控制C单元221的输出端、第一C单元231的第二输入端和第二三输入C单元212的第一输入端之间的连接节点记为N5，将第二时钟控制C单元222的输出端、第二C单元232的第二输入端和第二三输入C单元212的第二输入端之间的连接节点记为N6，将第二反相器12和第一C单元231的第一输入端、第二C单元232的第一输入端、第三C单元233的第一输入端的连接节点记为N7，将第三C单元233的第二输入端、第三时钟控制C单元223的输出端和第二三输入C单元212的第三输入端之间的连接节点记为Q；N1、N2、N3中任一节点出现翻转时，C单元模块2配置为：分别通过相应的第一时钟控制C单元221、第二时钟控制C单元222和第三时钟控制C单元223阻断出现翻转对应的N1、N2、N3节点的输入，通过第一三输入C单元211阻断故障传播至对应的出现故障的N1、N2、N3节点；N5、N6和Q中任一节点出现翻转时，C单元模块2配置为：分别通过相应的第一C单元231、第二C单元232和第三C单元233阻断出现翻转对应的N5、N6和Q节点的输入，通过第二三输入C单元212阻断故障传播至对应的出现故障的N5、N6和Q节点；N4和N7中任一节点出现翻转时，C单元模块2配置为：分别通过相应的第一时钟控制C单元221与第二时钟控制C单元222以及第三时钟控制C单元223和第一C单元231与第二C单元232以及第三C单元233阻断出现翻转对应的N4和N7节点的输入，通过第一三输入C单元211和第二三输入C单元212阻断故障传播至对应的出现故障的N4和N7节点。

请参阅图2给出的一较佳实施例中，三输入C单元21的第一三输入C单元211具有三个输入端，其中，第一输入端对应着节点N1、第二输入端对应着节点N2、以及第三输入端对应着节点N3，其输出端连接在反相器模块1的第一反相器11的输入端。第一反相器11的输出端经过节点N4，并通过节点N4分别连接时钟控制C单元22的第一时钟控制C单元221、第二时钟控制C单元222和第三时钟控制C单元223的各个上输入端也就是第一输入端。在第一时钟控制C单元221、第二时钟控制C单元222和第三时钟控制C单元223的各个下输入端也就是第二输入端分别连接节点N1、节点N2和节点N3，而且第一时钟控制C单元221、第二时钟控制C单元222和第三时钟控制C单元223还分别包括一个第三输入端，以输入反相时钟信号CLK，并且第一时钟控制C单元221、第二时钟控制C单元222和第三时钟控制C单元223的输出端分别对应节点N5、节点N6和节点Q。三输入C单元21的第二三输入C单元212具有三个输入端，其中，第一输入端对应着节点N5、第二输入端对应着节点N6、以及第三输入端对应着节点Q，其输出端连接在反相器模块1的第二反相器12的输入端。第二反相器12的输出端经过节点N7，并通过节点N7分别连接C单元23的第一C单元231、第二C单元232、第三C单元233的各个上输入端也就是第一输入端。在第一C单元231、第二C单元232、第三C单元233的各个下输入端也就是第二输入端分别对应着节点N2、节点N3和节点N1，而且第一C单元231、第二C单元232、第三C单元233还包括一个第三输入端。并且第一C单元231、第二C单元232、第三C单元233的输出端分别对应着节点N2、节点N3和节点N1。在传输门模块3中，节点D连接外部输入，并分别通过TG1也就是第一传输门31连接至节点N5、通过GT2也就是第二传输门32连接至节点N6、通过TG3也就是第三传输门33连接至节点Q。在形成互锁电路时，通过将第一时钟控制C单元221的第二输入端、第一三输入C单元211的第一输入端和第三C单元233的输出端均连接至节点N1；通过将第二时钟控制C单元222的第二输入端、第一三输入C单元211的第二输入端和第二C单元232的输出端均连接至节点N2；通过将第三时钟控制C单元223的第二输入端、第一三输入C单元211的第三输入端和第二C单元232的输出端均连接至节点N3。并且通过将第一C单元231的第二输入端、第二三输入C单元212的第一输入端和第一时钟控制C单元221的输出端连接至节点N5，通过将第二C单元232的第二输入端、第二三输入C单元212的第二输入端和第二时钟控制C单元222的输出端连接至节点N6，通过将第三C单元233的第二输入端、第二三输入C单元212的第三输入端和第二时钟控制C单元222的输出端Q连接至节点，并且各节点N5、N6和Q还分别连接至传输门中TG1对应的节点N5、GT2对应的节点N6、TG3对应的节点Q。

在本发明一较佳实施例中，锁存器的敏感节点共有8个，包括有节点N1～N7和节点Q。外部输入通过连接传输门模块3的节点D，锁存器输出为节点Q，时钟信号为CLK。当时钟信号CLK为高电平，三个传输门均处于导通状态。节点N5、N6、Q通过三输入C单元21中的第二三输入C单元212和第二反相器12驱动节点N7，节点N7与节点N5通过C单元23对应的第一C单元231驱动节点N2,节点N7与节点N6通过C单元对应的第二C单元232驱动节点N3，节点N7与节点Q通过C单元对应的第三C单元233驱动节点N1，节点N1、N2、N3通过三输入C单元21的第一三输入C单元211和第一反相器11驱动节点N4。此时所有节点都有个预充值，输出节点Q仅通过传输门模块3与输入节点D相连接，降低了电路的延迟，时钟控制C单元22对应的第一时钟控制C单元221、第二时钟控制C单元222和第三时钟控制C单元223不工作，从而降低了电路的功耗。当时钟信号CLK为低电平时，所有传输门均处于阻断状态，时钟控制C单元对应的第一时钟控制C单元221、第二时钟控制C单元222和第三时钟控制C单元223开始工作。C单元23对应的23的第一C单元231、第二C单元232、第三C单元233和三输入C单元21对应的第一三输入C单元211、第二三输入C单元212全部导通工作，组成反馈回路，所有节点均处于稳定状态，此时数据存储于锁存器中。

具体地，N1和N3、N1和N2、N2和N3中任一节点对出现翻转时，分别通过第一时钟控制C单元221和第三时钟控制C单元223、第一时钟控制C单元221和第二时钟控制C单元222、第二时钟控制C单元222和第三时钟控制C单元223的输入端阻断对应故障节点的输入，并分别通过相应的第三C单元233和第二C单元232、第三C单元233和第一C单元231、第一C单元231和第二C单元232输出正确的数据值对N1和N3、N1和N2、N2和N3节点进行恢复；N5和N6、N5和Q、N6和Q中任一节点对出现翻转时，分别通过第一C单元231和第二C单元232、第一C单元231和第三C单元233、第二C单元232和第三C单元233的输入端阻断对应故障节点的输入，并分别通过相应的第一时钟控制C单元221和第二时钟控制C单元222、第一时钟控制C单元221和第三时钟控制C单元223、第二时钟控制C单元222和第三时钟控制C单元223输出正确的数据值对N5和N6、N5和Q、N6和Q节点进行恢复；N1和N4、N2和N4、N3和N4中任一节点对出现翻转时，分别通过第一C单元231、第二C单元232、第三C单元233的输入端阻断对应故障节点的输入，并分别通过第三C单元233和第一三输入C单元211、第一C单元231和第一三输入C单元211、第二C单元232和第一三输入C单元211输出正确的数据值对各节点依次恢复；N5和N7、N6和N7、Q和N7中任一节点对出现翻转时，分别通过第一时钟控制C单元221、第二时钟控制C单元222、第三时钟控制C单元223的输入端阻断对应故障节点的输入，并分别通过第三C单元233和第二三输入C单元212、第一C单元231和第二三输入C单元212、第二C单元232和第二三输入C单元212输出正确的数据值对各节点依次恢复；N1和N5、N2和N6、N3和Q中任一节点对出现翻转时，分别通过第一时钟控制C单元221和第一C单元231、第二时钟控制C单元222和第二C单元232、第三时钟控制C单元223和第三C单元233的输入端分别阻断对应故障节点的输入，并分别通过输出至对应N1和N5、N2和N6、N3和Q节点的第三C单元233和第一时钟控制C单元221、第一C单元231和第二时钟控制C单元222、第二C单元232和第三时钟控制C单元223进行分别恢复；N5和N2、N6和N3、Q和N1中任一节点对出现翻转时，分别通过第一C单元231和第二时钟控制C单元222、第二C单元232和第三时钟控制C单元223、第三C单元233和第一时钟控制C单元221的输入端分别阻断对应故障节点的输入，并分别通过输出至对应N5和N2、N6和N3、Q和N1节点的第一时钟控制C单元221和第一C单元231、第二时钟控制C单元222和第二C单元232、第三时钟控制C单元223和第三C单元233进行分别恢复；N1和N6、N2和Q、N3和N5中任一节点对出现翻转时，分别通过第一时钟控制C单元221和第二C单元232、第二时钟控制C单元222和第三C单元233、第三时钟控制C单元223和第一C单元231的输入端分别阻断对应故障节点的输入，并分别通过输出至对应N1和N6、N2和Q、N3和N5节点的第三C单元233和第二时钟控制C单元222、第一C单元231和第三时钟控制C单元223、第二C单元232和第一时钟控制C单元221进行分别恢复；N1和N7、N2和N7、N3和N7中任一节点对出现翻转时，分别通过第一三输入C单元211及第一时钟控制C单元221和第一C单元231与第二C单元232及第三C单元233、第一三输入C单元211及第二时钟控制C单元222和第一C单元231与第二C单元232及第三C单元233、第一三输入C单元211及第三时钟控制C单元223和第一C单元231与第二C单元232及第三C单元233的输入端分别阻断对应N1和N7、N2和N7、N3和N7故障节点的输入，分别通过第三C单元233和第二三输入C单元212、第一C单元231和第二三输入C单元212、第二C单元232和第二三输入C单元212对各节点分别依次恢复；N5和N4、N6和N4、Q和N4中任一节点对出现翻转时，分别通过第二三输入C单元212及第一C单元231和第一时钟控制C单元221与第二时钟控制C单元222及第三时钟控制C单元223、第二三输入C单元212及第二C单元232和第一时钟控制C单元221与第二时钟控制C单元222及第三时钟控制C单元223、第二三输入C单元212及第三C单元233和第一时钟控制C单元221与第二时钟控制C单元222及第三时钟控制C单元223的输入端分别阻断对应N5和N4、N6和N4、Q和N4故障节点的输入，分别通过第一时钟控制C单元221和第一三输入C单元211、第二时钟控制C单元222和第一三输入C单元211、第三时钟控制C单元223和第一三输入C单元211对各节点分别依次恢复；N4和N7节点对出现翻转时，通过第一时钟控制C单元221与第二时钟控制C单元222及第三时钟控制C单元223和第一C单元231与第二C单元232及第三C单元233的输入端分别阻断对应N4和N7故障节点的输入，分别通过第一三输入C单元211和第二三输入C单元212对各节点进行分别恢复。

在本发明一实施例中，在保持模式下，电路内部的敏感节点共有8个，即分别为节点N1～N7、以及节点Q，因此，在单节点出现翻转的情况共有八种。具体地，例如当节点N1出现翻转时，时钟控制C单元对应的第一时钟控制C单元221会阻止故障传播到节点N5，三输入C单元对应的第一三输入C单元211会阻止故障传播到节点N4。因此，保证了除去节点N1以外，不会有任何节点发生翻转。节点N7和Q会通过C单元23对应的第三C单元233将节点N1恢复到正确的数据值(值得注意的是，该正确的数据值为满足各节点的预充值条件下对应的各个节点正确的值)。如果节点N4发生翻转，时钟控制C单元分别对应的第一时钟控制C单元221、第二时钟控制C单元222、第三时钟控制C单元223输入不一致，节点N4出现的错误会被第一时钟控制C单元221、第二时钟控制C单元222、第三时钟控制C单元223阻断，其他的节点仍保持正确结果。节点N1、N2、N3共同通过三输入C单元对应的第一三输入C单元211恢复节点N4。除此之外，本领域一般技术人员能够想到，在当其他的节点N2、N3、N5、N6、Q中任意一个节点发生翻转，恢复情况与节点N1相同，当节点N7出现翻转，恢复原理与节点N4相同。通过上述内容可以看出，任意一个节点的翻转，都能通过三输入C单元21、时钟控制C单元22和C单元23的互锁自动恢复。具体地，在时钟控制C单元22和C单元23的输出节点发生翻转后，对应的两个输入节点并未发生变化，因此可以通过阻断传到到下一节点恢复错误节点。时钟控制C单元22和C单元23为一种双输入元件，其逻辑功能与反相器类似。即当两个输入相同时，时钟控制C单元22和C单元23的输出与输入相反，当两个输入不同时，时钟控制C单元22和C单元23输出维持之前的状态，即时钟控制C单元22和C单元23阻断和恢复时的工作逻辑和原理。

紧接着，在电路内部的8个敏感节点钟任意两个都有可能出现翻转，因此双节点出现翻转的情况一共有28种情况。具体地，当节点对N1和N3出现翻转时，由于时钟控制C单元22对应的第一时钟控制C单元221和第三时钟控制C单元223的拦截特性，阻止N1和N3输入至第一时钟控制C单元221和第三时钟控制C单元223中。进而节点N5、Q不会受到影响，其他节点仍保持原来的值。即节点N1通过C单元23对应的第三C单元233恢复，节点N3通过C单元23对应的第二C单元232恢复。本领域一般技术人员能够想到，若节点对N1和N2、N2和N3、N5和N6、N5和Q、N6和Q发生翻转，恢复原理与节点对N1和N3相同，此类情况共有六种。

当节点对N1和N4发生翻转，此时时钟控制C单元22和其对应的第一时钟控制C单元221的输入都出现错误，节点N5会出现错误，由于C单元23对应的第一C单元231会拦截节点N5对节点N2的影响，节点N2仍保持原来的值，其他敏感节点不会受到影响。节点N1通过C单元23对应的第三C单元233恢复，节点N1恢复后输入至三输入C单元21对应的第一三输入C单元211，节点N4会通过三输入C单元21对应的第一三输入C单元211恢复。节点N4恢复后，节点N5通过时钟控制C单元22对应的第一时钟控制C单元221恢复。由此可见，当节点对N1和N4出现翻转时，节点可以实现自动恢复。同理，本领域一般技术人员能够想到，锁存器在节点对N2和N4、N3和N4、N5和N7、N6和N7、Q和N7出现翻转时也能够实现自动恢复，此类情况合计六种。

当节点对N1和N5发生翻转时，时钟控制C单元22对应的第一时钟控制C单元221和C单元23对应的第一C单元231会分别拦截节点N1、N5的错误影响，以其他节点不会受到影响。节点N1通过C单元23对应的第三C单元233恢复，以实现对节点N1的恢复。节点N1恢复后，输入至时钟控制C单元对应的第一时钟控制C单元221，从而使节点N5通过时钟控制C单元22对应的第一时钟控制C单元221恢复。因此节点对N1和N5发生翻转时，节点能够实现自动恢复。本领域一般技术人员能够想到，节点对N2和N6、N3和Q、N5和N2、N6和N3、Q和N1出现翻转也能够通过同样的方式实现恢复，共计六种情形。

当节点对N1和N6发生翻转时，时钟控制C单元22对应的第一时钟控制C单元221和C单元23对应的第二C单元232的输入不一致，节点N5、N3仍保持原来的值。节点N1通过C单元23对应的第三C单元233恢复，节点N6通过时钟控制C单元22对应的第二时钟控制C单元222恢复，锁存器整体恢复正常。同理，本领域一般技术人员能够想到，如果节点对N2和Q、N3和N5发生翻转，节点自恢复原理与上述相同，此类情况共有3种。

当节点对N1和N7发生翻转，由于时钟控制C单元22和C单元23的拦截特性，其他节点不会受到影响。节点N7通过三输入C单元对应的第二三输入C单元212恢复，节点N7恢复后输入至C单元23对应的第三C单元233，节点N1通过C单元23对应的第三C单元233恢复。同理，本领域一般技术人员能够想到，锁存器节点对N2和N7、N3和N7、N5和N4、N6和N4、Q和N4出现翻转时均能够自动恢复。此类情况共计六种。

当节点对N4和N7发生翻转时，其他敏感节点均不会受到影响。因此，节点N4通过三输入C单元21对应的第一三输入C单元211恢复，节点N7通过三输入C单元21对应的第二三输入C单元212恢复。此时的锁存器可以实现节点对N4和N5出现翻转节点时的自动恢复。

如图2和4所示，传输门模块3包括第一传输门31、第二传输门32和第三传输门33，第一传输门31的输入端、的输入端和第三传输门33的输入端相连接，以连接输入数据，第一传输门31的输出端连接在第一时钟控制C单元221的输出端、第一C单元231的第二输入端和第二三输入C单元212的第一输入端之间，第二传输门32的输出端连接在第二时钟控制C单元222的输出端、第二C单元232的第二输入端和第二三输入C单元212的第二输入端之间，第三传输门33的输出端连接在第三时钟控制C单元223的输出端、第三C单元233的第二输入端和第二三输入C单元212的第三输入端之间。

具体地，如图12所示，传输门模块3包括传输门NMOS管34和传输门PMOS管35。其中，传输门NMOS管34的管源端与传输门PMOS管35的管漏端相连接，传输门PMOS管35的管漏端与传输门NMOS管34的管源端相连接。而且，传输门NMOS管34的栅极接入反向时钟信号(negative clock signal，缩写为NCK)。传输门PMOS管35的栅极接入时钟脉冲信号(Clock，缩写为CLK)。

如图6所示，C单元23包括：第一NMOS管234、第二NMOS管235、第一PMOS管236和第二PMOS管237，第一NMOS管234的管源端接地，第一NMOS管234的管漏端与第二NMOS管235的管源端相连接，第二NMOS管235的管漏端与第一PMOS管236的管漏端相连接作为输出端，第二PMOS管237的管漏端与第一PMOS管236的管源端相连接，第一PMOS管236的栅极与第一NMOS管234的栅极相连接作为一个输入端，第二PMOS管237的管源端与电源20相连接，第二PMOS管237的栅极与第二NMOS管235的栅极相连接作为另一个输入端。具体地，在第一NMOS管234的栅极和第二PMOS管237的栅极相连位置形成如图5中的I1输入端，即C单元23的第一输入端。第二NMOS管235的栅极和第一PMOS管236的栅极相连的位置形成如图5中的I2的输入端，即C单元23的第二输入端。而且第二NMOS管235的管漏端与第一PMOS管236的管源端相连位置形成的输出端OUT即为如图5所示的C单元23的输出端OUT。

进一步地，时钟控制C单元22包括：第三NMOS管224、第四NMOS管225、第五NMOS管226、第三PMOS管227、第四PMOS管228和第五PMOS管229，第三NMOS管224的管源端接地，第三NMOS管224的管漏端与第四NMOS管225的管源端相连接，第五NMOS管226的管源端与第四NMOS管225的管漏端相连接，第五NMOS管226的栅极连接外界反向时钟信号，第五NMOS管226的管漏端与第三PMOS管227的管漏端相连接作为一个输出端，第三PMOS管227的管源端与第四PMOS管228的管漏端相连接，第四PMOS管228的管源端与第五PMOS管229的管漏端相连接，第四PMOS管228的栅极和第四NMOS管225的栅极相连接作为一个输入端，第五PMOS管229的管源端与电池20相连接，第五PMOS管229的栅极与第三PMOS管227的栅极相连接作为另一个输入端。具体地，该一个输入端为I2，即对应着图7中时钟控制C单元22的第二输入端，另一个输入端为I1，即对应着图7中时钟控制C单元22的第一输入端，该输入端为OUT即对应着图7中时钟控制C单元22的输出端。第三PMOS管227栅极连接的CLK对应着时钟控制C单元22的第三输入端CLK。

如图10所示，三输入C21单元包括：第六NMOS管213、第七NMOS管214、第八NMOS管215、第六PMOS管216、第七PMOS管217和第八PMOS管218，第六NMOS管213的管源端接地，第六NMOS管213的管漏端与第七NMOS管214的管源端相连接，第七NMOS管214的管漏端与第八NMOS管215的管源端相连接，第八NMOS管215的管漏端与第六PMOS管216的管漏端相连接作为输出端，第六PMOS管216的管源端与第七PMOS管217的管漏端相连接，第六PMOS管216的栅极与第八NMOS管215的栅极相连接作为第一个输入端，第七PMOS管217的管源端与第八PMOS管218的管漏端相连接，第七PMOS管217的栅极与第七NMOS管214的栅极相连接作为第二个输入端，第八PMOS管的管源端218与电池20相连接，第八PMOS管218的栅极与第七NMOS管214相连接作为第三个输入端。具体地，该第一输入端I2对应着图9中三输入C21的第二输入端。该第二输入端I3对应着图9中三输入C21的第三输入端。该第三输入端I1对应着图9中三输入C21的第一输入端。该第八NMOS管215的管漏端与第六PMOS管216的管漏端相连接的输出端OUT对应着图9中三输入C21的输出端。

如图11所示，反相器模块1包括：第九NMOS管13和第九PMOS管14，第九NMOS管13的管源端接地，第九NMOS管13的管漏端与第九PMOS管14的管漏端相连接作为输出端，第九PMOS管14的管源端与电源20相连接，第九PMOS管14的栅极与第九NMOS管13的栅极相连接作为输入端。

请参阅图13给出的一较佳实施例中，横坐标表示时间Tmie，单位ns，纵坐标表示电压Volatge，单位V，折线表示锁存器电压随时间的变化曲线。箭头表示出现翻转的位置。此过程为通过验证双节点翻转的情况来模拟出所有单节点翻转的情况，即分别得到节点N1-N7和Q中各单节点发生翻转的恢复验证过程。

请参阅图14给出的一较佳实施例中，为双节点翻转自恢复的过程。其中，横坐标表示时间Tmie，单位ns，纵坐标表示电压Volatge，单位V，折线表示锁存器电压随时间的变化曲线。箭头表示出现翻转的位置。其中，在1～3ns为N1、N5、N6和N7节点同时发生翻转自恢复的过程，其中，在3～5ns为N2、N3、N4和N5节点同时发生翻转自恢复的过程，5～7ns为N2、N6、N7和Q节点同时发生翻转自恢复的过程。7～9ns为N1、N3、N4和N6节点同时发生翻转自恢复的过程，其中9～11ns为N3、N5、N7和Q节点同时发生翻转自恢复的过程，11～13ns为N1、N2、N4和Q节点同时发生翻转自恢复的过程。13～15s为N4和N7节点对同时发生翻转自恢复的过程。

综上，本发明通过将第一时钟控制C单元221的第二输入端、第一三输入C单元211的第一输入端和第三C单元233的输出端均连接至节点N1；通过将第二时钟控制C单元222的第二输入端、第一三输入C单元211的第二输入端和第一C单元231的输出端均连接至节点N2；通过将第三时钟控制C单元223的第二输入端、第一三输入C单元211的第三输入端和第二C单元232的输出端均连接至节点N3。并且通过将第一C单元231的第二输入端、第二三输入C单元212的第一输入端和第一时钟控制C单元221的输出端连接至节点N5，通过将第二C单元232的第二输入端、第二三输入C单元212的第二输入端和第二时钟控制C单元222的输出端连接至节点N6，通过将第三C单元233的第二输入端、第二三输入C单元212的第三输入端和第二时钟控制C单元222的输出端连接至节点Q，并且各节点N5、N6和Q还分别连接至传输门模块3中第一传输门31对应的节点N5、第二传输门32对应的节点N6、第三传输门33对应的节点Q组成互锁回路，可以实现任意节点N1～N7和节点Q出现翻转时的自恢复，而且还实现了意节点N1～N7和节点Q任意组合的两个节点同时发生翻转后的自恢复。而且通过结合时钟门控技术和高速路径技术，使得锁存器在实现双节点翻转自恢复的同时具有较低的功耗和延迟。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种高可靠低功耗双节点翻转自恢复锁存器，其特征在于，包括：

C单元模块(2)，所述C单元模块(2)包括：三输入C单元(21)、时钟控制C单元(22)和C单元(23)；

反相器模块(1)，所述反相器模块(1)设置在所述三输入C单元(21)与所述时钟控制C单元(22)和所述C单元(23)之间，所述三输入C单元(21)的输出端连接到所述反相器模块(1)的输入端，所述反相器模块(1)的输出端分别连接到所述时钟控制C单元(22)的输入端和所述C单元(23)的输入端；以及

传输门模块(3)，所述传输门模块(3)的输入端连接输入数据、输出端连接到所述C单元(23)；

其中，任一节点或节点对出现翻转时，所述C单元模块(2)配置为：通过分别控制所述三输入C单元(21)、所述时钟控制C单元(22)和所述C单元(23)，阻断上一节点的故障传入至所述节点和所述节点的故障传出至其下一节点，并通过其所述下一节点后的各所述三输入C单元(21)、所述时钟控制C单元(22)和所述C单元(23)使发生翻转的所述节点或所述节点对恢复到正确的值。

2.根据权利要求1所述的高可靠低功耗双节点翻转自恢复锁存器，其特征在于：所述反相器模块(1)包括第一反相器(11)和第二反相器(12)；

所述三输入C单元(21)包括与所述第一反相器(11)输入端相连接的第一三输入C单元(211)和与所述第二反相器(12)输入端相连接的第二三输入C单元(212)；

所述时钟控制C单元(22)包括第一时钟控制C单元(221)、第二时钟控制C单元(222)和第三时钟控制C单元(223)，所述第一时钟控制C单元(221)的第一输入端、所述第二时钟控制C单元(222)的第一输入端和所述第三时钟控制C单元(223)的第一输入端均与所述第一反相器(11)的输出端相连接，所述第一时钟控制C单元(221)的第三输入端、所述第二时钟控制C单元(222)的第三输入端和所述第三时钟控制C单元(223)的第三输入端分别连接外界反相时钟信号；

所述C单元(23)包括第一C单元(231)、第二C单元(232)和第三C单元(233)，所述第一C单元(231)的第一输入端、所述第二C单元(232)的第一输入端和所述第三C单元(233)的第一输入端均与所述第二反相器(12)的输出端相连接，所述第一C单元(231)的第二输入端与所述第一时钟控制C单元(221)的输出端以及所述第二三输入C单元(212)的第一输入端相连接，所述第二C单元(232)的第二输入端与所述第二时钟控制C单元(222)的输出端以及所述第二三输入C单元(212)的第二输入端相连接，所述第三C单元(233)的第二输入端与所述第二三输入C单元(212)的第三输入端相连接，所述第一C单元(231)的输出端与所述第一三输入C单元(211)的第二输入端以及所述第二时钟控制C单元(222)的第二输入端相连接，所述第二C单元(232)的输出端与所述第一三输入C单元(211)的第三输入端以及所述第三时钟控制C单元(223)的第二输入端相连接。

3.根据权利要求2所述的高可靠低功耗双节点翻转自恢复锁存器，其特征在于：将所述第一三输入C单元(211)的所述第一输入端、所述第一时钟控制C单元(221)的所述第二输入端和所述第三C单元(233)的所述输出端之间的连接节点记为N1，将所述第一三输入C单元(211)的所述第二输入端、所述第二时钟控制C单元(222)的所述第二输入端和所述第一C单元(231)的所述输出端之间的连接节点记为N2，将所述第一三输入C单元(211)的所述第三输入端、所述第三时钟控制C单元(223)的所述第二输入端和所述第二C单元(232)的所述输出端之间的连接节点为N3，将所述第一反相器(11)和所述第一时钟控制C单元(221)的所述第一输入端、所述第二时钟控制C单元(222)、所述第三时钟控制C单元(223)之间的连接节点记为N4，将所述第一时钟控制C单元(221)的所述输出端、所述第一C单元(231)的所述第二输入端和所述第二三输入C单元(212)的所述第一输入端之间的连接节点记为N5，将所述第二时钟控制C单元(222)的所述输出端、所述第二C单元(232)的所述第二输入端和所述第二三输入C单元(212)的所述第二输入端之间的连接节点记为N6，将所述第二反相器(12)和所述第一C单元(231)的所述第一输入端、所述第二C单元(232)的所述第一输入端、所述第三C单元(233)的所述第一输入端的连接节点记为N7，将所述第三C单元(233)的所述第二输入端、所述第三时钟控制C单元(223)的所述输出端和所述第二三输入C单元(212)的所述第三输入端之间的连接节点记为Q；

所述N1、所述N2、所述N3中任一节点出现翻转时，所述C单元模块(2)配置为：分别通过相应的所述第一时钟控制C单元(221)、所述第二时钟控制C单元(222)和所述第三时钟控制C单元(223)阻断出现翻转对应的所述N1、所述N2、所述N3节点的输入，通过所述第一三输入C单元(211)阻断故障传播至对应的出现故障的所述N1、所述N2、所述N3节点；

所述N5、所述N6和所述Q中任一节点出现翻转时，所述C单元模块(2)配置为：分别通过相应的所述第一C单元(231)、所述第二C单元(232)和所述第三C单元(233)阻断出现翻转对应的所述N5、所述N6和所述Q节点的输入，通过所述第二三输入C单元(212)阻断故障传播至对应的出现故障的所述N5、所述N6和所述Q节点；

所述N4和所述N7中任一节点出现翻转时，所述C单元模块(2)配置为：分别通过相应的所述第一时钟控制C单元(221)与所述第二时钟控制C单元(222)以及所述第三时钟控制C单元(223)和所述第一C单元(231)与所述第二C单元(232)以及所述第三C单元(233)阻断出现翻转对应的所述N4和所述N7节点的输入，通过所述第一三输入C单元(211)和所述第二三输入C单元(212)阻断故障传播至对应的出现故障的所述N4和所述N7节点。

4.根据权利要求3所述的高可靠低功耗双节点翻转自恢复锁存器，其特征在于：所述N1和所述N3、所述N1和所述N2、所述N2和所述N3中任一节点对出现翻转时，分别通过所述第一时钟控制C单元(221)和所述第三时钟控制C单元(223)、所述第一时钟控制C单元(221)和所述第二时钟控制C单元(222)、所述第二时钟控制C单元(222)和所述第三时钟控制C单元(223)的输入端阻断对应故障节点的输入，并分别通过相应的所述第三C单元(233)和所述第二C单元(232)、所述第三C单元(233)和所述第一C单元(231)、所述第一C单元(231)和所述第二C单元(232)输出正确的数据值对所述N1和所述N3、所述N1和所述N2、所述N2和所述N3节点进行恢复；

所述N5和所述N6、所述N5和所述Q、所述N6和所述Q中任一节点对出现翻转时，分别通过所述第一C单元(231)和所述第二C单元(232)、所述第一C单元(231)和所述第三C单元(233)、所述第二C单元(232)和所述第三C单元(233)的输入端阻断对应故障节点的输入，并分别通过相应的所述第一时钟控制C单元(221)和所述第二时钟控制C单元(222)、所述第一时钟控制C单元(221)和所述第三时钟控制C单元(223)、所述第二时钟控制C单元(222)和所述第三时钟控制C单元(223)输出正确的数据值对所述N5和所述N6、所述N5和所述Q、所述N6和所述Q节点进行恢复；

所述N1和所述N4、所述N2和所述N4、所述N3和所述N4中任一节点对出现翻转时，分别通过所述第一C单元(231)、所述第二C单元(232)、所述第三C单元(233)的输入端阻断对应故障节点的输入，并分别通过所述第三C单元(233)和所述第一三输入C单元(211)、所述第一C单元(231)和所述第一三输入C单元(211)、所述第二C单元(232)和所述第一三输入C单元(211)输出正确的数据值对各节点依次恢复；

所述N5和所述N7、所述N6和所述N7、所述Q和所述N7中任一节点对出现翻转时，分别通过所述第一时钟控制C单元(221)、所述第二时钟控制C单元(222)、所述第三时钟控制C单元(223)的输入端阻断对应故障节点的输入，并分别通过所述第三C单元(233)和所述第二三输入C单元(212)、所述第一C单元(231)和所述第二三输入C单元(212)、所述第二C单元(232)和所述第二三输入C单元(212)输出正确的数据值对各节点依次恢复；

所述N1和所述N5、所述N2和所述N6、所述N3和所述Q中任一节点对出现翻转时，分别通过所述第一时钟控制C单元(221)和所述第一C单元(231)、所述第二时钟控制C单元(222)和所述第二C单元(232)、所述第三时钟控制C单元(223)和所述第三C单元(233)的输入端分别阻断对应故障节点的输入，并分别通过输出至对应所述N1和所述N5、所述N2和所述N6、所述N3和所述Q节点的所述第三C单元(233)和所述第一时钟控制C单元(221)、所述第一C单元(231)和所述第二时钟控制C单元(222)、所述第二C单元(232)和所述第三时钟控制C单元(223)进行分别恢复；

所述N5和所述N2、所述N6和所述N3、所述Q和所述N1中任一节点对出现翻转时，分别通过所述第一C单元(231)和所述第二时钟控制C单元(222)、所述第二C单元(232)和所述第三时钟控制C单元(223)、所述第三C单元(233)和所述第一时钟控制C单元(221)的输入端分别阻断对应故障节点的输入，并分别通过输出至对应所述N5和所述N2、所述N6和所述N3、所述Q和所述N1节点的所述第一时钟控制C单元(221)和所述第一C单元(231)、所述第二时钟控制C单元(222)和所述第二C单元(232)、所述第三时钟控制C单元(223)和所述第三C单元(233)进行分别恢复；

所述N1和所述N6、所述N2和所述Q、所述N3和所述N5中任一节点对出现翻转时，分别通过所述第一时钟控制C单元(221)和所述第二C单元(232)、所述第二时钟控制C单元(222)和所述第三C单元(233)、所述第三时钟控制C单元(223)和所述第一C单元(231)的输入端分别阻断对应故障节点的输入，并分别通过输出至对应所述N1和所述N6、所述N2和所述Q、所述N3和所述N5节点的所述第三C单元(233)和所述第二时钟控制C单元(222)、所述第一C单元(231)和所述第三时钟控制C单元(223)、所述第二C单元(232)和所述第一时钟控制C单元(221)进行分别恢复；

所述N1和所述N7、所述N2和所述N7、所述N3和所述N7中任一节点对出现翻转时，分别通过所述第一三输入C单元(211)及所述第一时钟控制C单元(221)和所述第一C单元(231)与所述第二C单元(232)及所述第三C单元(233)、所述第一三输入C单元(211)及所述第二时钟控制C单元(222)和所述第一C单元(231)与所述第二C单元(232)及所述第三C单元(233)、所述第一三输入C单元(211)及所述第三时钟控制C单元(223)和所述第一C单元(231)与所述第二C单元(232)及所述第三C单元(233)的输入端分别阻断对应所述N1和所述N7、所述N2和所述N7、所述N3和所述N7故障节点的输入，分别通过所述第三C单元(233)和所述第二三输入C单元(212)、所述第一C单元(231)和所述第二三输入C单元(212)、所述第二C单元(232)和所述第二三输入C单元(212)对各节点分别依次恢复；

所述N5和所述N4、所述N6和所述N4、所述Q和所述N4中任一节点对出现翻转时，分别通过所述第二三输入C单元(212)及所述第一C单元(231)和所述第一时钟控制C单元(221)与所述第二时钟控制C单元(222)及所述第三时钟控制C单元(223)、所述第二三输入C单元(212)及所述第二C单元(232)和所述第一时钟控制C单元(221)与所述第二时钟控制C单元(222)及所述第三时钟控制C单元(223)、所述第二三输入C单元(212)及所述第三C单元(233)和所述第一时钟控制C单元(221)与所述第二时钟控制C单元(222)及所述第三时钟控制C单元(223)的输入端分别阻断对应所述N5和所述N4、所述N6和所述N4、所述Q和所述N4故障节点的输入，分别通过所述第一时钟控制C单元(221)和所述第一三输入C单元(211)、所述第二时钟控制C单元(222)和所述第一三输入C单元(211)、所述第三时钟控制C单元(223)和所述第一三输入C单元(211)对各节点分别依次恢复；

所述N4和所述N7节点对出现翻转时，通过所述第一时钟控制C单元(221)与所述第二时钟控制C单元(222)及所述第三时钟控制C单元(223)和所述第一C单元(231)与所述第二C单元(232)及所述第三C单元(233)的输入端分别阻断对应所述N4和所述N7故障节点的输入，分别通过所述第一三输入C单元(211)和所述第二三输入C单元(212)对各节点进行分别恢复。

5.根据权利要求3所述的高可靠低功耗双节点翻转自恢复锁存器，其特征在于：所述传输门模块(3)的第一输出端与所述第一时钟控制C单元(221)的输出端、所述第二三输入C单元(212)的第一输入端、以及所述第一C单元(231)的第二输入端相连接，所述传输门模块(3)的第二输出端与所述第二时钟控制C单元(222)的输出端、所述第二三输入C单元(212)的第二输入端、以及所述第二C单元(232)的第二输入端相连接，所述传输门模块(3)的第三输出端与所述第三时钟控制C单元(223)的输出端、所述第二三输入C单元(212)的第三输入端、以及所述第三C单元(233)的第三输入端相连接。

6.根据权利要求5所述的高可靠低功耗双节点翻转自恢复锁存器，其特征在于：所述传输门模块(3)包括第一传输门(31)、第二传输门(32)和第三传输门(33)，所述第一传输门(31)的输入端、所述的输入端和所述第三传输门(33)的输入端相连接，以连接所述输入数据，所述第一传输门(31)的输出端连接在所述第一时钟控制C单元(221)的输出端、所述第一C单元(231)的第二输入端和所述第二三输入C单元(212)的第一输入端之间，所述第二传输门(32)的输出端连接在所述第二时钟控制C单元(222)的输出端、所述第二C单元(232)的第二输入端和所述第二三输入C单元(212)的第二输入端之间，所述第三传输门(33)的输出端连接在所述第三时钟控制C单元(223)的输出端、所述第三C单元(233)的第二输入端和所述第二三输入C单元(212)的第三输入端之间。

7.根据权利要求1所述的高可靠低功耗双节点翻转自恢复锁存器，其特征在于：所述C单元(23)包括：第一NMOS管(234)、第二NMOS管(235)、第一PMOS管(236)和第二PMOS管(237)，所述第一NMOS管(234)的管源端接地，所述第一NMOS管(234)的管漏端与所述第二NMOS管(235)的管源端相连接，所述第二NMOS管(235)的管漏端与所述第一PMOS管(236)的管漏端相连接作为输出端，所述第二PMOS管(237)的管漏端与所述第一PMOS管(236)的管源端相连接，所述第一PMOS管(236)的栅极与所述第一NMOS管(234)的栅极相连接作为一个输入端，所述第二PMOS管(237)的管源端与电源(20)相连接，所述第二PMOS管(237)的栅极与所述第二NMOS管(235)的栅极相连接作为另一个输入端。

8.根据权利要求1所述的高可靠低功耗双节点翻转自恢复锁存器，其特征在于：所述时钟控制C单元(22)包括：第三NMOS管(224)、第四NMOS管(225)、第五NMOS管(226)、第三PMOS管(227)、第四PMOS管(228)和第五PMOS管(229)，所述第三NMOS管(224)的管源端接地，所述第三NMOS管(224)的管漏端与所述第四NMOS管(225)的管源端相连接，所述第五NMOS管(226)的管源端与所述第四NMOS管(225)的管漏端相连接，所述第五NMOS管(226)的栅极连接所述外界反向时钟信号，所述第五NMOS管(226)的管漏端与所述第三PMOS管(227)的管漏端相连接作为一个输出端，所述第三PMOS管(227)的管源端与所述第四PMOS管(228)的管漏端相连接，所述第四PMOS管(228)的管源端与所述第五PMOS管(229)的管漏端相连接，所述第四PMOS管(228)的栅极和所述第四NMOS管(225)的栅极相连接作为一个输入端，所述第五PMOS管(229)的管源端与电池(20)相连接，所述第五PMOS管(229)的栅极与所述第三PMOS管(227)的栅极相连接作为另一个输入端。

9.根据权利要求1所述的高可靠低功耗双节点翻转自恢复锁存器，其特征在于：所述三输入C(21)单元包括：第六NMOS管(213)、第七NMOS管(214)、第八NMOS管(215)、第六PMOS管(216)、第七PMOS管(217)和第八PMOS管(218)，所述第六NMOS管(213)的管源端接地，所述第六NMOS管(213)的管漏端与所述第七NMOS管(214)的管源端相连接，所述第七NMOS管(214)的管漏端与所述第八NMOS管(215)的管源端相连接，所述第八NMOS管(215)的管漏端与所述第六PMOS管(216)的管漏端相连接作为输出端，所述第六PMOS管(216)的管源端与所述第七PMOS管(217)的管漏端相连接，所述第六PMOS管(216)的栅极与所述第八NMOS管(215)的栅极相连接作为第一个输入端，所述第七PMOS管(217)的管源端与所述第八PMOS管(218)的管漏端相连接，所述第七PMOS管(217)的栅极与所述第七NMOS管(214)的栅极相连接作为第二个输入端，所述第八PMOS管的管源端(218)与电池(20)相连接，所述第八PMOS管(218)的栅极与所述第七NMOS管(214)相连接作为第三个输入端。

10.根据权利要求1所述的高可靠低功耗双节点翻转自恢复锁存器，其特征在于：所述反相器模块(1)包括：第九NMOS管(13)和第九PMOS管(14)，所述第九NMOS管(13)的管源端接地，所述第九NMOS管(13)的管漏端与所述第九PMOS管(14)的管漏端相连接作为输出端，所述第九PMOS管(14)的管源端与电源(20)相连接，所述第九PMOS管(14)的栅极与所述第九NMOS管(13)的栅极相连接作为输入端。