[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN117678081A - 发光器件、显示器件、电子设备、和发光器件的制造方法以及制造装置 - Google Patents

发光器件、显示器件、电子设备、和发光器件的制造方法以及制造装置 Download PDF

Info

Publication number
CN117678081A
CN117678081A CN202280050232.0A CN202280050232A CN117678081A CN 117678081 A CN117678081 A CN 117678081A CN 202280050232 A CN202280050232 A CN 202280050232A CN 117678081 A CN117678081 A CN 117678081A
Authority
CN
China
Prior art keywords
light
emitting device
light emitting
substrate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280050232.0A
Other languages
English (en)
Inventor
神川刚
谷口祐基
村川贤太郎
川口佳伸
正木克明
林雄一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN117678081A publication Critical patent/CN117678081A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

具备：半导体基板，具备主基板、位于比主基板更上方且包含掩模部以及开口部的掩模、和位于比掩模更上方的基底半导体部；和化合物半导体部，位于比半导体基板更上方，具有第1发光部，半导体基板包含：第1孔洞，在厚度方向上贯通主基板，在第1发光部的下方与第1发光部重叠。

Description

发光器件、显示器件、电子设备、和发光器件的制造方法以及 制造装置
技术领域
本公开涉及发光器件等。
背景技术
例如在专利文献1中公开了在基板上形成多个LED(发光二极管)的手法。
在先技术文献
专利文献
专利文献1：美国专利：US10，381，507B2
发明内容
本公开所涉及的发光器件具备：半导体基板，具备主基板、位于比所述主基板更上方且包含掩模部以及开口部的掩模、和位于比所述掩模更上方的基底半导体部；和化合物半导体部，位于比所述半导体基板更上方，具有第1发光部，所述半导体基板包含：第1孔洞，在厚度方向上贯通所述主基板，在所述第1发光部的下方与所述第1发光部重叠。
附图说明
图1是表示本实施方式所涉及的发光器件的结构的截面图。
图2是表示本实施方式所涉及的发光器件的制造方法的一例的流程图。
图3是表示本实施方式所涉及的发光器件的制造装置的一例的框图。
图4是表示本实施方式所涉及的显示器件的结构的截面图。
图5是实施例1所涉及的发光器件的沿着X方向的截面图。
图6是实施例1所涉及的发光器件的沿着Y方向的截面图。
图7是实施例1所涉及的发光器件的俯视图。
图8是表示实施例1所涉及的发光器件的另一结构的俯视图。
图9是表示实施例1所涉及的发光器件的另一结构的俯视图。
图10是表示实施例1所涉及的发光器件的制造方法的一例的流程图。
图11是表示实施例1所涉及的发光器件的制造方法的一例的截面图。
图12是表示实施例1所涉及的发光器件的制造方法的另一示例的流程图。
图13是表示图12的发光器件的制造方法的截面图。
图14是表示基底半导体部的横向生长的一例的截面图。
图15是表示基底半导体部以及化合物半导体部的结构的示意截面图。
图16是表示实施例1所涉及的显示器件的结构的截面图。
图17是表示实施例1所涉及的显示器件的结构的截面图。
图18是表示实施例1所涉及的显示器件的结构的框图。
图19是表示驱动基板的一例的截面图。
图20是实施例2所涉及的发光器件的沿着X方向的截面图。
图21是实施例2所涉及的发光器件的沿着Y方向的截面图。
图22是实施例2所涉及的发光器件的俯视图。
图23是表示实施例2所涉及的发光器件的另一结构的截面图。
图24是表示实施例2所涉及的发光器件的另一结构的截面图。
图25是表示实施例2所涉及的发光器件的另一结构的截面图。
图26是表示实施例2所涉及的发光器件的另一结构的截面图。
图27是表示实施例2所涉及的发光器件的另一结构的截面图。
图28是表示实施例2所涉及的发光器件的另一结构的截面图。
图29是表示实施例2所涉及的发光器件的另一结构的截面图。
图30是表示实施例2所涉及的发光器件的另一结构的截面图。
图31是实施例3所涉及的发光器件的沿着X方向的截面图。
图32是实施例3所涉及的发光器件的沿着Y方向的截面图。
图33是实施例3所涉及的发光器件的俯视图。
图34是表示实施例3所涉及的发光器件的另一结构的截面图。
图35是表示实施例3所涉及的发光器件的另一结构的截面图。
图36是表示实施例3所涉及的发光器件的另一结构的截面图。
图37是表示实施例3所涉及的发光器件的另一结构的俯视图。
图38是表示实施例4所涉及的发光器件的另一结构的截面图。
图39是表示实施例4所涉及的发光器件的另一结构的截面图。
图40是表示实施例5所涉及的发光器件的制造方法的流程图。
图41是表示实施例5所涉及的发光器件的结构的截面图。
图42是表示实施例5所涉及的发光器件的另一制造方法的流程图。
图43是表示实施例5所涉及的发光器件的另一结构的截面图。
图44是表示实施例5所涉及的发光器件的另一结构的截面图。
图45是表示实施例7的显示器件的示意俯视图。
图46是表示实施例8所涉及的电子设备的结构的示意图。
具体实施方式
〔发光器件〕
图1是表示本实施方式所涉及的发光器件的结构的截面图。如图1所示那样，本实施方式所涉及的发光器件30具备：半导体基板10，其具备主基板1、位于比主基板1更上方且包含掩模部5以及开口部K1的掩模6、和位于比掩模6更上方的基底半导体部8；和化合物半导体部9，其位于比半导体基板10更上方，具有第1发光部L1。半导体基板10包含主基板1(例如块状结晶的自支撑基板)以及半导体部(例如半导体层)即可，主基板1可以也是半导体，也可以是非半导体。在发光器件30中，将从主基板1(例如块状结晶的自支撑基板)向基底半导体部8的朝向设为上方向(因而，有时与铅垂方向朝向或附图中的朝上不同)。掩模6可以是包含掩模部5以及开口部K1的掩模图案。开口部K1是不存在掩模部5的区域，开口部K1可以不被掩模部5包围。
半导体基板10包含：第1孔洞H1，其在厚度方向上贯通主基板1，在第1发光部L1的下方与第1发光部L1重叠。换言之，第1孔洞H1在俯视观察(主基板1的法线方向的视觉识别)下与第1发光部L1重叠。所谓俯视观察下2个结构要素重叠，是指在主基板1的法线方向的视觉识别(包含透视的视觉识别)下一个结构要素的至少一部分与另一个结构要素重叠。2个结构要素可以(例如在上下方向)分离地重叠。能在化合物半导体部9的上方设置第1电极E1。第1孔洞H1在主基板1的背面1U(下表面)具有成为光的出射面的开口KR。
在发光器件30中，由于即使是主基板1以及基底半导体部8的晶格常数不同的情况，在掩模部5上也能减少基底半导体部8以及化合物半导体部9的贯穿位错(缺陷)，因此，能提高化合物半导体部9中所含的第1发光部L1的发光效率(例如光量相对于来自第1电极E1的电荷注入量之比)。贯穿位错是从基底半导体部8向化合物半导体部9延伸的位错(缺陷)，阻碍电荷移动，成为发热的原因。
发光器件30由于包含主基板1，因此，具有刚性。此外，通过在第1孔洞H1内设置第1波长变换层J1，能使比在第1发光部L1产生的光长波长(例如可见光域)的光从开口KR出射。
基底半导体部8以及化合物半导体部9例如包含氮化物半导体。氮化物半导体例如能表征为AlxGayInzN(0≤x≤1；0≤y≤1；0≤z≤1；x+y+z＝1)，作为具体例，能举出GaN系半导体、AlN(氮化铝)、InAlN(氮化铟铝)、InN(氮化铟)。所谓GaN系半导体，是包含镓原子(Ga)以及氮原子(N)的半导体，作为典型的示例，能举出GaN、AlGaN、AlGaInN、InGaN。基底半导体部8可以是掺杂型(例如包含施主的n型)，也可以是无掺杂型。
包含氮化物半导体的基底半导体部8能通过ELO(Epitaxial LateralOvergrowth，横向外延过生长)法来形成，但只要是能实现低缺陷的手法，则也可以是其他手法。在ELO法中，例如，作为主基板1而使用晶格常数与基底半导体部8不同的异种基板，衬底部4使用氮化物半导体，掩模部5使用无机化合物膜，通过使衬底部4在开口部K1露出，能在掩模部5上使基底半导体部8在横向(Y方向)上生长。
以下，有时将主基板1以及衬底部4包括在内称作衬底基板，将主基板1、衬底部4以及掩模6包括在内称作模板基板7。此外，有时将通过ELO法形成的基底半导体部称作ELO半导体层。
在使用ELO法来形成基底半导体部8的情况下，可以使用包含主基板1以及主基板1上的掩模6的模板基板7。模板基板7可以具有：与掩模部5对应的生长抑制区域(例如抑制Z方向的结晶生长的区域)；和与开口部K1对应的籽晶区域。例如，还能在主基板1上形成生长抑制区域以及籽晶区域，在生长抑制区域以及籽晶区域上使用ELO法来形成基底半导体部8。
〔发光器件的制造〕
图2是表示本实施方式所涉及的发光器件的制造方法的一例的流程图。在图2的发光器件的制造方法中，在准备模板基板(ELO生长用基板)7的工序后，进行使用ELO法来形成基底半导体部8的工序，得到半导体基板10。接着，进行形成化合物半导体部9的工序，之后，进行对主基板1从其背面1U进行蚀刻来形成第1孔洞H1的工序。
图3是表示本实施方式所涉及的发光器件的制造装置的一例的框图。图3的发光器件的制造装置70具备：在模板基板7上形成基底半导体部8以及化合物半导体部9的半导体形成部72；对主基板1从其背面1U进行蚀刻的基板加工部73；和控制半导体形成部72以及基板加工部73的控制部74。
半导体形成部72可以包含MOCVD(Metal Organic Chemical Vapor Deposition，金属有机化学气相沉积)装置，控制部74可以包含处理器以及存储器。控制部74例如可以是通过执行存放于内置存储器、能通信的通信装置或能访问的网络上的程序来控制半导体形成部72以及基板加工部73的结构。上述程序以及存放上述程序的记录介质等也含在本实施方式中。
〔显示器件〕
图4是表示本实施方式所涉及的显示器件的结构的截面图。如图4所示那样，显示器件50具备：发光器件30；和驱动基板TK，其配置于发光器件30中的主基板1的相反侧，与第1电极E1电连接。通过驱动基板TK中所含的像素电路来控制第1发光部L1的发光强度(后述)。驱动基板TK可以是在玻璃基板上或树脂基板上形成包含多个晶体管的像素电路的结构，也可以是在硅基板上形成包含多个晶体管的像素电路的结构。此外，像素电路可以包含CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)电路。
〔实施例1〕
(整体结构)
图5是实施例1所涉及的发光器件的沿着X方向的截面图。图6是实施例1所涉及的发光器件的沿着Y方向的截面图。图7是实施例1所涉及的发光器件的俯视图。如图5、图6以及图7所示那样，实施例1所涉及的发光器件30具备：半导体基板10；位于半导体基板10上的化合物半导体部9；和第1以及第2电极E1、E2。半导体基板10具有：主基板1；位于主基板1上的衬底部4；位于衬底部4上且包含掩模部5以及开口部K1、K2的掩模6；和位于掩模6上的基底半导体部8。化合物半导体部9具有第1发光部L1。第1电极E1位于化合物半导体部9的上方，第2电极E2位于基底半导体部8的上方。基底半导体部8以及化合物半导体部9包含氮化物半导体(例如GaN系半导体)。X方向是基底半导体部8的<11-20>方向(a轴方向)，Y方向是基底半导体部8的<1-100>方向(m轴方向)，Z方向是基底半导体部8的<0001>方向(c轴方向)。换言之，X方向是氮化物半导体(例如GaN系半导体)的结晶构造中的<11-20>方向，Y方向是氮化物半导体(例如GaN系半导体)的结晶构造中的<1-100>方向，Z方向是氮化物半导体(例如GaN系半导体)的结晶构造中的<0001>方向。有时将比掩模6更下方的结构(例如主基板1以及衬底部4)称作衬底基板UK。此外，也有时将衬底基板以及掩模6汇总称作模板基板7。衬底部4也可以是衬底层。掩模6也可以是掩模层。基底半导体部8也可以是基底半导体层。化合物半导体部9也可以是化合物半导体层或器件层。
主基板1是晶格常数与基底半导体部8不同的异种基板。主基板1可以是遮光基板，例如可以是硅基板。主基板1包含：第1孔洞H1，其将下表面以及上表面间贯通，在俯视观察下与第1发光部L1重叠。第1孔洞H1可以是向基底半导体部8侧而成为前端细的梯形形状。
在第1孔洞H1内设有发出比受光波长长波长的光的第1波长变换层J1。第1波长变换层J1例如通过光致发光作用来将从第1发光部L1接受到的光(例如紫外光)变换成可见光。被变换的可见光经过第1孔洞H1而出射到外部。第1波长变换层J1可以包含荧光体以及磷光体的至少一者。第1孔洞H1在主基板1的背面(下表面)1U具有成为可见光的发光面的开口KR。开口KR的形状可以是矩形(参考图7)、菱形、圆形、椭圆形等，但并不限定于此。在实施例1中，第1孔洞H1的底部的至少一部分含在衬底部4中。如图5所示那样，可以第1孔洞H1的底部整体位于衬底部4内。
基底半导体部8包含：位于开口部K1上的第1部分HD；和位于掩模部5上且贯穿位错密度比第1部分HD小的第2部分SD(低缺陷部)，第2部分SD在俯视观察下与第1发光部L1重叠。第2部分SD的贯穿位错密度例如为5×106/cm2以下。由此，能提高第1发光部L1的发光效率。所谓贯穿位错，是在基底半导体部8的厚度方向上延伸并到达表层的位错。
在实施例1中，第1以及第2电极E1、E2在Y方向上并排。第1电极E1例如是阳极(p电极)，第2电极E2例如是阴极(n电极)。第1电极E1在俯视观察下与第1发光部L1重叠。由此，第1电极E1以及第1发光部L1间的电流路径被缩短化。第1以及第2电极E1、E2具有光反射性。由此，由于从第1发光部L1去往第1电极E1的光在主基板1侧反射，因此，能提高光的利用效率。
发光器件30包含：与第1电极E1连接的第1焊盘P1；和与第2电极E2连接的第2焊盘P2。在俯视观察下，第2焊盘P2的至少一部分不与第1孔洞H1重叠。因此，在将驱动基板TK和发光器件30接合时，向第2焊盘P2的按压对化合物半导体部9以及基底半导体部8的影响(例如基底半导体部8内部中的裂纹等缺陷的产生)减少。此外，由于第1以及第2焊盘P1、P2的上表面的位置一致，因此，向驱动基板TK(参考图4)的安装变得容易。第1以及第2电极E1、E2能设为不与基底半导体部8接触、在第1以及第2电极E1、E2与基底半导体部8之间设置绝缘膜DF的结构。绝缘膜DF可以透明。
在图6中，第2电极E2与基底半导体部8相接。若第2电极E2是阴极，则能由n型的半导体构成基底半导体部8。也可以第2电极E2具有凹部EH，在凹部EH设置绝缘层DL。通过在凹部EH设置绝缘层DL，能将第2焊盘P2的上表面平坦化。也可以将第1电极E1以及第2电极E2作为组，在Y方向上相邻的2个组的间隙设置遮光层QY。可以遮光层QY的一部分位于基底半导体部8内。遮光层QY可以是光吸收性，可以比基底半导体部8低折射率。
化合物半导体部9具有第2发光部L2以及第3发光部L3，主基板1包含：第2孔洞H2，其是厚度方向(Z方向)的贯通孔，俯视观察下与第2发光部L2重叠；和第3孔洞H3，其是厚度方向的贯通孔，俯视观察下与第3发光部L3重叠。
第1～第3发光部L1～L3在X方向上并排，第1～第3孔洞H1～H3也在X方向上并排。第1～第3发光部L1～L3各自的发光峰值波长可以位于430～640〔nm〕的波段(可见光域)。发光器件30具备第3电极E3以及第4电极E4，在俯视观察下，第3电极E3与第2发光部L2重叠，第1以及第3电极E1、E3在X方向上并排。第3以及第4电极E3、E4在Y方向上并排，第2以及第4电极E2、E4在X方向上并排。
发光器件30包含俯视观察下位于第1以及第2发光部L1、L2的间隙的第1隔壁部QF。第1隔壁部QF具有遮光性(例如吸收第1以及第2发光部L1、L2的发光波长的光的特性)，俯视观察下与掩模6的开口部K1重叠。第1隔壁部(遮光层)QF可以是比基底半导体部8低折射率。
发光器件30包含俯视观察下位于第2以及第3发光部L2、L3的间隙的第2隔壁部QS。第2隔壁部QS具有遮光性(例如吸收第2以及第3发光部L2、L3的发光波长的光的特性)，俯视观察下与掩模部5的中央重叠。第1以及第2隔壁部QF、QS是将Y方向作为长边方向的形状。第2隔壁部(遮光层)QS可以是比基底半导体部8低折射率。
基底半导体部8包含相互分离的第1区域8F以及第2区域8S。第1区域8F在俯视观察下与开口部K1重叠，第2区域8S在俯视观察下与开口部K2重叠。第1以及第2区域8F、8S分别是长形形状，在第1以及第2区域8F、8S间配置第2隔壁部QS。
第1以及第2隔壁部QF、QS例如具有减少发光部L1中产生的光入射到孔洞H1以外的孔洞(例如孔洞H2)、或入射到其他发光部(例如发光部L2)的活性层的串扰现象的功能。根据这点，第1以及第2隔壁部QF、QS只要是透光性低的膜即可(不仅可以是具有吸光性的膜，还可以是具有光反射性的膜)，具体地，可以是Al、Ag、Cu、Cr、Au等金属膜，也可以是半导体膜、电介质膜、树脂膜(例如吸光性的黑色光刻胶)等。
图8是表示实施例1所涉及的发光器件的另一结构的俯视图。在图7中，关于Y方向，多个第1发光部L1直线状并排，但并不限定于此。如图8所示那样，也可以是关于Y方向而多个第1发光部L1交错状配置的结构。可以多个第1发光部L1同色发光。在图8中，关于Y方向而开口部K1、K3交错状配置。图9是表示实施例1所涉及的发光器件的另一结构的俯视图。在图7中，第1～第3发光部L1～L3在X方向(基底半导体部8的<11-20>方向)上并排，但并不限定于此。如图9所示那样，也可以是第1～第3发光部L1～L3在Y方向(基底半导体部8的<1-100>方向)上并排的结构。可以在Y方向上并排的第1发光部L1以及第2发光部L2的间隙、和第2发光部L2以及第3发光部L3的间隙设置第3隔壁部(遮光层)QT。第3隔壁部QT可以是光吸收性，也可以是比基底半导体部8低折射率。
(制造方法)
图10是表示实施例1所涉及的发光器件的制造方法的一例的流程图。图11是表示实施例1所涉及的发光器件的制造方法的一例的截面图。在图10以及图11所示的发光器件的制造方法中，在准备模板基板7的工序之后，进行使用ELO法来形成基底半导体部8的工序，得到半导体基板10。接着，进行形成化合物半导体部9的工序，之后，进行形成第1以及第2电极E1、E2的工序，之后，进行形成第1以及第2焊盘P1、P2的工序。之后，进行如下工序：对半导体基板10从主基板1的背面1U进行蚀刻，在半导体基板10形成贯通主基板1的第1孔洞H1。之后，进行在第1孔洞H1形成第1波长变换层J1的工序。另外，在主基板1形成第1孔洞H1等贯通孔的情况下，例如能通过湿式蚀刻或干式蚀刻等手法来形成。更具体地，例如可以通过Bosch法来形成贯通孔。此外，第2孔洞H2以及第3孔洞H3等贯通孔也能用上述的手法来形成。
图12是表示实施例1所涉及的发光器件的制造方法的另一示例流程图。图13是表示图12的发光器件的制造方法的截面图。如图12以及图13所示那样，可以在形成第1以及第2焊盘P1、P2的工序之后，在进行将驱动基板TK接合的工序后进行主基板1的蚀刻。例如在主基板1使用硅基板(一般的厚度为300μm～2.0mm左右)的情况下，由于在较厚的硅基板形成贯通孔并不容易，因此，可以在硅基板的相反侧接合驱动基板TK后，将硅基板(主基板1)利用湿式蚀刻、干式蚀刻、研磨、CMP(Chemical Mechanical Polishing，化学机械抛光)等方法薄板化(例如厚度300μm以下)，之后形成具有开口KR的贯通孔。
(主基板)
主基板1能使用具有与GaN系半导体不同的晶格常数的异种基板。作为异种基板，能举出单晶的硅(Si)基板、蓝宝石(Al2O3)基板、碳化硅(SiC)基板等。主基板1的面方位例如是硅基板的(111)面、蓝宝石基板的(0001)面、SiC基板的6H-SiC(0001)面。这些是例示，是能利用ELO法来使ELO基底半导体部8生长的主基板以及面方位即可。
(衬底部)
作为衬底部4，能从主基板1侧起依次设置缓冲部2以及籽晶部3。缓冲部2可以是缓冲层。籽晶部3可以是籽晶层。缓冲部2例如具有减少主基板1和籽晶部3直接接触而相互熔融的情况的功能。例如，在主基板1使用硅基板、籽晶部3使用GaN系半导体的情况下，由于两者(主基板和籽晶部)相互熔融，因此，例如通过设置包含AlN层以及SiC(碳化硅)层的至少一者的缓冲部2，来减少熔融。作为缓冲部2的一例的AlN层例如能使用MOCVD装置来形成为厚度10nm左右～5μm左右。缓冲部2可以具有提高籽晶部3的结晶性的效果、缓和基底半导体部8的内部应力的(缓和发光器件30的翘曲)效果的至少一者。在使用不与籽晶部3相互熔融的主基板1的情况下，也能是不设缓冲部2的结构(即，由籽晶部构成衬底部4)。此外，并不限定于图5那样衬底部4在俯视观察下与掩模部5的整体重叠的结构。由于衬底部4从掩模6的开口部K1、K2露出即可，因此，也可以将衬底部4局部(例如Y方向上延伸的狭缝状)形成为在俯视观察下与开口部K1、K2重叠(后述)。
还能使用溅射装置(PSD：脉冲溅射沉积(pulse sputter deposition)、PLD：脉冲激光沉积(pulase laser depodition)等)来成膜缓冲部2(例如氮化铝、碳化硅)以及籽晶部3(例如GaN系半导体)的至少一者。若使用溅射装置，则具有能低温成膜以及大面积成膜、成本降低等优点。
(掩模)
掩模6的开口部K1、K2具有使籽晶部3露出、使基底半导体部8的生长开始的生长开始用孔洞的功能，掩模6的掩模部5具有使基底半导体部8横向生长的选择生长用掩模的功能。开口部K1、K2是没有掩模部5的部分，开口部K1、K2也可以不被掩模部5包围。
作为掩模6，例如能使用包含硅氧化膜(SiOx)、氮化钛膜(TiN等)、硅氮化膜(SiNx)、硅氮氧化膜(SiON)以及具有高熔点(例如1000℃以上)的金属膜的任1者的单层膜、或包含这些的至少2者的层叠膜。
例如，在衬底部4上使用溅射法来整面形成厚度100nm左右～4μm左右(优选150nm左右～2μm左右)的硅氧化膜，在硅氧化膜的整面涂布抗蚀剂。之后，使用光刻法将抗蚀剂图案形成，形成具有条带状的多个开口部的抗蚀剂。之后，通过氢氟酸(HF)、缓冲氢氟酸(BHF)等湿式蚀刻剂将硅氧化膜的一部分除去，来做出多个开口部(包含K1、K2)，将抗蚀剂通过有机清洗除去，由此形成掩模6。作为另一示例，也可以使用溅射装置或PECVD(PlasmaEnhanced Chemical Vapor Deposition，等离子增强化学气相沉积)装置来成膜硅氮化膜。硅氮化膜即使比硅氧化膜薄，也能耐受基底半导体部8的1000℃左右的成膜温度。硅氮化膜的膜厚能设为20nm～4μm左右。
开口部K1、K2是长形形状(狭缝状)，在ELO基底半导体部8的a轴方向(X方向)上周期性排列。开口部K1、K2的宽度设为0.1μm～20μm左右。各开口部的宽度越小，从各开口部传播到ELO基底半导体部8的贯穿位错的数量越减少。此外，能增大第2部分LD。
硅氧化膜虽然会在ELO基底半导体部8的成膜中微量地分解、蒸发，被ELO基底半导体部8取入，但硅氮化膜、硅氮氧化膜有高温下难以分解、蒸发这样的优点。
因此，可以将掩模6设为硅氮化膜或硅氮氧化膜的单层膜，也可以设为在衬底部4上将硅氧化膜以及硅氮化膜按该顺序形成的层叠膜，也可以设为在衬底部4上将硅氮化膜以及硅氧化膜按该顺序形成的层叠体膜，还可以设为在衬底部上将硅氮化膜、硅氧化膜以及硅氮化膜按该顺序形成的层叠膜。
关于掩模部5的针孔孔洞等异常部位，通过在成膜后进行有机清洗等，再度导入成膜装置来形成同种膜，能使异常部位消灭。还能使用一般的硅氧化膜(单层)，使用这样的再成膜方法来形成优质的掩模6。
(模板基板的具体例)
主基板1使用具有(111)面的硅基板，衬底部4的缓冲部2设为AlN层(30nm～300nm左右、例如150nm)。衬底部4的籽晶部3设为将作为第1层的Al0.6Ga0.4N层(例如300nm)和作为第2层的GaN层(例如1～2μm)按该顺序形成的渐变层。
掩模6使用将氧化硅膜(SiO2)和氮化硅膜(SiN)按该顺序形成的层叠体。氧化硅膜的厚度例如是0.3μm，氮化硅膜的厚度例如是70nm。在氧化硅膜以及氮化硅膜各自的成膜中使用等离子化学气相生长(CVD)法。
(基底半导体部)
在实施例1中，将基底半导体部8设为GaN层，使用MOCVD装置来在前述的模板基板7上进行氮化镓(GaN)的ELO成膜。作为ELO成膜条件的一例，能采用基板温度：1120℃、生长压力：50kPa、TMG(三甲基镓)：22sccm、NH3：15slm、V/III＝6000(V族原料的供给量相对于III族原料的供给量之比)。
在该情况下，第1以及第2区域8F、8S(基底半导体部8)在露出于开口部K1、K2籽晶部3(作为第2层的GaN层)上选择生长(纵方向生长)，接着在掩模部5上横向生长。然后，在掩模部5上，在从其两侧进行横向生长的第1以及第2区域8F、8S(基底半导体部8)会合前，使它们的横生长停止。
掩模部5的宽度(X方向的尺寸)为50μm，开口部K1、K2的宽度(X方向的尺寸)为5μm，ELO基底半导体部8的横宽(X方向的尺寸)为53μm，第2部分LD的宽度(X方向的尺寸)为24μm，ELO基底半导体部8的层厚为5μm。ELO基底半导体部8的纵横比成为53μm/5μm＝10.6，实现了非常高的纵横比。掩模部5的宽度能根据化合物半导体部9等的规格设定(例如10μm～200μm左右)。
在实施例1中的ELO基底半导体部8的形成中，提高了横向成膜速率。提高横向成膜速率的手法如以下那样。首先，在从开口部K1、K2露出的籽晶部3上形成在Z方向(c轴方向)上生长的纵生长层，之后，形成在X方向(a轴方向)上生长的横生长层。这时，通过将纵生长层的厚度设为10μm以下，优选设为5μm以下，进一步优选设为3μm以下，能将横生长层的厚度抑制得低，能提高横向成膜速率。
图14是表示基底半导体部(ELO半导体层)的横向生长的一例的截面图。如图14所示那样，期望在籽晶部3上形成初始生长层SL，之后，从初始生长层SL使基底半导体部8A、8B横向生长。初始生长层SL成为基底半导体部8A、8B的横向生长的起点。通过适宜控制ELO成膜条件，能进行使基底半导体部8A、8B在Z方向(c轴方向)上生长、或在X方向(a轴方向)上生长的控制。
在此，优选在初始生长层SL的边缘即将骑上掩模部5的上表面前(与掩模部5的侧面上端相接的阶段)、或刚骑上掩模部5的上表面后的定时，将初始生长层SL的成膜停止(即，在该定时，将ELO成膜条件从c轴方向成膜条件切换成a轴方向成膜条件)。这样一来，由于从初始生长层SL从掩模部5稍微突出的状态起进行横向成膜，因此，减少了在向基底半导体部8的厚度方向的生长中消耗材料的情况，能使基底半导体部8A、8B高速横向生长。初始生长层SL例如能形成为0.1μm以上且4.0μm以下的厚度。
(化合物半导体部以及电极)
图15是表示基底半导体部以及化合物半导体部的结构的示意截面图。在实施例1中，在基底半导体部8上成膜构成LED(发光二极管)的化合物半导体部9。基底半导体部8例如是掺杂了硅等的n型。化合物半导体部9从下层侧起依次包含活性层34、电子阻挡层35以及p型半导体层36。活性层34是MQW(Multi-Quantum Well，多量子阱)，包含InGaN层以及GaN层。第1发光部L1含在活性层34中。电子阻挡层35例如是AlGaN层。p型半导体层36例如是p型的GaN层。阳极即第1电极E1配置成与p型半导体层36接触，阴极即第2电极E2配置成与基底半导体部8接触。由第1电极E1、基底半导体部8、活性层34、电子阻挡层35、p型半导体层36以及第2电极E2来构成发光元件ED(所谓的微型LED)。可以在基底半导体部8与活性层34之间设置n型半导体层。
关于第1电极E1以及第2电极E2，可以是包含Al、Ag、Cr、Pd、Pt、Au、Ni、Ti、V、W、Cu、Zn、Sn以及In的至少1者的单层构造或多层构造，也可以包含合金层。在化合物半导体部9的发光波长比420nm短的情况下(发光谱中包含比420nm短波长的发光的情况下)，能通过使第1以及第2电极E1、E2的至少一者中含Ag，来提升光反射率。还能将第1以及第2电极E1、E2的至少一者设为化合物半导体部9上的透光性导电膜(ITO(Indium Tin Oxide，氧化铟锡)等)与光反射性金属膜(Ag、Al、Ti等)的层叠构造。
保护层DF具有将第1以及第2电极E1、E2电分离的功能。保护层DF可以具有对通过利用蚀刻等除去化合物半导体部9的一部分而产生的侧面、或形成于侧面的损伤层进行治疗的效果。
另外，既能将基底半导体部8(ELO半导体层)以及化合物半导体部9在相同的成膜装置(例如MOCVD装置)中连续成膜，还能将成膜了基底半导体部8的状态的基板一度从成膜装置去除，在其他装置中成膜化合物半导体部9。在该情况下，可以在基底半导体部8上形成成为再生长时的缓冲的n型的GaN层(例如厚度0.1μm左右～3μm左右)后，形成化合物半导体部9。
(波长变换层)
在第1～第3波长变换层J1～J3中使用包含荧光体以及磷光体的至少一者的材料。例如，作为第1波长变换层J1，使用将紫外光变换成蓝色光的材料，作为第2波长变换层J2，使用将紫外光变换成绿色光的材料，作为第3波长变换层J3，使用将紫外光变换成红色光的材料，由此，从第1孔洞H1的开口(发光面)KR出射红色光，从第2孔洞H2的开口(发光面)KG出射绿色光，从第3孔洞H3的开口(发光面)KB出射蓝色光。第1～第3波长变换层J1～J3能使用光刻法、喷墨法等来形成。
形成于半导体基板10的例如第1孔洞H1具有作为将第1波长变换层J1(包含荧光体以及磷光体的至少一者)保持于第1孔洞H1内的容器的功能。来自活性层34的光通过第1孔洞H1内的第1波长变换层J1而被变换成所期望的波长。根据第1波长变换层J1中所用的荧光体、磷光体的特性(例如粒形、尺寸、变换效率)来决定第1波长变换层J1的最低膜厚。主基板1虽然能在基底半导体部8以及化合物半导体部9的成膜后进行研磨来变薄，但最终的主基板1的厚度比第1波长变换层J1的最低膜厚厚为好。关于第2以及第3孔洞H2、H3和第2以及第3波长变换层J2、J3也同样。
(显示器件)
图16以及图17是表示实施例1所涉及的显示器件的结构的截面图。图18是表示实施例1所涉及的显示器件的结构的框图。如图16～图18所示那样，显示器件50具备：发光器件30；和驱动基板TK，其配置于发光器件30中的主基板1的相反侧，与第1以及第2焊盘P1、P2电连接。驱动基板TK具备高电位侧电源PH、低电位侧电源PL、多个像素电路XC、第1以及第2驱动电路D1、D2和控制电路DC。像素电路XC例如包含导电焊盘PK、写入晶体管WT、驱动晶体管DT以及电容(电容器)CP，通过驱动晶体管DT来控制第1发光部L1的发光强度(发光元件ED的电流值)。
在将发光器件30安装于驱动基板TK的状态下，驱动基板TK的高电位侧电源PH经由驱动晶体管DT的沟道而与导电焊盘PK连接，导电焊盘PK经由第1焊盘P1而与第1电极E1(阳极)连接，驱动基板TK的低电位侧电源PL经由第2焊盘P2而与第2电极E2(阴极)连接。
在像素电路XC中，在通过第1驱动器D1(扫描驱动器)选择扫描线GL的期间，来自与第2驱动器D2(数据驱动器)连接的数据线YL的显示电压(与灰度数据DT对应的电压)经由写入晶体管WT而写入电容CP，与该显示电压相应的电流经过驱动晶体管DT的沟道、导电焊盘PK、第1焊盘P1、第1电极E1以及活性层34而流到第2电极E2，由此，活性层34的第1发光部L1以与灰度数据DT(输入到控制电路DC影像数据)相应的强度进行发光。来自第1发光部L1的光(例如紫外光)由于通过第1波长变换层J1而被变换成可见光，因此，作为结果，能得到与灰度数据DT相应的强度的可见光(例如红色光)。关于第2以及第3发光部L2、L3也同样。
也可以驱动基板TK包含硅基板，像素电路XC形成于硅基板上。在该情况下，各晶体管(DT、WT等)的沟道可以包含硅(例如非晶硅、多晶硅)。
图19是表示驱动基板的一例的截面图。如图19所示那样，驱动基板TK的像素电路XC可以具备形成于基板24上的、包含n沟道MOS晶体管25以及p沟道MOS晶体管26的CMOS电路27。
发光器件30的主基板1和驱动基板TK的基板24的材料可以相同。例如，在发光器件30以及驱动基板TK分别使用硅基板(即，主基板1和驱动基板TK的基板24的热膨胀系数相同)的情况下，发光器件30向驱动基板TK的接合精度(键合精度)提高，成品率提升。此外，还能进行发光面(显示面)大的发光器件30与驱动基板TK的接合。
在实施例1的显示器件50中，能将第1孔洞H1的开口KR设为红色子像素的发光面，将第2孔洞H2的开口KG设为绿色子像素的发光面，将第3孔洞H3的开口KB设为蓝色子像素的发光面，由这3个子像素构成1个像素。作为一例，若将第1区域8F(基底半导体部8)的横宽设为53μm左右，将X方向的子像素间距设为28μm左右，将Y方向的子像素间距设为84μm左右，则能形成每1英寸的像素数(PPI)为900左右的显示器件(微型LED显示器)。
根据实施例1，即使主基板1使用异种基板，也能提升位于例如第1孔洞H1形成区域的上方的第1发光部L1的结晶性，能提高第1发光部L1的发光效率。进而，通过在生长用基板即主基板1形成例如第1孔洞H1的一部分，能使第1孔洞H1作为用于保持第1波长变换层J1的容器发挥功能，并且，能使透光性低的主基板1(例如硅基板)作为用于缓和串扰现象(相邻发光部间的光干涉)的光遮蔽构造发挥功能。由此，第1发光部L1中产生的光的取出构造变得简易，还能提高取出效率。
〔实施例2〕
图20是实施例2所涉及的发光器件的沿着X方向的截面图。图21是实施例2所涉及的发光器件的沿着Y方向的截面图。图22是实施例2所涉及的发光器件的俯视图。在实施例2的发光器件30中，第1孔洞H1的底部的至少一部分含在衬底部4中，在第1孔洞H1内设有与第1孔洞H1的底部相接的透明树脂层TL和第1波长变换层J1。透明树脂层TL以及第1波长变换层J1接触，透明树脂层TL以及第1波长变换层J1的接触面位于主基板1内。在透明树脂层TL中能使用折射率比衬底部4小的材料。关于第2以及第3孔洞H2、H3也同样。这样一来，能抑制传播到衬底部4内的光(杂散光)向第1～第3波长变换层J1～J3的入射。
在实施例2中，如图21以及图22所示那样，在俯视观察下，第1焊盘P1的至少一部分不与第1孔洞H1重叠。这样一来，能减少对第1焊盘P1的按压带给化合物半导体部9以及基底半导体部8的影响。此外，第1焊盘P1的至少一部分不与第1发光部L1重叠。这样一来，能减少对第1焊盘P1的按压带给化合物半导体部9的第1发光部L1的影响。第1焊盘P1能设为不与基底半导体部8接触、在第1焊盘P1与基底半导体部8之间设置绝缘膜DF的结构。这样一来，能防止短路路径的形成。绝缘膜DF可以透明。
图23以及图24是表示实施例2所涉及的发光器件的另一结构的截面图。在图23的发光器件30中，第1孔洞H1的底部的至少一部分含在掩模6中。这样一来，能抑制传播到衬底部4内的光(杂散光)向第1～第3波长变换层J1～J3的入射。
在图24的发光器件30中，第1孔洞H1贯通掩模6，第1孔洞H1的底部的至少一部分含在基底半导体部8中。另外，可以第1孔洞H1的底部是基底半导体部8的下表面。在透明树脂层TL中能使用折射率比掩模6小的材料。这样一来，能抑制传播到掩模6内的光(杂散光)向第1～第3波长变换层J1～J3的入射。此外，例如，在从第1发光部L1到孔洞H1的底部的光路中没有折射率的变动。因而，来自第1发光部L1的出射光难以在该光路中反射或散射，有效率地到达孔洞H1，因此，能提高光的取出效率。
图25是表示实施例2所涉及的发光器件的另一结构的截面图。在图20等中，第1隔壁部QF的底面位于基底半导体部8，第2隔壁部QS的底面位于掩模部5的上表面，但并不限定于此。如图25所示那样，还能设为遮光性的第1以及第2隔壁部QF、QS贯通掩模6以及衬底部4而到达主基板1的上表面的结构。
图26是表示实施例2所涉及的发光器件的另一结构的截面图。在图20等中，第1以及第2隔壁部QF、QS为遮光性，但并不限定于此。如图26所示那样，第1以及第2隔壁部QF、QS可以由关于各发光部的发光波长的折射率比基底半导体部8小的透光性材料构成。这样一来，由于以超过邻接角的角度入射到第1以及第2隔壁部QF、QS的光被全反射，因此，能抑制基底半导体部8内的光的传播(杂散光)。
图27是表示实施例2所涉及的发光器件的另一结构的截面图。在图20等中，设置第1～第3波长变换层J1～J3，但并不限定于此。例如，如图27所示那样，还能设为如下结构：将第1～第3发光部L1～L3中的发光波长设为蓝色域，在第3孔洞H3不设波长变换层，使来自第3发光部L3的蓝色光从第3孔洞H3出射。另外，可以在第3孔洞H3设置透明树脂层TL。
图28是表示实施例2所涉及的发光器件的另一结构的截面图。如图28所示那样，设置俯视观察下与第2发光部L2重叠的第3电极E3(光反射电极)，能使与第1电极E1(光反射电极)以及第1波长变换层J1的距离大于与第3电极E3以及第2波长变换层J2的距离。在该情况下，可以使第1孔洞H1的透明树脂层TL比第2孔洞H2的透明树脂层TL厚，可以第1孔洞H1的深度<第2孔洞H2的深度。
此外，设置俯视观察下与第3发光部L3重叠的第5电极E5(光反射电极)，能使与第3电极E3以及第2波长变换层J2的距离大于与第5电极E5以及第3波长变换层J3的距离。这样一来，在第1波长变换层J1的发光波长>第2波长变换层J2的发光波长>第3波长变换层J3的发光波长的情况下，能得到光谐振效应。
图29是表示实施例2所涉及的发光器件的另一结构的截面图。如图29所示那样，可以在第1孔洞H1内设置位于比第1波长变换J1更靠光出射面侧的光学层CL。光学层CL可以具有光扩散功能以及偏振功能的至少一者。例如，通过光学层CL具有光扩散功能，视野角特性提升(视角所引起的亮度变化变小)。此外，通过光学层CL具有偏振功能(例如圆偏振功能)，能减少外光的影响。
图30是表示实施例2所涉及的发光器件的另一结构的截面图。如图30所示那样，在第1孔洞H1中，可以在位于比第1波长变换J1更靠光出射面侧的孔壁设置例如光反射膜LF(例如金属膜)。这样一来，能提高光的利用效率。
〔实施例3〕
图31是实施例3所涉及的发光器件的沿着X方向的截面图。图32是实施例3所涉及的发光器件的沿着Y方向的截面图。图33是实施例3所涉及的发光器件的俯视图。如图31～图33所示那样，第1以及第2发光部L1、L2在X方向上相邻，第1电极E1是俯视观察下与第1发光部L1重叠的阳极(p电极)，第2电极E2是与第1电极E1在X方向上相邻的阴极(n电极)，第3电极E3是俯视观察下与第2发光部L2重叠的阳极，第4电极E4是与第3电极E3在X方向上相邻的阴极。在实施例3中，第1电极E1、第2电极E2、第3电极E3以及第4电极E4在X方向、即包含GaN系半导体的基底半导体部8的<11-20>方向上按该顺序并排，关于X方向，阳极彼此不相邻。
在俯视观察下，第1电极E1与基底半导体部8的第2部分SD(位于掩模部5上的部分)重叠，与第1电极E1连接的第1焊盘P1的至少一部分不与第1孔洞H1重叠。
在俯视观察下，在第1以及第2发光部L1、L2间设置掩模6的开口部K1，与开口部K1重叠地设置第1隔壁部QF，在Y方向上相邻的第1发光部L1之间设置在x方向上延伸的第3隔壁部QT。第3隔壁部QT可以具有遮光性，也可以是比基底半导体部8低折射率。
图34以及图35是表示实施例3所涉及的发光器件的另一结构的截面图。在图34中，第1电极E1、第2电极E2、第4电极E4以及第3电极E3在X方向上按该顺序并排，阴极彼此在X方向上相邻。在图35中，第2电极E2、第1电极E1、第3电极E3以及第4电极E4在X方向上按该顺序并排，阳极彼此在X方向上相邻。
图36是表示实施例3所涉及的发光器件的另一结构的截面图。图37是表示实施例3所涉及的发光器件的另一结构的俯视图。如图36以及图37所示那样，可以将阴极即第2电极E2设置成在俯视观察下与掩模6的开口部K1重叠。第1发光部L1在俯视观察下与第2部分LD重叠，第1电极E1在俯视观察下与第1发光部L1重叠。
在图36以及图37中，第1以及第2电极E1、E2在X方向上并排。第1以及第2电极E1、E2具有光反射性。此外，在俯视观察下，第1焊盘P1的至少一部分不与第1孔洞H1重叠，第2焊盘P2的至少一部分不与第1孔洞H1重叠。
〔实施例4〕
图38以及图39是表示实施例4所涉及的发光器件的另一结构的截面图。在图38中，局部设置衬底部4，以使其俯视观察下与掩模6的开口部K1重叠。例如设为Y方向上延伸的狭缝状那样的与开口部K1重叠的图案形成形状。第1孔洞H1的底部含在基底半导体部8中。通过局部地设置衬底部4，能减少发光器件30的翘曲，能提高对驱动基板TK的接合精度。主基板1是硅基板，局部的衬底部4可以包含缓冲部(例如包含AlN以及SiC的至少一者)和籽晶部(GaN系半导体)，主基板1是硅基板，局部的衬底部4可以包含籽晶部(例如AlN、6H-SiC)。另外，如图39那样，可以是基底半导体部8的下表面成为第1孔洞H1的底部的结构。
〔实施例5〕
图40是表示实施例5所涉及的发光器件的制造方法的流程图。图41是表示实施例5所涉及的发光器件的结构的截面图。在实施例1～4中，发光器件30包含掩模6，但并不限定于此。如图40所示那样，还能在包含掩模的半导体基板10上形成化合物半导体部9后将掩模除去。掩模的除去例如能通过使用氢氟酸、缓冲氢氟酸等蚀刻剂，使用湿式蚀刻法等，来除去。图41的发光器件30具备：半导体基板10，其包含主基板1的衬底基板UK、以及位于比衬底基板UK更上方的基底半导体部8；和化合物半导体部9，其位于比半导体基板10更上方，具有第1发光部L1。半导体基板10不含掩模。另外，在本实施方式中，在电极的形成前进行掩模的除去，但也可以在形成电极后通过抗蚀剂等保护电极，通过湿式蚀刻法等方法将掩模除去。
基底半导体部8包含：与衬底基板UK相接的连接区域8C；和从衬底基板UK离开的非连接区域(非接触区域)8D。半导体基板10包含第1孔洞H1，其在厚度方向(Z方向)上贯通主基板1，在第1发光部L1的下方在俯视观察下与第1发光部L1重叠。第1发光部L1在非连接区域8D的上方在俯视观察下与非连接区域8D重叠。
基底半导体部8包含：第1部分HD；和在厚度方向(Z方向)延伸的位错的密度比第1部分HD小的第2部分SD。第1发光部L1在第2部分SD的上方在俯视观察下与第2部分SD重叠。
图42是表示实施例5所涉及的发光器件的其他制造方法的流程图。图43是表示实施例5所涉及的发光器件的另一结构的截面图。在图42中，在包含掩模的半导体基板10上形成化合物半导体部9，形成第1电极E1以及第1焊盘P1，形成贯通主基板1的第1孔洞H1，之后将半导体基板10的掩模利用蚀刻等来除去。之后，在第1孔洞H1形成第1波长变换层J1。在图43的发光器件30中，在通过掩模的除去而产生的中空部TS配置透明树脂层TL的一部分，基底半导体部8的下表面与透明树脂层TL和中空部TS相接，衬底基板UK的衬底部4与中空部TS相接。在第1孔洞H1内设置透明树脂层TL的剩余部分和第1波长变换层J1。第1发光部L1在非连接区域8D的上方在俯视观察下与非连接区域8D重叠，第1发光部L1在第2部分SD的上方在俯视观察下与第2部分SD重叠。
图44是表示实施例5所涉及的发光器件的另一结构的截面图。在图44的发光器件30中，衬底部4狭缝状地局部配置，例如第1孔洞H1的底部位于基底半导体部8的下表面。在该情况下，在半导体基板10形成来到基底半导体部8的下表面的第1孔洞H1后，将掩模6利用蚀刻等除去，由此基底半导体部8的底部露出。第1发光部L1在非连接区域8D的上方在俯视观察下与非连接区域8D重叠，第1发光部L1在第2部分SD的上方在俯视观察下与第2部分SD重叠。在该情况下，由于不需要衬底部4的除去工序，因此，工艺缩短化。此外，由于从第1发光部L1到第1孔洞H1的底部的(Z方向的)距离变短，因此，从第1孔洞H1的光取出效率提升。
〔实施例6〕
在实施例1～5中，能将基底半导体部8设为GaN层，但并不限定于此。还能将实施例1～5的基底半导体部8设为GaN系半导体层的InGaN层。InGaN层的横向成膜例如在低于1000℃这样的低温下进行。这是因为，在高温下，铟的蒸汽压力变高，无法有效地取入到膜中。通过成膜温度成为低温，有减少掩模部5与InGaN层的相互反应的效果。此外，InGaN层还有与GaN层相比而与掩模部5的反应性更低这样的效果。若在InGaN层以In组成水平1％以上取入铟，则与掩模部5的反应性进一步降低，因此期望。作为镓原料气体，优选使用三乙基镓(TEG)。
〔实施例7〕
图45是表示实施例7的显示器件的示意俯视图。如图45所示那样，还能在驱动基板TK并排安装多个实施例1～6的发光器件30，做出显示器件50。也可以将多个发光器件30阵列状并排。在驱动基板TK中可以包含第1以及第2驱动器电路D1、D2以及控制它们的控制电路DC(参考图18)。这样一来，能成品率良好地制造大型的显示器件。
〔实施例8〕
图46是表示实施例8所涉及的电子设备的结构的示意图。图46的电子设备90包含：包含实施例1～6的发光器件30的显示器件50；和包含处理器的控制部80。作为电子设备90，能举出通信装置、信息处理装置、医疗设备、电动汽车(EV)、监视器、电视机等。
上述的实施方式以及实施例的记载以例示以及说明为目的，并非以限定为目的。基于这些例示以及说明的话，会成为许多变形形态，这对本领域技术人员来说是清楚的。
〔附记事项〕
以上，基于诸附图以及实施例说明了本公开所涉及的发明。但本公开所涉及的发明并不限定于上述的各实施方式。即，本公开所涉及的发明能在本公开所示的范围内进行各种变更，关于将不同的实施方式中分别公开的技术的手段适宜组合而得到的实施方式，也含在本公开所涉及的发明的技术的范围内。即，希望注意的是，只要是本领域技术人员，则容易基于本公开进行各种变形或修正。此外，希望留意的是，这些变形或修正含在本公开的范围内。
符号说明
1 主基板
4 衬底部
5 掩模部
6 掩模
8 基底半导体部
9 化合物半导体部
10 半导体基板
30 发光器件
50 显示器件
L1 第1发光部
L2 第2发光部
K1、K2 开口部
E1 第1电极
E2 第2电极
J1 第1波长变换层
H1 第1孔洞
H2 第2孔洞
TK 驱动基板
UK 衬底基板。

Claims (62)

1.一种发光器件，具备：
半导体基板，具备主基板、位于比所述主基板更上方且包含掩模部以及开口部的掩模、以及位于比所述掩模更上方的基底半导体部；和
化合物半导体部，位于比所述半导体基板更上方，具有第1发光部，
所述半导体基板包含：第1孔洞，在厚度方向上贯通所述主基板，在所述第1发光部的下方与所述第1发光部重叠。
2.根据权利要求1所述的发光器件，其中，
在俯视观察下，所述第1发光部与所述掩模部重叠。
3.根据权利要求1所述的发光器件，其中，
在俯视观察下，所述第1孔洞与所述掩模部重叠。
4.根据权利要求1所述的发光器件，其中，
所述发光器件具备：第1波长变换层，配置于所述第1孔洞，发出比受光波长长波长的光。
5.根据权利要求1～4中任一项所述的发光器件，其中，
所述发光器件具备：衬底部，位于所述主基板上，
所述第1孔洞的底部的至少一部分包含于所述衬底部。
6.根据权利要求1～4中任一项所述的发光器件，其中，
所述第1孔洞的底部的至少一部分包含于所述掩模。
7.根据权利要求1～4中任一项所述的发光器件，其中，
所述第1孔洞贯通所述掩模，所述第1孔洞的底部的至少一部分包含于所述基底半导体部。
8.根据权利要求1～7中任一项所述的发光器件，其中，
所述发光器件包含第1电极以及第2电极，
在俯视观察下，所述第1电极与所述第1发光部重叠。
9.根据权利要求8所述的发光器件，其中，
所述第1电极具有光反射性。
10.根据权利要求8或9所述的发光器件，其中，
所述发光器件包含：与所述第1电极连接的第1焊盘；和与所述第2电极连接的第2焊盘。
11.根据权利要求10所述的发光器件，其中，
所述第1焊盘的至少一部分不与所述第1孔洞重叠。
12.根据权利要求10或11所述的发光器件，其中，
所述第1焊盘的至少一部分不与所述第1发光部重叠。
13.根据权利要求10～12中任一项所述的发光器件，其中，
在俯视观察下，所述第2焊盘的至少一部分不与所述第1孔洞重叠。
14.根据权利要求10～13中任一项所述的发光器件，其中，
所述第1焊盘以及所述第2焊盘的上表面的位置一致。
15.根据权利要求8～14中任一项所述的发光器件，其中，
在俯视观察下，所述第2电极与所述掩模的开口部重叠。
16.根据权利要求8～15中任一项所述的发光器件，其中，
所述第2电极与所述基底半导体部相接。
17.根据权利要求8～16中任一项所述的发光器件，其中，
所述第2电极具有凹部，在所述凹部设置有绝缘层。
18.根据权利要求8～17中任一项所述的发光器件，其中，
所述第1电极是阳极，所述第2电极是阴极。
19.根据权利要求8～18中任一项所述的发光器件，其中，
所述基底半导体部包含GaN系半导体，
所述第1电极以及所述第2电极在所述GaN系半导体的<1-100>方向上并排。
20.根据权利要求8～18中任一项所述的发光器件，其中，
所述基底半导体部包含GaN系半导体，
所述第1电极以及所述第2电极在所述GaN系半导体的<11-20>方向上并排。
21.根据权利要求4所述的发光器件，其中，
在所述第1孔洞的底部与所述第1波长变换层的间隙配置有透明树脂层。
22.根据权利要求21所述的发光器件，其中，
所述透明树脂层与所述第1波长变换层的接触面位于所述主基板内。
23.根据权利要求1～22中任一项所述的发光器件，其中，
所述基底半导体部包含：位于所述开口部上的第1部分；和位于所述掩模部上且贯穿位错密度为5×106/cm2以下的第2部分，
所述第2部分在俯视观察下与所述第1发光部重叠。
24.根据权利要求8所述的发光器件，其中，
所述发光器件具备第3电极以及第4电极，
所述化合物半导体部具有第2发光部，
所述主基板具有：第2孔洞，是厚度方向的贯通孔，在俯视观察下与所述第2发光部重叠，
在俯视观察下，所述第3电极与所述第2发光部重叠。
25.根据权利要求24所述的发光器件，其中，
所述基底半导体部包含GaN系半导体，
所述第1电极、所述第2电极、所述第3电极以及所述第4电极按该顺序在所述GaN系半导体的<11-20>方向上并排。
26.根据权利要求24所述的发光器件，其中，
所述基底半导体部包含GaN系半导体，
所述第2电极、所述第1电极、所述第4电极以及所述第3电极按该顺序在所述GaN系半导体的<11-20>方向上并排。
27.根据权利要求1～26中任一项所述的发光器件，其中，
所述化合物半导体部具有第2发光部以及第3发光部，
所述主基板包含：第2孔洞，是厚度方向的贯通孔，在俯视观察下与所述第2发光部重叠；和第3孔洞，是厚度方向的贯通孔，在俯视观察下与所述第3发光部重叠。
28.根据权利要求27所述的发光器件，其中，
在所述第2孔洞设置发出比受光波长长波长的光的第2波长变换层，
从所述第1孔洞～所述第3孔洞出射相互不同颜色的光。
29.根据权利要求27或28所述的发光器件，其中，
所述第1发光部～所述第3发光部各自的发光峰值波长处于430～640nm的波段。
30.根据权利要求27～29中任一项所述的发光器件，其中，
在所述第3孔洞设置有发出比受光波长长波长的光的第3波长变换层。
31.根据权利要求27～29中任一项所述的发光器件，其中，
在所述第3孔洞未设置波长变换层，从所述第3孔洞出射蓝色光。
32.根据权利要求27～31中任一项所述的发光器件，其中，
所述发光器件包含：第1隔壁部，在俯视观察下位于所述第1发光部以及所述第2发光部的间隙。
33.根据权利要求32所述的发光器件，其中，
所述第1隔壁部在俯视观察下与所述掩模的所述开口部重叠。
34.根据权利要求32或33所述的发光器件，其中，
所述第1隔壁部具有遮光性或比所述基底半导体部低的折射率。
35.根据权利要求27～34中任一项所述的发光器件，其中，
所述发光器件包含：第2隔壁部，在俯视观察下位于所述第2发光部以及所述第3发光部的间隙。
36.根据权利要求35所述的发光器件，其中，
所述第2隔壁部在俯视观察下与所述掩模部中央重叠。
37.根据权利要求35或36所述的发光器件，其中，
所述第2隔壁部具有遮光性或比所述基底半导体部低的折射率。
38.根据权利要求1～37中任一项所述的发光器件，其中，
所述基底半导体部包含相互分离的多个区域，
各区域为长形形状。
39.根据权利要求1～38中任一项所述的发光器件，其中，
所述基底半导体部以及所述化合物半导体部分别包含GaN系半导体。
40.根据权利要求39所述的发光器件，其中，
所述主基板是晶格常数与所述GaN系半导体不同的异种基板。
41.根据权利要求40所述的发光器件，其中，
所述主基板具有遮光性。
42.根据权利要求40或41所述的发光器件，其中，
所述异种基板是硅基板。
43.根据权利要求1～42中任一项所述的发光器件，其中，
所述第1孔洞是向所述基底半导体部侧而成为前端细的梯形形状。
44.根据权利要求4所述的发光器件，其中，
所述第1波长变换层包含荧光体以及磷光体的至少一者。
45.根据权利要求4所述的发光器件，其中，
在所述第1孔洞设置有位于比所述第1波长变换层更靠光出射面侧的位置的光学层。
46.根据权利要求45所述的发光器件，其中，
所述光学层具有光扩散功能以及偏振功能的至少一者。
47.根据权利要求1～46中任一项所述的发光器件，其中，
在所述第1孔洞的孔壁的至少一部分设置光反射膜。
48.根据权利要求24所述的发光器件，其中，
在所述第1孔洞设置发出比受光波长长波长的光的第1波长变换层，
在所述第2孔洞设置发出比受光波长长波长的光的第2波长变换层，
第1波长变换层的发光波长比第2波长变换层的发光波长长，
所述第1电极以及所述第1波长变换层间的距离比所述第3电极以及所述第2波长变换层间的距离大。
49.根据权利要求11或12所述的发光器件，其中，
在所述第1焊盘与所述基底半导体部之间配置有透明的绝缘膜。
50.根据权利要求1～4中任一项所述的发光器件，其中，
所述发光器件具备：衬底部，位于所述主基板上，
所述衬底部被局部地设置为在俯视观察下与所述掩模的开口部重叠。
51.一种发光器件，具备：
半导体基板，具有包含主基板的衬底基板、以及位于比所述衬底基板更上方的基底半导体部；和
化合物半导体部，位于比所述半导体基板更上方，具有第1发光部，
所述基底半导体部包含：与所述衬底基板相接的连接区域；和从所述衬底基板离开的非连接区域，
所述半导体基板包含：第1孔洞，在厚度方向上贯通所述主基板，在所述第1发光部的下方与所述第1发光部重叠。
52.根据权利要求51所述的发光器件，其中，
所述第1发光部在所述非连接区域的上方与所述非连接区域重叠。
53.一种发光器件，具备：
半导体基板，具有包含主基板的衬底基板、以及位于比所述衬底基板更上方的基底半导体部；和
化合物半导体部，位于比所述半导体基板更上方，具有第1发光部，
所述基底半导体部包含：第1部分；和在厚度方向上延伸的位错的密度比所述第1部分小的第2部分，
所述半导体基板包含：第1孔洞，在厚度方向上贯通所述主基板，在所述第1发光部的下方与所述第1发光部重叠。
54.根据权利要求53所述的发光器件，其中，
所述第1发光部在所述第2部分的上方与所述第2部分重叠。
55.根据权利要求51或53所述的发光器件，其中，
所述发光器件包含：中空部，与所述基底半导体部的下表面相接。
56.根据权利要求55所述的发光器件，其中，
所述中空部与所述衬底基板相接。
57.一种显示器件，包含：
权利要求1～56中任一项所述的发光器件；和
驱动基板，安装所述发光器件。
58.一种电子设备，包含权利要求1～56中任一项所述的发光器件。
59.一种发光器件的制造方法，是权利要求1、51、53中任一项所述的发光器件的制造方法，所述发光器件的制造方法包含：
通过利用了选择生长用掩模的ELO法来形成所述基底半导体部的工序；和
从所述主基板的背面进行蚀刻来形成所述第1孔洞的工序。
60.根据权利要求59所述的发光器件的制造方法，其中，
在所述发光器件的制造方法中，在形成所述第1孔洞之前，进行使所述半导体基板以及所述化合物半导体部保持在驱动基板的工序。
61.根据权利要求59或60所述的发光器件的制造方法，其中，
在所述发光器件的制造方法中，在形成所述第1孔洞之前，进行减小所述主基板的厚度的工序。
62.一种发光器件的制造装置，是权利要求1、51、53中任一项所述的发光器件的制造装置，
所述发光器件的制造装置进行如下工序：
通过利用了选择生长用掩模的ELO法来形成所述基底半导体部；和从所述主基板的背面进行蚀刻来形成所述第1孔洞。
CN202280050232.0A 2021-07-21 2022-07-15 发光器件、显示器件、电子设备、和发光器件的制造方法以及制造装置 Pending CN117678081A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021120982 2021-07-21
JP2021-120982 2021-07-21
PCT/JP2022/027815 WO2023002929A1 (ja) 2021-07-21 2022-07-15 発光デバイス、表示デバイス、電子機器、並びに発光デバイスの製造方法および製造装置

Publications (1)

Publication Number Publication Date
CN117678081A true CN117678081A (zh) 2024-03-08

Family

ID=84979291

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280050232.0A Pending CN117678081A (zh) 2021-07-21 2022-07-15 发光器件、显示器件、电子设备、和发光器件的制造方法以及制造装置

Country Status (5)

Country Link
EP (1) EP4376105A1 (zh)
JP (1) JPWO2023002929A1 (zh)
KR (1) KR20240021984A (zh)
CN (1) CN117678081A (zh)
WO (1) WO2023002929A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233559A (ja) * 1997-02-20 1998-09-02 Canon Inc 半導体レーザ装置、その作製方法およびそれを用いた光通信方式
JPH1146038A (ja) * 1997-05-29 1999-02-16 Nichia Chem Ind Ltd 窒化物半導体レーザ素子及びその製造方法
JP4032538B2 (ja) * 1998-11-26 2008-01-16 ソニー株式会社 半導体薄膜および半導体素子の製造方法
JP4118061B2 (ja) * 2002-02-07 2008-07-16 三洋電機株式会社 半導体の形成方法および半導体素子
JP4338768B1 (ja) * 2008-08-12 2009-10-07 兵治 新山 発光装置
TW201041190A (en) * 2009-05-01 2010-11-16 Univ Nat Taiwan Science Tech Polarized white light emitting diode (LED)
JP5681937B2 (ja) * 2010-11-25 2015-03-11 株式会社パウデック 半導体素子およびその製造方法
WO2016146658A1 (en) 2015-03-16 2016-09-22 Plessey Semiconductors Limited Light emitting diode chip and a method for the manufacture of a light emitting diode chip
WO2018190030A1 (ja) * 2017-04-14 2018-10-18 ソニー株式会社 発光素子および発光装置

Also Published As

Publication number Publication date
TW202310441A (zh) 2023-03-01
JPWO2023002929A1 (zh) 2023-01-26
KR20240021984A (ko) 2024-02-19
EP4376105A1 (en) 2024-05-29
WO2023002929A1 (ja) 2023-01-26

Similar Documents

Publication Publication Date Title
KR100989564B1 (ko) 반도체 발광소자와 그 제조방법, 집적형 반도체 발광장치와 그 제조방법, 화상 표시장치와 그 제조방법, 및 조명 장치와 그 제조방법
KR100897490B1 (ko) 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
US8008646B2 (en) Light emitting diode
CN101853808B (zh) 形成电路结构的方法
JP3659201B2 (ja) 半導体発光素子、画像表示装置、照明装置及び半導体発光素子の製造方法
JP5270088B2 (ja) 垂直型発光素子及びその製造方法
US11398581B2 (en) Semiconductor device
US20240072198A1 (en) Semiconductor substrate, semiconductor device, and electronic device
JP7448994B2 (ja) 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法
JP2006352084A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオードディスプレイならびに電子機器
JP2007116097A (ja) 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法ならびに窒化物系ｉｉｉ−ｖ族化合物半導体成長用基板ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
US20090315058A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
CN102983243A (zh) 发光器件及包括该发光器件的发光器件封装
WO2019109940A1 (zh) 一种led显示单元、显示器及其制造方法
KR20170108623A (ko) 발광소자 및 이를 포함하는 표시장치
JP2006253725A (ja) 半導体発光素子およびその製造方法、並びに画像表示装置
US11450788B2 (en) Semiconductor device
TWI854258B (zh) 發光裝置、顯示裝置、電子機器及發光裝置之製造方法、以及製造裝置
CN117678081A (zh) 发光器件、显示器件、电子设备、和发光器件的制造方法以及制造装置
Kim Vertical chip of GaN-based blue light-emitting diode
TW202234479A (zh) 半導體基板、半導體基板之製造方法、半導體基板之製造裝置、電子零件及電子機器
WO2022264954A1 (ja) 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器
WO2022255252A1 (ja) 半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器
US20220238595A1 (en) Light Emitting Apparatus, Method For Manufacturing Light Emitting Apparatus, And Projector
WO2023027086A1 (ja) 半導体デバイスの製造方法および製造装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination