CN116484961B - 一种基于实时计算的中性原子量子比特操纵系统和方法 - Google Patents
一种基于实时计算的中性原子量子比特操纵系统和方法 Download PDFInfo
- Publication number
- CN116484961B CN116484961B CN202310452981.2A CN202310452981A CN116484961B CN 116484961 B CN116484961 B CN 116484961B CN 202310452981 A CN202310452981 A CN 202310452981A CN 116484961 B CN116484961 B CN 116484961B
- Authority
- CN
- China
- Prior art keywords
- module
- atomic
- waveform
- array
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004364 calculation method Methods 0.000 title claims abstract description 49
- 230000007935 neutral effect Effects 0.000 title claims abstract description 27
- 239000002096 quantum dot Substances 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000012576 optical tweezer Methods 0.000 claims abstract description 26
- 238000012545 processing Methods 0.000 claims abstract description 22
- 238000006243 chemical reaction Methods 0.000 claims abstract description 21
- 238000002073 fluorescence micrograph Methods 0.000 claims abstract description 7
- 238000004891 communication Methods 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 238000003491 array Methods 0.000 claims description 7
- 230000003139 buffering effect Effects 0.000 claims description 3
- 230000008707 rearrangement Effects 0.000 description 10
- 238000004422 calculation algorithm Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001976 improved effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Computational Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Data Mining & Analysis (AREA)
- Artificial Intelligence (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
Abstract
本发明涉及一种基于实时计算的中性原子量子比特操纵系统和方法，包括：图像采集装置、控制装置、数模转换装置、模拟前端装置和声光控制装置；所述图像采集装置用于对原子阵列的荧光图像进行采集，并发送到所述控制装置；所述控制装置根据原子阵列的荧光图像进行流水线式实时计算，得到原子阵列各行的初始原子排布情况，并根据初始原子排布情况对原子阵列各行原子进行重排时每一步的移动策略，生成每一步移动策略所对应的数字波形；所述数模转换装置将数字波形转换为模拟波形后，经模拟前端装置发送到声光控制装置；所述声光控制装置基于模拟波形生成射频信号对原子阵列中的光镊进行控制。本发明可以广泛应用于数字信号采集、处理领域。
Description
技术领域
本发明涉及数字信号采集、处理领域，特别是涉及一种基于实时计算的中性原子量子比特操纵系统和方法。
背景技术
基于光镊阵列的中性原子量子计算机已经成为最有可能性实现大规模量子计算和量子模拟的实验平台之一。其中关键的一步是通过射频信号驱动声光折射器产生不同强弱和位置的衍射光,形成光镊来束缚并拖曳原子至任意指定位置,进而实现对任意单个原子的操纵。
现有的控制系统基于电脑、图像采集卡和AWG(Arbitrary Waveform Generator,任意波形发生器)的结构。首先需要通过电脑接收相机发来的数据，分析原子位置分布，通过算法决定如何将初始的随机分布的原子分配到目标位置，再生成相应的射频信号来驱动原子的移动。其中，射频信号来自于AWG,通过将需要的波形预先通过电脑计算生成，然后传输并缓存在AWG的缓存中，再通过控制指令控制波形输出。
目前,为了满足声光晶体较高的驱动频率，AWG往往需要达到GHz以上的采样率；另外,如果需要同时控制多个原子,则需要多个频率的叠加信号输出。这带来的高计算量和高数据量限制了AWG在更加复杂,更加低延迟需求场景下对中性原子量子计算机中原子的操纵能力。并且,由于信息采集模块，算法执行模块，波形控制模块等相互独立，因此总的耗时为各个模块耗时之和加上内在通讯延迟,总的时间消耗较大。而耗时越长，原子发生碰撞或退相干的几率越大，这将限制最终可达到的量子比特数以及量子操作的保真度。
发明内容
针对上述问题，本发明的目的是提供一种高集成度、低延迟的基于实时计算的中性原子量子比特操纵系统和方法，通过对原子进行并行重排，能够有效降低延迟和总耗时。
为实现上述目的，本发明采取以下技术方案：
第一方面，本发明提供一种基于实时计算的中性原子量子比特操纵系统，包括：图像采集装置、控制装置、数模转换装置、模拟前端装置和声光控制装置；
所述图像采集装置对原子阵列的荧光图像进行采集，并发送到所述控制装置；
所述控制装置根据原子阵列的荧光图像进行流水线式实时计算，得到原子阵列的初始原子排布情况，并根据初始原子排布情况计算对原子阵列各行原子进行重排时每一步的移动策略，生成每一步移动策略所对应的数字波形发送到数模转换装置；
所述数模转换装置将数字波形转换为模拟波形后，经模拟前端装置发送到声光控制装置；
所述声光控制装置基于模拟波形生成射频信号对原子阵列中的光镊进行控制，进而控制原子阵列中的每个原子。
进一步，所述控制装置基于FPGA芯片实现。
进一步，所述控制装置内设置有图像解码模块、处理模块以及数字波形生成模块；
所述图像解码模块用于逐行对荧光图像进行解码，得到原子阵列中各行的初始原子排布情况；
所述处理模块用于基于原子阵列中各行的初始原子排布情况和目标原子结构，计算得到每一步的移动策略；
所述数字波形生成模块用于根据每一步的移动策略，生成相应的数字波形，同时向模拟前端装置发送同步信号。
进一步，所述图像解码模块包括灰度值计算子模块和原子排布计算子模块；
所述灰度值计算子模块用于将荧光图像翻译为逐行的每个像素格点的灰度值信息；
所述原子排布计算子模块，用于将每个像素格点的灰度值信息翻译为光镊阵列中每个格点是否有原子的占据，并最终得到原子阵列中各行的初始原子排布情况。
进一步，所述处理模块包括初始参数获取子模块、单频波形序列计算子模块、乘法器计算子模块、加法树计算子模块和指令输出子模块，所述初始参数获取子模块用于根据原子阵列中各行的初始原子排布情况得到原子阵列各行原子在每个时刻的频率及初始相位；所述单频波形序列计算子模块用于根据原子阵列各行原子在每个时刻的频率及初始相位，生成每一步的单频波形序列生成指令；所述乘法器子模块用于根据单频波形序列的在各个时刻的幅值，生成每一步的幅值调节指令；所述加法树模块用于根据所有调节后的单频波形序列生成每一步的多频叠加指令；指令输出模块用于将每一步的所有指令输出到所述数字波形生成模块。
进一步，所述数字波形生成模块包括FIFO模块、控制与同步模块、KX-混频模块、KY-混频模块、多路选择器和FPGA-DAC通讯模块；
所述FIFO模块用于将处理模块输入的指令“缓存”并逐条依次读出并发送至KX-混频模块和KY-混频模块；
所述KX-混频模块和KY-混频模块用于根据读出的每条指令进行单频波形序列的生成、幅值调节以及多频叠加，生成2组混频信号；
所述多路选择器用于控制2组混频信号和实际波形输出的对应关系，得到的数字波形序列经FPGA-DAC通讯模块发送到数模转换装置；
所述控制与同步模块用于对KX混频模块、KY混频模块的状态进行监视，当当前指令被执行完毕时，则会开始从FIFO模块中读取下一条指令，否则持续等待，同时，所述控制与同步模块会发送同步信号到模拟前端装置，使得每一步操作同步。
进一步，所述KX-混频模块和KY-混频模块输出的2组混频信号，用于控制2维平面内两个方向的光镊移动，表示为：
其中，SXn和SYn表示两个波形的幅值序列，代表两个移动维度，n表示生成的波形序列的第n个时钟，Ai，n表示第i个波形第n个时钟的幅值，fi，n表示第i个波形第n个时钟周期的“频率”，表示第i个波形的初始相位；KX、KY分别为两束波形序列的单频数目。
进一步，所述模拟前端装置包括功率放大器和数字步长衰减器，用于动态调节输入给声光控制装置的射频功率。
第二方面，本发明提供一种基于实时计算的中性原子量子比特操纵方法，包括以下步骤：
获取原子阵列的荧光图像；
利用FPGA控制装置根据获取的原子阵列的荧光图像进行流水线式实时计算，得到原子阵列的初始原子排布情况，并根据初始原子排布情况计算对原子阵列各行或各列原子进行重排时每一步的移动策略，生成每一步移动策略所对应的数字波形；
对得到的数字波形进行数模转换，并基于模拟波形生成射频信号对原子阵列中的光镊进行控制。
进一步，所述利用FPGA控制装置根据获取的原子阵列的荧光图像进行流水线式实时计算，得到原子阵列的初始原子排布情况，并根据初始原子排布情况对原子阵列各行或各列原子进行重排时每一步的移动策略，生成每一步移动策略所对应的数字波形，包括：
对荧光图像进行解码，得到原子阵列中任一行初始原子的排布情况；
基于原子阵列中初始原子的排布情况和预设的最终目标结构，计算得到每一步的移动策略；
根据每一步的移动策略，生成对原子阵列中各原子进行重排的数字波形；
重复上述各步骤，进行流水线式计算，得到各步的移动策略。
本发明由于采取以上技术方案，其具有以下优点：
1、本发明由于将所有逻辑模块都集成在单个FPGA芯片内部，相比于之前通过通用设备搭建的系统，本系统具有高集成度，极大降低模块间通讯延迟(百纳秒)。传统结构往往需要毫秒以上的延迟。
2、本发明中由于所有逻辑模块间有确定性的延迟，可以做到模块并行操作，比如：图像采集模块捕获到第一行原子占据数后，就可以将信息传递给FPGA控制装置的处理模块，处理模块通过数字波形生成模块发送指令给数模转换模块时，同时发送同步信号到模拟前端装置，使得各个模块之间保持同步。相比传统架构中，由于各个模块的相互独立,无法做到完全严格的确定性时序,因此需要等待上一个模块工作完成后再运行下一个模块。比如，需要等待图像采集卡捕捉完照片后再开始用电脑进行重排算法执行。
3、本发明中，由于各个装置之间的协调作用，使得本系统的总时间消耗为一个小的延迟加所有模块运行的最长时间，相比于传统架构的各个模块耗时之和加上内在通讯延迟，有巨大的提升。
4、本发明由于控制装置基于FPGA实现，其内核编程实现的数字波形生成模块，使得本系统具有极高的波形计算能力，可以实时计算并输出复杂的多频叠加波形，数据输出率可达GSaPS(十亿样本点每秒)以上，并且整个输出过程的延迟在百纳秒级别。因此通过集成其他元件，可以对声光设备(AOM,AOD),电光设备(EOM)等实现复杂的调制操作。传统架构中，由于AWG自身无逻辑运算能力,无复杂波形的实时生成能力,因此波形的播放依赖于电脑实时计算完成后再传输给AWG,或电脑预先缓存到AWG中。这两种办法或受限于计算和传输的速度或缓存空间的大小。使得在保持低延迟快速的要求下,同时并行操纵原子的能力十分受限。
5、本发明在应用于基于光镊阵列的中性原子量子平台,通过缩减原子阵列的重排时间,进而降低过程中的碰撞损失,提高可以达到的量子比特数目。
因此，本发明有望成为未来基于光镊阵列的中性原子量子计算机的基本组成模块，可以广泛应用于数字信号采集、处理领域。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。在整个附图中，用相同的附图标记表示相同的部件。在附图中：
图1a和图1b是重排问题说明示意图，其中，图1a是原始排列图，图1b是目标排列图；
图2是本发明实施例中基于实时计算的中性原子量子比特操纵系统操作流程图；
图3a是本发明实施例中实施生成波形和对应光镊的移动的对应示意图；
图3b是本发明实施例中单个光镊的移动策略；
图4是本发明实施例中DWG模块的内部结构；
图5是本发明实施例中加法树示意；
图6是本发明实施例中基于实时计算的中性原子量子比特操纵系统的时序说明；
图7是本发明实施例中基于实时计算的中性原子量子比特操纵系统实时计算生成的多频波形叠加输出的示例(静态)；
图8是本发明实施例中基于实时计算的中性原子量子比特操纵系统实时计算生成的多频波形叠加输出的示例(动态)。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
如图1所示，作为举例,在一个具体地应用中,我们需要将在光镊阵列中随机装载的初始原子(图1a)排列成一个紧凑的目标格点(图1b)。基于该问题，本发明的一些实施例中，设计了一种基于实时计算的中性原子量子比特操纵系统，该系统主要由可编程逻辑器件FPGA(Field Programmable Gate Array,现场可编程逻辑门阵列)、数模转换装置和模拟前端(AFE,analog front end)构成。为了获取原子阵列中的原子填充情况,首先读取原子阵列的荧光图像，读取出的每个像素灰度值信息并直接传输给FPGA芯片，由FPGA实时计算得到数字波形后发送到数模转换装置和模拟前端，最后通过2D AOD对原子阵列中的光镊进行控制。
与之相对应地，本发明的另一些实施例中提供一种基于实时计算的中性原子量子比特操纵方法。
实施例1
如图2所示，本实施例提供一种基于实时计算的中性原子量子比特操纵系统，其包括：图像采集装置、FPGA控制装置、数模转换装置、模拟前端装置和声光控制装置。其中，图像采集装置用于对原子阵列的荧光图像进行采集，并发送到FPGA控制装置；FPGA控制装置用于根据原子阵列的荧光图像进行流水线式实时计算，得到原子阵列的初始原子排布情况，并根据初始原子排布情况对原子阵列各行或各列原子进行重排时每一步的移动策略，生成每一步移动策略所对应的数字波形发送到数模转换装置；数模转换装置将数字波形转换为模拟波形后，经模拟前端装置发送到声光控制装置；声光控制装置基于模拟波形生成射频信号对原子阵列中的光镊进行控制。
优选地，图像采集装置可以采用EMCCD(Electron-Multiplying Charge-coupledDevice，电子倍增CCD)相机。
优选地，FPGA控制装置内设置有图像解码模块(Decoder)、处理模块(PS，Processing unit)以及数字波形生成模块(DWG,digital waveform generator)。其中，图像解码模块用于逐行对荧光图像进行解码，得到原子阵列中各行的初始原子排布情况；处理模块用于基于原子阵列中各行的初始原子排布情况和目标原子结构，计算得到每一步的移动策略；数字波形生成模块用于根据每一步的移动策略，生成相应的数字波形，同时向模拟前端装置发送同步信号。
优选地，图像解码模块包括灰度值计算子模块和原子排布计算子模块。其中，灰度值计算子模块用于将荧光图像翻译为逐行的每个像素格点的灰度值信息；其中，一行原子的荧光信息可能对应多行像素；原子排布计算子模块，用于将每个像素格点的灰度值信息翻译为光镊阵列中每个格点是否有原子的占据，并最终得到各行原子的占据信息，也即原子阵列中各行的初始原子排布情况。
优选地，处理模块中，每一步的移动策略是指将一个或多个原子同时从某初始位置移动至指定位置。由于2D AOD设备的限制，目前只能做到同时移动某一行或者某一列的原子。在这里强调多个原子同时移动是因为，本发明可以以最低的延迟和最高的自由度做到多个原子同时移动。重排算法可以等整张图片被读取并识别完成后再开始；也可以在接收到某一行的原子信息后，就先开始重排当前行的原子。前者是目前PC+AWG的系统常用的解决方案；后者能够节约重排的耗时，但是对整个系统的时序提出了更高的要求，这也是本发明操纵系统支持的方案。
本实施例中，结合原子的并行移动能力和逐行重排的思路，提出了一种新逐行并行重排算法，效果优异且计算复杂度低可扩展性强。需要强调的是，在本实施例中，由于处理模块本身是一个使用FPGA上的逻辑资源搭建出的软核处理器，可以在其中执行C语言等计算机程序设计语言。相比较于以verilog和VHDL为代表的硬件描述语言，C语言更适合描述复杂的逻辑算法，且更方便调试和算法迭代。处理模块生成的算法以逐条指令的方式发送至DWG模块。
具体地，处理模块包括初始参数获取子模块、单频波形序列计算子模块、乘法器计算子模块、加法树计算子模块和指令输出子模块，初始参数获取子模块用于根据原子阵列中各行的初始原子排布情况得到原子阵列各行原子在每个时刻的频率及初始相位；单频波形序列计算子模块用于根据原子阵列各行原子在每个时刻的频率及初始相位，生成每一步的单频波形序列生成指令；乘法器子模块用于根据单频波形序列的在各个时刻的幅值，生成每一步的幅值调节指令；加法树计算子模块用于根据所有调节后的单频波形序列生成每一步的多频叠加指令；指令输出模块用于将每一步的所有指令输出到所述数字波形生成模块。
为了控制多个光镊的二维移动，本实施例经加法树计算子模块输出的多频叠加指令，是同时生成两束波形序列：
其中，SXn和SYn表示两个波形的幅值序列，代表两个移动维度，n表示生成的波形序列的第n个时钟，Ai，n表示第i个波形第n个时钟的幅值，fi，n表示第i个波形第n个时钟周期的“频率”，表示第i个波形的初始相位；KX和KY分别为两束波形序列的单频数目，本实例中，分别为32和8。
如图3a所示，由于布拉格衍射效应，fi，n实际上正比于第i个原子在第n个时钟的空间位置。如果我们控制第i个波形从一个初始值fi，0移动至结束值fi，t，就可以控制对应光镊的移动；如果我们同时控制多个波形同时变化，则可以控制多个光镊的移动。
如图3b所示，为单个原子的移动策略时序，其中强度对应公式(1)和公式(2)中的参数Ai，位置对应公式(1)和公式(2)中的参数fi，n，速度对应参数fi，n随时间的变化率。整个过程分为以下五个阶段：
a、生成一个初始频率fi，0，其初始相位为
b、经过预设时间t0后，强度以速率k从0增加至最大值IMAX；
c、等待预设时间t1后，速度以加速度a从0增加至最大值vMAX；
d、保持vMAX匀速运动，然后以加速度-a从vMAX减速至速度0；
e、静止于末频率fi,t，等待时间t2后，强度以速度-k从IMAX减小至0。
其中，k,IMAX,a,vMAX,为全局变量，即对每一次移动都相同，在算法开始前进行设置；而fi,0,fi,t,t0,t1,t2这五个变量为为局域变量，为每一个单频每次移动时都需要单独设置的变量，因此需要由每个指令所携带。
就硬件实现而言，本实施例采用一个状态机完成上述步骤并输出各个时刻的幅值Ai，n和频率fi，n。该状态机采用的是数字合成技术(DDS,digital signal synthesis)用于生成单频信号，只需要输入初始相位和每个时刻的频率fi，n,就可以获取对应的单频波形序列。DDS技术最大的优点是可以相位连续地快速跳频，相位连续使得输出的单频信号幅值连续，这对光镊强度的稳定和减少原子被光镊束缚时的加热现象至关重要。将单频波形序列作用于一个乘法器，乘法因子为Ai，n,即可得到图3b所示效果。当上述五个步骤执行完毕或者等待开始执行时，状态机处于“空闲”状态。
优选地，如图4所示，数字波形生成模块包括FIFO模块、控制与同步模块、KX-混频模块、KY-混频模块、多路选择器和FPGA-DAC通讯模块。其中，FIFO模块用于将处理模块输入的原子操纵指令“缓存”并逐条依次读出，其中，每条指令均包含KX+KY个单频信号的5个局域变量fi,0,fi,t,t0,t1,t2，mux的对应关系以及同步指令用于控制模拟前端装置；KX-混频模块和KY-混频模块用于根据读出的每条指令进行混频，也即单频波形序列的生成、幅值调节以及多频叠加，生成2组混频信号；多路选择器用于控制2组混频信号和实际波形输出的对应关系，得到的数字波形序列经FPGA-DAC通讯模块发送到数模转换装置；控制与同步模块用于对KX-混频模块、KY-混频模块的状态进行监视，当所有模块的状态均为“空闲”时，则会开始从FIFO模块中读取下一条指令，否则持续等待，同时，控制与同步模块会发送同步信号到模拟前端装置，使得每一步操作同步。
具体地，如图5所示，本实施例将数字波形生成模块设计为流水线式的加法树模块，可以将预设数量的单频输入信号(本实施例中，采用2^N个单频信号输入模块，每一个单频信号输入模块通过数字合成技术生成单音波形)进行累加，并输出1个累加输出结果。在本实施例中，一共例化了40个单频信号生成模块并分为2组，其中一组包括32个单频信号生成模块，另一组包括8个单频信号生成模块，用于生成2组波形。并对应地，例化了2个加法树模块，一个为32输入一个为8输入。假设每个单频信号的位宽为16bit，那么经过2N个输入的加法器后，输出混频信号为(16+N)bit，因此还需要设计一个乘法器，对混频信号进行归一化，重新得到一个位宽为16bit的信号。
需要说明的是，本实施例中例化的两组混频模块，分别可以生成32个和8个混频信号。但是两个混频模块并非是一个对应X维度的波形输出另一个对应Y维度的波形输出。如果如此，为了使得X维度和Y维度都能够有32个混频信号输出能力，则需要例化2组32个单频波形生成模块和2组32个输入的加法树，这将增加不必要的逻辑资源消耗。为此，我们设计了一个多路选择器模块，用于控制2组混频信号和实际波形输出的对应关系。经过多路选择器(mux)输出的波形序列，流水线式地被输入到FPGA-DAC通讯模块中，发送至DAC。
我们提到了流水线式的工作方式，即每一个小模块只负责某一个子功能，并且在每一个时钟周期生成一个处理结果，并且将其传输至下一个模块。因此，除去流水线开始工作时的延迟，其余每个时刻都会有波形的输出。如图6所示，为整个操纵系统的时序，通过将整个系统的各个模块安排为并行工作，最大化地提高了效率节约了时间。
优选地，数模转换装置采用高速数字转模拟转换器(DAC,Digital-AnalogConvertor)。
本实施例中，采用的数模转换装置为德州仪器的DAC39J84，4通道16bit采样深度，每通道数据输入率为1.2288×109样品点每秒，经过2倍插值输出采样率为2457.6×109样品点每秒。由于当前的FPGA无法运行于1.2288×109Hz这样高的频率下，因此实际上，我们采取了8路并行计算，使得DWG运行的时钟频率为153.6×106Hz。作为示例，图7是系统实时计算生成的多频波形叠加输出的示例(静态)，图8是系统实时计算生成的多频波形叠加输出的示例(动态)。
优选地，模拟前端装置包括高功率放大器(power amplifier)和数字步长衰减器(Digital step attenuator,DSA)两部分，用于动态调节输入给AOD的射频功率。其中，DSA的控制信号来源于DWG中的控制与同步模块，可以做到与每一步操作同步，可以最大化地优化输出射频功率，提升AOD的衍射效率和减小非线性效应。
实施例2
基于实施例1提供的基于实时计算的中性原子量子比特操纵系统，本实施例提供一种基于实时计算的中性原子量子比特操纵方法，包括以下步骤：
1)获取原子阵列的荧光图像；
2)利用FPGA控制装置根据获取的原子阵列的荧光图像进行流水线式实时计算，得到原子阵列的初始原子排布情况，并根据初始原子排布情况对原子阵列各行或各列原子进行重排时每一步的移动策略，生成每一步移动策略所对应的数字波形；
3)对得到的数字波形进行模数转换，并基于模拟波形生成射频信号对原子阵列中的光镊进行控制。
优选地，上述步骤2)中，包括以下步骤：
2.1)对荧光图像进行解码，得到原子阵列中任意行初始原子的排布情况；
2.2)基于原子阵列中初始原子的排布情况和预设的最终目标结构，进行流水线式计算，得到每一步的移动策略；
2.3)根据每一步的移动策略，生成对原子阵列中各原子进行重排的数字波形；
2.4)重复步骤2.1)～2.3)，进行流水线式计算，得到各步的移动策略。
优选地，上述步骤2.1)中，包括以下步骤：
2.1.1)将荧光图像翻译为逐行的每个像素格点的灰度值信息；其中，一行原子的荧光信息可能对应多行像素；
2.1.2)将每个像素格点的灰度值信息翻译为光镊阵列中每个格点是否有原子的占据，并最终得到各行原子的占据信息，也即原子阵列中初始原子的排布情况。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制，尽管参照上述实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者等同替换，而未脱离本发明精神和范围的任何修改或者等同替换，其均应涵盖在本发明的权利要求保护范围之内。
Claims (7)
1.一种基于实时计算的中性原子量子比特操纵系统，其特征在于，包括：图像采集装置、控制装置、数模转换装置、模拟前端装置和声光控制装置；
所述图像采集装置对原子阵列的荧光图像进行采集，并发送到所述控制装置；
所述控制装置根据原子阵列的荧光图像进行流水线式实时计算，得到原子阵列各行的初始原子排布情况，并根据初始原子排布情况计算对原子阵列各行原子进行重排时每一步的移动策略，生成每一步移动策略所对应的数字波形发送到数模转换装置；
所述数模转换装置将数字波形转换为模拟波形后，经模拟前端装置发送到声光控制装置；
所述声光控制装置基于模拟波形生成射频信号对原子阵列中的光镊进行控制，进而控制原子阵列中的每个原子；
所述控制装置基于FPGA芯片实现，其包括图像解码模块、处理模块以及数字波形生成模块；
所述图像解码模块用于逐行对荧光图像进行解码，得到原子阵列中各行的初始原子排布情况；
所述处理模块用于基于原子阵列中各行的初始原子排布情况和目标原子结构，计算得到每一步的移动策略；
所述数字波形生成模块用于根据每一步的移动策略，生成相应的数字波形，同时向模拟前端装置发送同步信号。
2.如权利要求1所述的一种基于实时计算的中性原子量子比特操纵系统，其特征在于，所述图像解码模块包括灰度值计算子模块和原子排布计算子模块；
所述灰度值计算子模块用于将荧光图像翻译为逐行的每个像素格点的灰度值信息；
所述原子排布计算子模块，用于将每个像素格点的灰度值信息翻译为光镊阵列中每个格点是否有原子的占据，并最终得到原子阵列中各行的初始原子排布情况。
3.如权利要求1所述的一种基于实时计算的中性原子量子比特操纵系统，其特征在于，所述处理模块包括初始参数获取子模块、单频波形序列计算子模块、乘法器计算子模块、加法树计算子模块和指令输出子模块，所述初始参数获取子模块用于根据原子阵列中各行的初始原子排布情况得到原子阵列各行原子在每个时刻的频率及初始相位；所述单频波形序列计算子模块用于根据原子阵列各行原子在每个时刻的频率及初始相位，生成每一步的单频波形序列生成指令；所述乘法器子模块用于根据单频波形序列的在各个时刻的幅值，生成每一步的幅值调节指令；所述加法树模块用于根据所有调节后的单频波形序列生成每一步的多频叠加指令；指令输出模块用于将每一步的所有指令输出到所述数字波形生成模块。
4.如权利要求1所述的一种基于实时计算的中性原子量子比特操纵系统，其特征在于，
所述数字波形生成模块包括FIFO模块、控制与同步模块、-混频模块、-混频模块、多路选择器和FPGA-DAC通讯模块；
所述FIFO模块用于将处理模块输入的指令“缓存”并逐条依次读出并发送至-混频模块和-混频模块；
所述-混频模块和-混频模块用于根据读出的每条指令进行单频波形序列的生成、幅值调节以及多频叠加，生成2组混频信号；
所述多路选择器用于控制2组混频信号和实际波形输出的对应关系，得到的数字波形序列经FPGA-DAC通讯模块发送到数模转换装置；
所述控制与同步模块用于对混频模块、混频模块的状态进行监视，当当前指令被执行完毕时，则会开始从FIFO模块中读取下一条指令，否则持续等待，同时，所述控制与同步模块会发送同步信号到模拟前端装置，使得每一步操作同步。
5.如权利要求4所述的一种基于实时计算的中性原子量子比特操纵系统，其特征在于，所述-混频模块和-混频模块输出的2组混频信号，用于控制2维平面内两个方向的光镊移动，表示为：
其中，和表示两个波形的幅值序列，代表两个移动维度，n表示生成的波形序列的第n个时钟，表示第i个波形第n个时钟的幅值，表示第i个波形第n个时钟周期的“频率”，表示第i个波形的初始相位；分别为两束波形序列的单频数目。
6.如权利要求1所述的一种基于实时计算的中性原子量子比特操纵系统，其特征在于，所述模拟前端装置包括功率放大器和数字步长衰减器，用于动态调节输入给声光控制装置的射频功率。
7.一种基于实时计算的中性原子量子比特操纵方法，其特征在于，包括以下步骤：
获取原子阵列的荧光图像；
利用FPGA控制装置根据获取的原子阵列的荧光图像进行流水线式实时计算，得到原子阵列的初始原子排布情况，并根据初始原子排布情况计算对原子阵列各行或各列原子进行重排时每一步的移动策略，生成每一步移动策略所对应的数字波形；
对得到的数字波形进行数模转换，并基于模拟波形生成射频信号对原子阵列中的光镊进行控制；所述利用FPGA控制装置根据获取的原子阵列的荧光图像进行流水线式实时计算，得到原子阵列的初始原子排布情况，并根据初始原子排布情况对原子阵列各行或各列原子进行重排时每一步的移动策略，生成每一步移动策略所对应的数字波形，包括：
①对荧光图像进行解码，得到原子阵列中任一行初始原子的排布情况；
②基于原子阵列中初始原子的排布情况和预设的最终目标原子结构，计算得到每一步的移动策略；
③根据每一步的移动策略，生成对原子阵列中各原子进行重排的数字波形；
④重复上述步骤①～步骤③，进行流水线式计算，得到各步的移动策略及其对应的数字波形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310452981.2A CN116484961B (zh) | 2023-04-25 | 2023-04-25 | 一种基于实时计算的中性原子量子比特操纵系统和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310452981.2A CN116484961B (zh) | 2023-04-25 | 2023-04-25 | 一种基于实时计算的中性原子量子比特操纵系统和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116484961A CN116484961A (zh) | 2023-07-25 |
| CN116484961B true CN116484961B (zh) | 2024-08-13 |
Family
ID=87213408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310452981.2A Active CN116484961B (zh) | 2023-04-25 | 2023-04-25 | 一种基于实时计算的中性原子量子比特操纵系统和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116484961B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117875440B (zh) * | 2023-12-27 | 2024-10-22 | 中科酷原量子科技(武汉)有限公司 | 一种大规模量子比特阵列并行重排的方法与装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114245900A (zh) * | 2019-07-11 | 2022-03-25 | 哈佛学院院长等 | 用于多量子比特量子门的并行实现的系统和方法 |
| CN115099411A (zh) * | 2021-02-25 | 2022-09-23 | 量子计算有限责任公司 | 包括相干搁置的量子比特读取方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6877050B2 (ja) * | 2016-02-12 | 2021-05-26 | イェール ユニバーシティーＹａｌｅ Ｕｎｉｖｅｒｓｉｔｙ | 量子系の制御のための技術ならびに関連のある系および方法 |
| US10809177B2 (en) * | 2018-10-12 | 2020-10-20 | California Institute Of Technology | Controlling alkaline earth atoms for quantum computing and metrology applications |
| US11934920B2 (en) * | 2021-08-19 | 2024-03-19 | Quantinuum Llc | Quantum system controller configured for quantum error correction |
| CN115808544A (zh) * | 2022-11-09 | 2023-03-17 | 中国科学技术大学 | 量子金刚石原子力显微镜电子学控制读出系统及方法 |
-
2023
- 2023-04-25 CN CN202310452981.2A patent/CN116484961B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114245900A (zh) * | 2019-07-11 | 2022-03-25 | 哈佛学院院长等 | 用于多量子比特量子门的并行实现的系统和方法 |
| CN115099411A (zh) * | 2021-02-25 | 2022-09-23 | 量子计算有限责任公司 | 包括相干搁置的量子比特读取方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116484961A (zh) | 2023-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109376843B (zh) | 基于fpga的脑电信号快速分类方法、实现方法及装置 | |
| US5089982A (en) | Two dimensional fast Fourier transform converter | |
| CN116484961B (zh) | 一种基于实时计算的中性原子量子比特操纵系统和方法 | |
| CN107341544A (zh) | 一种基于可分割阵列的可重构加速器及其实现方法 | |
| JP2690932B2 (ja) | ディジタル信号処理プロセッサおよびディシタル信号処理プロセッサシステム | |
| Kästner et al. | Hardware/software codesign for convolutional neural networks exploiting dynamic partial reconfiguration on PYNQ | |
| Tsmots et al. | Designing features of hardware and software tools for intelligent processing of intensive data streams | |
| US20220113944A1 (en) | Arithmetic processing device | |
| JP2012147873A (ja) | 信号処理回路及び超音波診断装置 | |
| JPH08172611A (ja) | 映像フォーマット変換装置 | |
| US20240112061A1 (en) | Quantum Measurement and Control System and Quantum Computer | |
| CN117853868A (zh) | 应用于Zynq的实时神经网络加速识别系统 | |
| Hou et al. | An FPGA-based multi-core system for synthetic aperture radar data processing | |
| Nieto et al. | High performance image acquisition and processing architecture for fast plant system controllers based on FPGA and GPU | |
| Carl et al. | A hybrid Walsh transform computer | |
| JP3625145B2 (ja) | 画像拡大装置 | |
| CN112732634B (zh) | 面向边缘计算的arm-fpga协同局部动态重构处理方法 | |
| US5978508A (en) | Two-dimensional inverse discrete cosine transformation circuit for MPEG2 video decoder | |
| CN110736970B (zh) | 基于asic机器学习处理器的雷达目标快速识别方法 | |
| CN103389953B (zh) | 一种影像波束形成方法和装置 | |
| CN116342369A (zh) | 一种基于fpga实现相位相关算法的硬件加速方法和装置 | |
| TWI564735B (zh) | 資料分配裝置、訊號處理裝置及其資料分配方法 | |
| Yin et al. | Design and Implementation of a Fast Convolution Algorithm for Embedded Platform | |
| CN116108902B (zh) | 采样操作实现系统、方法、电子设备及存储介质 | |
| CN112328958B (zh) | 一种基于基-64的二维fft架构的优化数据重排方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |