CN116418222A - 电荷泵电路 - Google Patents

Abstract

本发明提供一种电荷泵电路，其包括：至少一条电荷泵链，每条电荷泵链包括多级电荷泵单元，每级电荷泵单元包括二极管和电容器，每级电荷泵单元的二极管的正极作为该级电荷泵单元的第一输入端，每级电荷泵单元的二极管的负极作为该级电荷泵单元的输出端，每级电荷泵单元的电容器的一端作为该级电荷泵单元的第二输入端，每级电荷泵单元的电容器的另一端耦接至所述二极管的负极，至少部分二极管包括P型参杂区、N型参杂区和位于所述P型参杂区和所述N型参杂区之间的本征区，所述P型参杂区形成所述二极管的正极，所述N型参杂区形成所述二极管的负极。这样，可以提高所述电荷泵电路的击穿电压。

Description

电荷泵电路

【技术领域】

本发明涉及电路设计领域，尤其涉及一种电荷泵电路。

【背景技术】

MEMS(Micro-Electro-Mechanical System，微机电系统)传感器和许多其他传感器需要高压直流(或交流)电源来提高其性能。该高压直流电源的电压通常超过标准CMOS器件的击穿电压。

图1为电荷泵电路(或称电压倍增器)的电路示意图。如图1所示的，所述电荷泵电路包括两条电荷泵链，分别被称为第一电荷泵链和第二电荷泵链，每条电荷泵链包括多级电荷泵单元。在这个示例中，第一电荷泵链包括四级电荷泵单元，分别标记为101、102、103和104，第一电荷泵链包括四级电荷泵单元，分别标记为111、112、113和114。每级电荷泵单元包括二极管和电容器，每级电荷泵单元的二极管的正极作为该级电荷泵单元的第一输入端，每级电荷泵单元的二极管的负极作为该级电荷泵单元的输出端，每级电荷泵单元的电容器的一端作为该级电荷泵单元的第二输入端，每级电荷泵单元的电容器的另一端耦接至所述二极管的负极。每条电荷泵链还包括末端二极管D10、D11，所述末端二极管的输入端与位于所述电荷泵链的最后端的电荷泵单元的输出端耦接。

图2为使用NMOS(Negative channel-Metal-Oxide-Semiconductor，N型金属氧化物半导体)场效应晶体管作为图1中的二极管的示例图。如图2所示的，NMOS场效应晶体管的漏极与其栅极相连，源极与其衬底相连，其中源极和衬底之间会形成寄生二极管，该寄生二极管会限制其击穿电压。比如，在110nm的CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)工艺中，利用图2中的NMOS场效应晶体管形成的二极管的击穿电压约为10伏。

每级电荷泵单元将其输入电压进行倍增后进行输出，输出电压将随着级数的增加而增加，然而末端二极管的击穿电压的限制将最终导致电荷泵电路的最终输出电压Vout的进一步提高。

另外，目前的电荷泵电路占用的面积仍然较大。

因此，亟需提出一种新的技术方案来解决上述问题。

【发明内容】

本发明的目的之一在于提供一种电荷泵电路，其具有较高的击穿电压。

根据本发明的一个方面，本发明提供一种电荷泵电路，其包括：至少一条电荷泵链，每条电荷泵链包括多级电荷泵单元，每级电荷泵单元包括二极管和电容器，每级电荷泵单元的二极管的正极作为该级电荷泵单元的第一输入端，每级电荷泵单元的二极管的负极作为该级电荷泵单元的输出端，每级电荷泵单元的电容器的一端作为该级电荷泵单元的第二输入端，每级电荷泵单元的电容器的另一端耦接至所述二极管的负极，在所述电荷泵链中的相邻的两级电荷泵单元中，前级的电荷泵单元的输出端与后级的电荷泵单元的第一输入端耦接，至少部分二极管包括P型参杂区、N型参杂区和位于所述P型参杂区和所述N型参杂区之间的本征区，所述P型参杂区形成所述二极管的正极，所述N型参杂区形成所述二极管的负极。

在一个实施例中，所述本征区为多晶硅区，所述P型参杂区是在多晶硅上进行P型参杂形成的，所述N型参杂区是在多晶硅上进行N型参杂形成的，所述多晶硅区、所述P型参杂区和所述N型参杂区位于同一层并且所述多晶硅区与所述P型参杂区和所述N型参杂区均相邻。

在一个实施例中，所述P型参杂区、多晶硅区和所述N型参杂区形成于浅沟槽绝缘体或场氧化物之上。具体的，所述二极管是采用CMOS工艺制作而成的。

在一个实施例中，在所述电荷泵链的相邻的两级电荷泵单元中，有一级电荷泵单元的第二输入端与第一驱动时钟信号相连，另一级电荷泵单元的第二输入端与第二驱动时钟信号相连，第一驱动时钟信号与第二驱动时钟信号的相位相反，位于所述电荷泵链的最前端的电荷泵单元的第一输入端与输入电压耦接。

在一个实施例中，所述电荷泵链的相邻的三级电荷泵单元中的间隔的两级电荷泵单元的第二输入端与相同的驱动时钟信号耦接。

在一个实施例中，每条电荷泵链还包括末端二极管，所述末端二极管的输入端与位于所述电荷泵链的最后端的电荷泵单元的输出端耦接。

在一个实施例中，所述电荷泵链为两条，两条电荷泵链的最前端的两级电荷泵单元的两个二极管的正极相连，两条电荷泵链的最前端的两级电荷泵单元的两个二极管共用一个P型参杂区作为它们共用的正极，两条电荷泵链的两个末端二极管的负极相连，两条电荷泵链的两个末端二极管共用一个N型参杂区作为它们共同的负极，两条电荷泵链的最前端的两级电荷泵单元的两个第二输入端中一个耦接至第一驱动时钟信号，另一个耦接至第二驱动时钟信号，在一个电荷泵链包括三级或以上的电荷泵单元时，同一电荷泵链的相邻的三级电荷泵单元中的间隔的两级电荷泵单元的第二输入端与相同的驱动时钟信号耦接。

在一个实施例中，每个电容器包括第一电极板和第二电极板，与相同驱动时钟信号耦接的各个电容器的第一电极板作为一个整体与相同驱动时钟信号耦接，与相同驱动时钟信号相连的各个电容器的第二电极板相互独立。

在一个实施例中，所述电荷泵链为2N条，其中N大于等于2，每两条电荷泵形成一级电荷泵链，N级电荷泵前后串联在一起，不同级电荷泵中的驱动时钟信号的频率不同，位于一级电荷泵的最后端的两级电荷泵单元的两个输出端分别与其后方相邻的一级电荷泵的最前端的两级电荷泵单元的两个第一输入端耦接，每级电荷泵均包括两个末端二极管，这两个末端二极管的正极分别连接至该级电荷泵的最后端的两级电荷泵单元的两个输出端。

与现有技术相比，本发明的电荷泵电路中的二极管包括P型参杂区、N型参杂区和位于所述P型参杂区和所述N型参杂区之间的本征区，这样提高了所述二极管的击穿电压，从而使得所述电荷泵电路具有较高的击穿电压。

此外，将耦接至相同驱动时钟信号的多个电容器的第一极板设置为一个整体，这样使得多个电容器的结构更为紧凑，减小所述电荷泵电路占用的面积。另外，所述电荷泵电路可以具有多个输出，可以具有多个时钟域。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为电荷泵电路(或称电压倍增器)的电路示意图；

图2为使用NMOS场效应晶体管作为图1中的二极管的示例图；

图3为本发明中的电荷泵电路中的二极管的改进结构的侧面剖视结构示意图；

图4为本发明中的电荷泵电路中的二极管在第一实施例中的俯视结构示意图；

图5为本发明中的电荷泵电路中的两个电荷泵链的最前端的电荷泵单元的两个二极管的俯视结构示意图；

图6为图5中的两个二极管的连接关系的简化示意图；

图7为本发明中的电荷泵电路中的两个末端二极管的俯视结构示意图；

图8为图7中的两个末端二极管的连接关系的简化示意图；

图9为本发明中的集成式电容器的结构示意图；

图10为多输出多时钟域的电荷泵电路在一个实施例中的电路示意图。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

在本发明中，除非另有明确的规定和限定，术语“相连”、“连接”、“耦接”等术语应做广义理解；例如，可以是直接连接，也可以通过中间媒介间接相连，所述中间媒介可以是电子元器件、功能电路等。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

本发明的目的之一在于提供一种电荷泵电路，其中至少部分二极管包括P型参杂区、N型参杂区和位于所述P型参杂区和所述N型参杂区之间的本征(Intrinsic)区，从而形成PIN二极管，这样提高了所述二极管的击穿电压，从而使得所述电荷泵电路具有较高的击穿电压。所述本征区近似于介质。

图1为电荷泵电路的电路示意图。如图1所述的，所述电荷泵电路包括两条电荷泵链，分别被称为第一电荷泵链和第二电荷泵链。每条电荷泵链包括多级电荷泵单元。在这个示例中，第一电荷泵链包括四级电荷泵单元，分别标记为101、102、103和104，第一电荷泵链包括四级电荷泵单元，分别标记为111、112、113和114。每级电荷泵单元包括二极管和电容器，每级电荷泵单元的二极管的正极作为该级电荷泵单元的第一输入端，每级电荷泵单元的二极管的负极作为该级电荷泵单元的输出端，每级电荷泵单元的电容器的一端作为该级电荷泵单元的第二输入端，每级电荷泵单元的电容器的另一端耦接至所述二极管的负极。在所述电荷泵链中的相邻的两级电荷泵单元中，前级的电荷泵单元的输出端与后级的电荷泵单元的第一输入端耦接，比如，电荷泵单元101的输出端与电荷泵单元102的第一输入端耦接，电荷泵单元1112的输出端与电荷泵单元1113的第一输入端耦接。

在所述电荷泵链的相邻的两级电荷泵单元中，有一级电荷泵单元的第二输入端与第一驱动时钟信号clk1相连，另一级电荷泵单元的第二输入端与第二驱动时钟信号clk1_b相连。第一驱动时钟信号clk1与第二驱动时钟信号clk1_b的相位相反，具体的，在第一驱动时钟信号clk1为高电平时，第二驱动时钟信号clk1_b为低电平，在第二驱动时钟信号clk1_b为高电平时，第一驱动时钟信号clk1为低电平时。比如，电荷泵单元101、103、112、114的第二输入端与第一驱动时钟信号clk1耦接，电荷泵单元102、104、111、113的第二输入端与第二驱动时钟信号clk1_b耦接。也就是说，所述电荷泵链的相邻的三级电荷泵单元中的间隔的两级电荷泵单元的第二输入端与相同的驱动时钟信号耦接，比如，间隔的电荷泵单元102和104，112和114的第二输入端与相同的驱动时钟信号耦接。两条电荷泵链的最前端的两级电荷泵单元的两个第二输入端中一个耦接至第一驱动时钟信号，另一个耦接至第二驱动时钟信号，比如电荷泵单元101的第二输入端耦接至第一驱动时钟信号clk1，电荷泵单元111的第二输入端耦接至第二驱动时钟信号clk1_b。

位于所述电荷泵链的最前端的电荷泵单元101或111的第一输入端与输入电压Vin耦接。每条电荷泵链还包括末端二极管D10或D11，所述末端二极管的正极与位于所述电荷泵链的最后端的电荷泵单元的输出端耦接，所述末端二极管的正极得到输出电压Vout。

在一个可替换的实施例中，根据设计需要，所述电荷泵电路还可以只有一条电荷泵链，还可以有更多条电荷泵链，上文中的两条电荷泵链只是一个示例。

所述电荷泵电路的详细原理简述如下。在第一驱动时钟信号为低电平时，所述电荷泵单元101的二极管导通，所述电荷泵单元101的输出端的电压被充电至(Vin-Vth)，Vth为所述二极管的导通阈值电压。在第一驱动时钟信号为高电平时，如果第一驱动时钟信号的高电平的电压为Vin，则此时所述电荷泵单元101的输出端的电压被增压为2Vin-Vth，而此时第二驱动时钟信号为低电平，所述电荷泵单元102的二极管导通，将所述电荷泵单元102的输出端充电至2Vin-2Vth。在第二驱动时钟信号为高电平，将所述电荷泵单元102的输出端的电压被增压至3Vin-2Vth，此时第一驱动时钟信号为低电平，所述电荷泵单元103的二极管导通，将所述电荷泵单元103的输出端充电至3Vin-3Vth。以此类推，电压被逐步升高。

为解决现有技术中的二极管的击穿电压较低的问题，在本发明改进了二极管的结构。图3为本发明中的电荷泵电路中的二极管的改进结构的侧面剖视结构示意图。图4为本发明中的电荷泵电路中的二极管在第一实施例中的俯视结构示意图。至少部分二极管采用图3和图4中所示的改进结构，比如，至少末端二极管采用采用图3和图4中所示的改进结构。在有的实施例中，也可以使得靠近最终输出端的1个或多个二极管采用图3和图4中所示的改进结构，以解决这些二极管的耐压问题，也可以使得每个二极管都采用采用图3和图4中所示的改进结构。

如图3和4所示的，具有改进结构的二极管包括P型参杂区311、N型参杂区313和位于所述P型参杂区311和所述N型参杂区313之间的本征区312，所述P型参杂区311形成所述二极管的正极，所述N型参杂区313形成所述二极管的负极，即所述二极管为PIN二极管。具体的，如图4所示的，所述本征区312为多晶硅区，所述P型参杂区311是在多晶硅上进行P型参杂形成的，所述N型参杂区313是在多晶硅上进行N型参杂形成的，多晶硅电阻的位于P型参杂区和N型参杂区的未被参杂的区域形成所述多晶硅区。所述多晶硅区312、所述P型参杂区311和所述N型参杂区313位于同一层并且所述多晶硅区与所述P型参杂区和所述N型参杂区均相邻。

如图3所示的，所述P型参杂区311、多晶硅区312和所述N型参杂区313形成于浅沟槽绝缘体STI或场氧化物FOX之上。所述浅沟槽绝缘体STI或场氧化物FOX为所述二极管的正极或负极到地或衬底之间提供绝缘隔离，不存在现有技术中的寄生二极管，从而提高了所述二极管的端子(正极或负极)到衬底之间击穿电压。所述多晶硅区312提高了所述P型参杂区311和所述N型参杂区313的击穿电压。这样，可以提高所述电荷泵电路的整体的击穿电压，从而可以提供更高的输出电压。所述P型参杂区311、N型参杂区313均未轻参杂。图3中所示的其他结构，比如P-sub(P型衬底)、位于P-sub内的P+接触区、N-well(N阱)、位于N-well中的N+接触区、P-well(P阱)、位于P-well中的P+接触区、浅沟槽绝缘体STI都是CMOS工艺形成的结构，兼容CMOS工艺。所述P-sub内的P+接触区接地，所述N-well中的N+接触区和P-well中的P+接触区互连。

采用改进结构的二极管仍然可以采用CMOS工艺制作而成的，兼容了现有制造工艺，降低了生产成本。

结合图1所示，两条电荷泵链的两个末端二极管D11和D10的负极相连。在一个优选的实施例中，两条电荷泵链的两个末端二极管D11和D10可以共用一个N型参杂区313作为它们共同的负极，具体结构如图5和6所示的。这样可以降低两个末端二极管D11和D10占用的面积。此时，每个末端二极管仍然包括P型参杂区311、N型参杂区313和位于所述P型参杂区311和所述N型参杂区313之间的本征区312。

结合图1所示，两条电荷泵链的最前端的两级电荷泵单元101和111的两个二极管的正极相连。在一个优选的实施例中，两条电荷泵链的最前端的两级电荷泵单元的两个二极管D101和D111可以共用一个P型参杂区作为它们共用的正极，具体结构如图7和8所示的。这样可以降低两个二极管D101和D111占用的面积。此时，每个二极管仍然包括P型参杂区311、N型参杂区313和位于所述P型参杂区311和所述N型参杂区313之间的本征区312。

为了进一步降低面积，在一个优选的实施例中，可以将各个电容器集成起来。每个电容器包括第一电极板和第二电极板。与相同驱动时钟信号耦接的各个电容器的第一电极板作为一个整体与相同驱动时钟信号耦接，与相同驱动时钟信号相连的各个电容器的第二电极板相互独立。结合图9所示的，现有的电容器C1、C2和C3等是相互独立的，每个电容器C1、C2和C3包括第一电极板711、712和713以及第二电极板721、722和723。由于电容器C1、C2和C3的第一电极板711、712和713都与第一驱动时钟信号clk1相连，因此这些电容器C1、C2和C3的第一电极板711、712和713可以做成一个整体，因此本发明中，将集成一个整体式的电极板810，第二电极板仍然采用三个，即821、822和823，这样可以降低电容器的面积。同样的，还可以将连接至第二驱动时钟信号clk_b的电容器的第一电极板做成一个整体，实现所述电容器的集成。需要知道的是，图9仅仅是示例性的给出了三个电容器，在其他实施例中，可以更改电容器的数目。

在一个实施例中，所述电荷泵链为2N条，其中N大于等于2。每两条电荷泵链形成一级电荷泵，N级电荷泵前后串联在一起，不同级电荷泵中的驱动时钟信号的频率不同。位于一级电荷泵的最后端的两级电荷泵单元的两个输出端分别与其后方相邻的一级电荷泵的最前端的两级电荷泵单元的两个第一输入端耦接，每级电荷泵均包括两个末端二极管，这两个末端二极管的正极分别连接至该级电荷泵的最后端的两级电荷泵单元的两个输出端。

图10为多输出多时钟域的电荷泵电路在一个实施例中的电路示意图。如图10所示的，其包括有4条电荷泵链，其中前边两条电荷泵链形成第一级电荷泵910，后边两条电荷泵链形成第二级电荷泵920。第一级电荷泵910的最后端的两级电荷泵单元的两个输出端分别与第二级电荷泵920的最前端的两级电荷泵单元的两个第一输入端耦接。第一级电荷泵910包括两个末端二极管DO1和DO2，第二级电荷泵920包括两个末端二极管DO3和DO4。第一级电荷泵910的驱动时钟信号clk1和clk1_b的频率与第二级电荷泵920的驱动时钟信号clk2和clk2_b的频率不同，clk1和clk1_b相位相反，clk2和clk2_b相位相反。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域人员可以将本说明书中描述的不同实施例或示例进行接合和组合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改和变型。

Claims (10)

1.一种电荷泵电路，其特征在于，其包括：

至少一条电荷泵链，每条电荷泵链包括多级电荷泵单元，每级电荷泵单元包括二极管和电容器，每级电荷泵单元的二极管的正极作为该级电荷泵单元的第一输入端，每级电荷泵单元的二极管的负极作为该级电荷泵单元的输出端，每级电荷泵单元的电容器的一端作为该级电荷泵单元的第二输入端，每级电荷泵单元的电容器的另一端耦接至所述二极管的负极，

在所述电荷泵链中的相邻的两级电荷泵单元中，前级的电荷泵单元的输出端与后级的电荷泵单元的第一输入端耦接，

至少部分二极管包括P型参杂区、N型参杂区和位于所述P型参杂区和所述N型参杂区之间的本征区，所述P型参杂区形成所述二极管的正极，所述N型参杂区形成所述二极管的负极。

2.根据权利要求1所述的电荷泵电路，其特征在于，所述本征区为多晶硅区，所述P型参杂区是在多晶硅上进行P型参杂形成的，所述N型参杂区是在多晶硅上进行N型参杂形成的，所述多晶硅区、所述P型参杂区和所述N型参杂区位于同一层并且所述多晶硅区与所述P型参杂区和所述N型参杂区均相邻。

3.根据权利要求2所述的电荷泵电路，其特征在于，所述P型参杂区、多晶硅区和所述N型参杂区形成于浅沟槽绝缘体或场氧化物之上。

4.根据权利要求3所述的电荷泵电路，其特征在于，所述二极管是采用CMOS工艺制作而成的。

5.根据权利要求1-4任一所述的电荷泵电路，其特征在于，

在所述电荷泵链的相邻的两级电荷泵单元中，有一级电荷泵单元的第二输入端与第一驱动时钟信号相连，另一级电荷泵单元的第二输入端与第二驱动时钟信号相连，第一驱动时钟信号与第二驱动时钟信号的相位相反，

位于所述电荷泵链的最前端的电荷泵单元的第一输入端与输入电压耦接。

6.根据权利要求5所述的电荷泵电路，其特征在于，

所述电荷泵链的相邻的三级电荷泵单元中的间隔的两级电荷泵单元的第二输入端与相同的驱动时钟信号耦接。

7.根据权利要求5所述的电荷泵电路，其特征在于，每条电荷泵链还包括末端二极管，所述末端二极管的输入端与位于所述电荷泵链的最后端的电荷泵单元的输出端耦接，

至少末端二极管包括P型参杂区、N型参杂区和位于所述P型参杂区和所述N型参杂区之间的本征区，所述P型参杂区形成所述末端二极管的正极，所述N型参杂区形成所述末端二极管的负极。

8.根据权利要求7所述的电荷泵电路，其特征在于，所述电荷泵链为两条，

两条电荷泵链的最前端的两级电荷泵单元的两个二极管的正极相连，两条电荷泵链的最前端的两级电荷泵单元的两个二极管共用一个P型参杂区作为它们共用的正极，

两条电荷泵链的两个末端二极管的负极相连，两条电荷泵链的两个末端二极管共用一个N型参杂区作为它们共同的负极，

两条电荷泵链的最前端的两级电荷泵单元的两个第二输入端中一个耦接至第一驱动时钟信号，另一个耦接至第二驱动时钟信号，在一个电荷泵链包括三级或以上的电荷泵单元时，同一电荷泵链的相邻的三级电荷泵单元中的间隔的两级电荷泵单元的第二输入端与相同的驱动时钟信号耦接。

9.根据权利要求8所述的电荷泵电路，其特征在于，

每个电容器包括第一电极板和第二电极板，与相同驱动时钟信号耦接的各个电容器的第一电极板作为一个整体与相同驱动时钟信号耦接，与相同驱动时钟信号相连的各个电容器的第二电极板相互独立。

10.根据权利要求5所述的电荷泵电路，其特征在于，

所述电荷泵链为2N条，其中N大于等于2，每两条电荷泵形成一级电荷泵链，N级电荷泵前后串联在一起，不同级电荷泵中的驱动时钟信号的频率不同，

位于一级电荷泵的最后端的两级电荷泵单元的两个输出端分别与其后方相邻的一级电荷泵的最前端的两级电荷泵单元的两个第一输入端耦接，

每级电荷泵均包括两个末端二极管，这两个末端二极管的正极分别连接至该级电荷泵的最后端的两级电荷泵单元的两个输出端。

Images