[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN116052596B - 一种显示面板及其驱动方法、显示装置 - Google Patents

一种显示面板及其驱动方法、显示装置 Download PDF

Info

Publication number
CN116052596B
CN116052596B CN202310179066.0A CN202310179066A CN116052596B CN 116052596 B CN116052596 B CN 116052596B CN 202310179066 A CN202310179066 A CN 202310179066A CN 116052596 B CN116052596 B CN 116052596B
Authority
CN
China
Prior art keywords
data writing
module
row
electrically connected
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310179066.0A
Other languages
English (en)
Other versions
CN116052596A (zh
Inventor
张蒙蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202310179066.0A priority Critical patent/CN116052596B/zh
Publication of CN116052596A publication Critical patent/CN116052596A/zh
Application granted granted Critical
Publication of CN116052596B publication Critical patent/CN116052596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请实施例提供一种显示面板及其驱动方法、显示装置,显示面板包括多行像素电路,像素电路包括驱动晶体管、数据写入模块和阈值抓取模块;第i行像素电路中阈值抓取模块的控制端与第i+1行像素电路中阈值抓取模块的控制端电连接,i≥1;像素电路包括依次进行的第一偏置调节阶段和数据写入阶段。第一偏置调节阶段,数据写入模块向驱动晶体管传输第一调节电压;数据写入阶段,数据写入模块向驱动晶体管传输数据电压,且阈值抓取模块开启,数据写入模块关闭的时刻与阈值抓取模块关闭的时刻之间的时长为第一时长;第i行像素电路和第i+1行像素电路中,第一时长较大的像素电路的第一偏置调节阶段开启的时刻较早。本申请可改善显示面板的亮暗线问题。

Description

一种显示面板及其驱动方法、显示装置
【技术领域】
本申请涉及显示技术领域,尤其是涉及一种显示面板及其驱动方法、显示装置。
【背景技术】
有机发光二极管(organic light-emitting diode,OLED)显示面板具有功耗低、自发光、宽视角、宽温度特性及响应速度快等优点,在市场上具有广泛的应用。显示面板中,像素电路用于驱动发光元件发光,并且通常采用设置于外围的移位寄存电路为像素电路提供驱动信号。
现有技术中,为了减小显示面板的边框,通常会设计一行移位寄存电路驱动两行像素电路,但这会导致该两行像素电路所分别驱动的发光元件的亮度不同,影响显示面板的显示品质。
【申请内容】
有鉴于此,本申请实施例提供了一种显示面板及其驱动方法、显示装置,以解决上述问题。
第一方面,本申请实施例提供一种显示面板的驱动方法,显示面板包括多行像素电路,像素电路包括驱动晶体管、数据写入模块和阈值抓取模块;驱动晶体管用于产生发光驱动电流,数据写入模块的输入端与第一信号线电连接、输出端与驱动晶体管的第一极电连接,阈值抓取模块的输入端与驱动晶体管的第二极电连接、输出端与驱动晶体管的栅极电连接;其中,第i行像素电路中阈值抓取模块的控制端与第i+1行像素电路中阈值抓取模块的控制端电连接,i≥1;
像素电路的一个工作周期包括第一偏置调节阶段和在第一偏置调节阶段之后进行的数据写入阶段;驱动方法包括:
在第一偏置调节阶段,数据写入模块开启,第一信号线向数据写入模块传输第一调节电压;
在数据写入阶段,数据写入模块和阈值抓取模块开启,第一信号线向数据写入模块传输数据电压,且数据写入模块关闭的时刻与阈值抓取模块关闭的时刻之间的时长为第一时长;
其中,在第i行像素电路和第i+1行像素电路中,第一时长大的一行像素电路的第一偏置调节阶段开启的时刻早于第一时长小的一行像素电路的第一偏置调节阶段开启的时刻。
在第一方面的一种实现方式中,像素电路还包括第一复位模块,第一复位模块的输入端与第一复位信号线电连接、输出端与驱动晶体管的栅极电连接;第i行像素电路中第一复位模块的控制端与第i+1行像素电路中第一复位模块的控制端电连接;像素电路的一个工作周期还包括复位阶段,复位阶段在数据写入阶段之前进行;
驱动方法还包括:在复位阶段,第一复位模块开启。
在第一方面的一种实现方式中,第一偏置调节阶段在复位阶段之前进行。
在第一方面的一种实现方式中,第一偏置调节阶段与复位阶段至少部分交叠。
在第一方面的一种实现方式中,数据写入模块包括第一子数据写入模块和第二子数据写入模块,第一信号线包括第一子信号线和第二子信号线,第一子数据写入模块的输入端与第一子信号线电连接、输出端与驱动晶体管的第一极电连接;第二子数据写入模块的输入端与第二子信号线电连接、输出端与驱动晶体管的第一极电连接;
在第一偏置调节阶段,数据写入模块开启,第一信号线向数据写入模块传输第一调节电压,包括:在第一偏置调节阶段,第一子数据写入模块开启,第二子数据写入模块关闭,第一子信号线向第一子数据写入模块传输第一调节电压;
在数据写入阶段,数据写入模块和阈值抓取模块开启,第一信号线向数据写入模块传输数据电压,包括:在数据写入阶段,第二子数据写入模块和阈值抓取模块开启,第一子数据写入模块关闭,第二子信号线向第二子数据写入模块传输数据电压。
在第一方面的一种实现方式中,在数据写入阶段,第二子数据写入模块关闭的时刻与阈值抓取模块关闭的时刻之间的时长为第一时长;
在第i行像素电路和第i+1行像素电路中,第一时长大的一行像素电路的第一子数据写入模块开启的时刻早于第一时长小的一行像素电路的第一子数据写入模块开启的时刻。
在第一方面的一种实现方式中,第一子数据写入模块的控制端与第一扫描线电连接,第二子数据写入模块的控制端与第二扫描线电连接;其中,不同行的像素电路分别与不同的第二扫描线电连接,第j行像素电路和第j+1行像素电路与同一第一扫描线电连接,且第j行像素电路中阈值抓取模块的控制端与第j+1行像素电路中阈值抓取模块的控制端电绝缘,j≥2,且j≠i。
在第一方面的一种实现方式中,在像素电路的一个工作周期中,第一子数据写入模块关闭的时刻与阈值抓取模块开启的时刻之间的时长为第二时长;在第j行像素电路和第j+1行像素电路中,第一时长大的一行像素电路中的第二时长大于第一时长小的一行像素电路中的第二时长。
在第一方面的一种实现方式中,像素电路还包括第二复位模块,第二复位模块的输入端与第二复位信号线电连接、输出端与发光元件的第一极电连接、控制端与第一扫描线电连接;第一扫描线传输的信号控制第二复位模块与第一子数据写入模块的开关状态相同。
在第一方面的一种实现方式中,阈值抓取模块的控制端与第三扫描线电连接,第一复位模块的控制端与第四扫描线电连接;阈值抓取模块包括阈值抓取晶体管,阈值抓取晶体管的第一极与驱动晶体管的第二极电连接、第二极与驱动晶体管的栅极电连接、栅极与第三扫描线电连接;第一复位模块包括第一复位晶体管,第一复位晶体管的第一极与第一复位信号线电连接、第二极与驱动晶体管的栅极电连接、栅极与第四扫描线电连接;
在第一方面的一种实现方式中,第一复位晶体管和阈值抓取晶体管均包括金属氧化物有源层。
第二方面,本申请实施例提供一种显示面板,显示面板使用如第一方面提供的驱动方法进行驱动。
第三方面,本申请实施例提供一种显示装置,包括如第二方面提供的显示面板。
本申请实施例中,设置第i行像素电路中阈值抓取模块的控制端与第i+1行像素电路中阈值抓取模块的控制端电连接,且在第i行像素电路和第i+1行像素电路中,第一时长大的一行像素电路中的第一偏置调节阶段开启的时刻早于第一时长小的一行像素电路的第一偏置调节阶段开启的时刻,则可以使得第一时长大的一行像素电路中驱动晶体管的负偏压时长较大,进而使得第一时长大的一行像素电路中驱动晶体管负偏压的程度较大。由于负偏压程度较大的驱动晶体管传输电荷的速度较小,这就使得第一时长大的一行像素电路中驱动晶体管的栅极电位与第一时长小的一行像素电路中驱动晶体管的栅极电位相同成为了可能,从而有利于减小第i行像素电路和第i+1行像素电路所分别驱动的发光元件的亮度差异,改善显示面板出现的亮暗线问题,进而提高显示面板的显示品质。
【附图说明】
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为本申请实施例提供的一种显示面板的示意图;
图2为图1中像素电路的一种原理图;
图3为图2所示像素电路的一种示意图;
图4为图3所示像素电路的一种时序图;
图5为图3所示像素电路的又一种时序图;
图6为图3所示像素电路的又一种时序图;
图7为本申请实施例提供的又一种像素电路的原理图;
图8为图7所示像素电路的一种示意图;
图9为图8所示像素电路的一种时序图;
图10为本申请实施例提供的一种相邻三行像素电路的连接示意图;
图11为图10所示像素电路的一种时序图;
图12为本申请实施例提供的又一种显示面板的示意图;
图13为本申请实施例提供的一种显示装置的示意图。
【具体实施方式】
为了更好的理解本申请的技术方案,下面结合附图对本申请实施例进行详细描述。
应当明确,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。
应当理解,本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
本说明书的描述中,需要理解的是,本申请权利要求及实施例所描述的“基本上”、“近似”、“大约”、“约”、“大致”“大体上”等词语,是指在合理的工艺操作范围内或者公差范围内,可以大体上认同的,而不是一个精确值。
应当理解,尽管在本申请实施例中可能采用术语第一、第二等来描述子信号线、子数据写入模块、扫描线等,但这些子信号线、子数据写入模块、扫描线等不应限于这些术语。这些术语仅用来将子信号线、子数据写入模块、扫描线等彼此区分开。例如,在不脱离本申请实施例范围的情况下,第一扫描线也可以被称为第二扫描线,类似地,第二扫描线也可以被称为第一扫描线。
本案申请人通过细致深入研究,对于现有技术中所存在的问题,而提供了一种解决方案。
图1为本申请实施例提供的一种显示面板的示意图,图2为图1中像素电路的一种原理图,图3为图2所示像素电路的一种示意图,图4为图3所示像素电路的一种时序图。
本申请实施例提供一种显示面板01的驱动方法,显示面板01的结构如图1所示,包括多行像素电路10和多个发光元件20,像素电路10用于为发光元件20提供发光驱动电流。显示面板01还包括多条沿行方向X排布的第一信号线DL1,第一信号线DL1沿列方向Y延伸,至少部分沿列方向Y排布的像素电路10与同一第一信号线DL1电连接。
如图2、图3所示,像素电路10包括驱动晶体管Md、数据写入模块101和阈值抓取模块102;驱动晶体管Md用于产生发光驱动电流,数据写入模块101的输入端1011与第一信号线DL1电连接、输出端1012与驱动晶体管Md的第一极电连接;阈值抓取模块102的输入端1021与驱动晶体管Md的第二极电连接、输出端1022与驱动晶体管Md的栅极电连接。驱动晶体管Md的第一极可以为其源极、第二极可以为其漏极。
其中,第i行像素电路10中阈值抓取模块102的控制端1023与第i+1行像素电路10中阈值抓取模块102的控制端1023电连接,i≥1。
结合图4所示,像素电路10的一个工作周期Z包括第一偏置调节阶段E1和在第一偏置调节阶段E1之后进行的数据写入阶段E2。
显示面板的驱动方法包括:
步骤B1:在第一偏置调节阶段E1,数据写入模块101开启,第一信号线DL1向数据写入模块101传输第一调节电压V1。
步骤B2:在数据写入阶段E2,数据写入模块101和阈值抓取模块102开启,第一信号线DL1向数据写入模块101传输数据电压Vdata,并且数据写入模块101关闭的时刻与阈值抓取模块102关闭的时刻之间的时长为第一时长G1。
可以理解的是,上述第一时长G1是指:同一像素电路10中,在数据写入阶段E2,数据写入模块101开启之后关闭的时刻与阈值抓取模块102开启之后关闭的时刻之间的时长。
在步骤B1中,第一调节电压V1可以通过开启的数据写入模块101传输至驱动晶体管Md的第一极。在步骤B2中,由于驱动晶体管Md会在数据写入阶段E1开启,数据电压Vdata可以通过开启的数据写入模块101、驱动晶体管Md、阈值抓取模块102传输至驱动晶体管Md的栅极。
可选地,结合图3和图4所示,数据写入模块101的控制端1011与第一控制线SK1电连接,数据写入模块101包括数据写入晶体管M1,数据写入晶体管M1的第一极与第一信号线DL1电连接、第二极与驱动晶体管Md的第一极电连接、栅极与第一控制线SK1电连接。阈值抓取模块102包括阈值抓取晶体管M2,阈值抓取晶体管M2的第一极与驱动晶体管Md的第二极电连接、第二极与驱动晶体管Md的栅极电连接、栅极与第二控制线SK2电连接。
在第一偏置调节阶段E1,第一控制线SK1传输有效信号(如低电平信号)控制数据写入晶体管M1开启,第一信号线DL1传输的第一调节电压V1通过开启的数据写入晶体管M1传输至驱动晶体管Md的第一极。
在数据写入阶段E2,第一控制线SK1传输有效信号(如低电平信号)控制数据写入晶体管M1开启,第二控制线SK2传输有效信号(如高电平信号)控制阈值抓取晶体管M2开启,第一信号线DL1传输的数据电压Vdata通过开启的数据写入晶体管M1、驱动晶体管Md、阈值抓取晶体管M2传输至驱动晶体管Md的栅极。
其中,在第i行像素电路10和第i+1行像素电路10中,第一时长G1大的一行像素电路10的第一偏置调节阶段E1开启的时刻早于第一时长G1小的一行像素电路10的第一偏置调节阶段E1开启的时刻。
也就是说,在第i行像素电路10和第i+1行像素电路10中,第一时长G1大的一行像素电路10中,第一调节电压V1使得驱动晶体管Md偏压的程度较大;第一时长G1小的一行像素电路10中,第一调节电压V1使得驱动晶体管Md偏压的程度较小。
例如,结合图3和图4所示,第i行像素电路10中阈值抓取模块102的控制端1023与第i+1行像素电路10中阈值抓取模块102的控制端1023电连接,即第i行像素电路10中阈值抓取模块102的控制端1023与第i+1行像素电路10中阈值抓取模块102的控制端1023均与同一第二控制线SK2(i)电连接。第i行像素电路10中数据写入模块101的控制端1011与第i行的第一控制线SK1(i)电连接,第i+1行像素电路10中数据写入模块101的控制端1011与第i+1行的第一控制线SK1(i+1)电连接,即第i行像素电路10中数据写入模块101的控制端1011和第i+1行像素电路10中数据写入模块101的控制端1011分别与不同的第一控制线SK1电连接。
第i行像素电路10中的第一时长G1大于第i+1行像素电路10中的第一时长G1,第i行像素电路10的第一偏置调节阶段E1开启的时刻早于第i+1行像素电路10的第一偏置调节阶段E1开启的时刻。
可以理解的是,第一控制线SK1、第二控制线SK2通常由位于显示面板01边缘的移位寄存电路提供驱动信号。
本申请发明人对相关技术中的显示面板进行研究后发现,第i行像素电路10中阈值抓取模块102的控制端1023与第i+1行像素电路10中阈值抓取模块102的控制端1023与同一第二控制线SK2(i)电连接,则可以减小显示面板边缘处移位寄存电路的数量,从而有利于减小显示面板的边框。
但是,同一第二控制线SK2(i)传输的信号会控制第i行像素电路10中阈值抓取模块102和第i+1行像素电路10中阈值抓取模块102的开关状态相同。在第i行像素电路10中阈值抓取模块102和第i+1行像素电路10中阈值抓取模块102开启的时段内,第i行像素电路10中数据写入模块101和第i+1行像素电路10中数据写入模块101会分时开启,这就导致第i行像素电路10和第i+1行像素电路10中的第一时长G1不同,进而导致第i行像素电路10和第i+1行像素电路10中第一时长G1大的一者阈值补偿的时长较大,从而导致阈值补偿时长较大的像素电路10中驱动晶体管Md的栅极电位较高。
由于像素电路10向发光元件20提供的发光驱动电流的大小与驱动晶体管Md的栅极电位相关,这就导致第i行像素电路10和第i+1行像素电路10所分别驱动的发光元件20的亮度出现差异,从而导致显示面板出现亮暗线问题,影响显示面板的显示品质。
因此,在本申请实施例中,设置第i行像素电路10中阈值抓取模块102的控制端1023与第i+1行像素电路10中阈值抓取模块102的控制端1023电连接,且在第i行像素电路10和第i+1行像素电路10中,第一时长G1大的一行像素电路10中的第一偏置调节阶段E1开启的时刻早于第一时长G1小的一行像素电路10的第一偏置调节阶段E1开启的时刻,则可以使得第一时长G1大的一行像素电路10中驱动晶体管Md的负偏压时长较大,进而使得第一时长G1大的一行像素电路10中驱动晶体管Md负偏压的程度较大。由于负偏压程度较大的驱动晶体管Md传输电荷的速度较小,这就使得第一时长G1大的一行像素电路10中驱动晶体管Md的栅极电位与第一时长G1小的一行像素电路10中驱动晶体管Md的栅极电位相同成为了可能,从而有利于减小第i行像素电路10和第i+1行像素电路10所分别驱动的发光元件20的亮度差异,改善显示面板出现的亮暗线问题,进而提高显示面板的显示品质。
请继续参考图2和图3,在本申请的一个实施例中,像素电路10还包括第一复位模块103,第一复位模块103的输入端1031与第一复位信号线SL1电连接、输出端1032与驱动晶体管Md的栅极电连接。第i行像素电路10中第一复位模块103的控制端1033与第i+1行像素电路10中第一复位模块103的控制端1033电连接。
可选地,第i行像素电路10中第一复位模块103的控制端1033和第i+1行像素电路10中第一复位模块103的控制端1033与同一第三控制线SK3(i)电连接,第三控制线SK3(i)传输的信号控制第i行像素电路10中第一复位模块103和第i+1行像素电路10中第一复位模块103的开关状态相同。
结合图4所示,像素电路10的一个工作周期Z还包括复位阶段E11,复位阶段E11在数据写入阶段E2之前进行。
驱动方法还包括:
步骤B3:在复位阶段E11,第一复位模块103开启。
在步骤B3中,第一复位信号线SL1上的第一复位电压Vref1可以通过开启的第一复位模块103传输至驱动晶体管Md的栅极,完成对驱动晶体管Md栅极的复位。
可选地,结合图3和图4所示,第一复位模块103包括第一复位晶体管M3,第一复位晶体管M3的第一极与第一复位信号线SL1电连接、第二极与驱动晶体管Md的栅极电连接、栅极与第三控制线SK3电连接。
在复位阶段E11,第三控制线SK3传输有效信号(如高电平信号)控制第一复位晶体管M3开启,第一复位信号线SL1传输第一复位电压Vref1,第一复位电压Vref1通过开启的第一复位晶体管M3传输至驱动晶体管Md的栅极,完成对驱动晶体管Md栅极的复位。
在本申请的一个实施例中,在像素电路10的一个工作周期Z中,第一偏置调节阶段E1与复位阶段E11至少部分交叠。
可选地,如图4所示,第一偏置调节阶段E1位于复位阶段E11中。即数据写入模块101向驱动晶体管Md的第一极传输第一调节电压V1的时段位于第一复位模块103向驱动晶体管Md的栅极传输第一复位电压Vref1的时段内。
本申请实施例可以减小像素电路10的一个工作周期的时长,有利于实现显示面板的高频显示。同时,由于阈值抓取模块102可以在第一偏置调节阶段E1和复位阶段E11处于关闭状态,从而可以避免第一调节电压V1影响第一复位电压Vref1对驱动晶体管Md栅极的复位。
图5为图3所示像素电路的又一种时序图,图6为图3所示像素电路的又一种时序图。
可选地,如图5所示,第一偏置调节阶段E1还可以在复位阶段E11之前进行。
需要说明的是,在一些其他的实施例中,如图6所示,还可以设置第i行像素电路10与第i+1行像素电路10中,第一时长G1大的像素电路10的第一偏置调节阶段E1在复位阶段E11之前进行,第一时长G1小的像素电路10的第一偏置调节阶段E1与复位阶段E11至少部分交叠。
图7为本申请实施例提供的又一种像素电路的原理图,图8为图7所示像素电路的一种示意图,图9为图8所示像素电路的一种时序图。
在本申请的一个实施例中,如图7和图8所示,数据写入模块101包括第一子数据写入模块101A和第二子数据写入模块101B,第一信号线DL1包括第一子信号线DL11和第二子信号线DL12。
第一子数据写入模块101A的输入端101A1与第一子信号线DL11电连接、输出端101A2与驱动晶体管Md的第一极电连接。第二子数据写入模块101B的输入端101B1与第二子信号线DL12电连接、输出端101B2与驱动晶体管Md的第一极电连接。
步骤B1中,在第一偏置调节阶段E1,数据写入模块101开启,第一信号线DL1向数据写入模块101传输第一调节电压V1,包括:
步骤B11:在第一偏置调节阶段E1,第一子数据写入模块101A开启,第二子数据写入模块101B关闭,第一子信号线DL11向第一子数据写入模块101A传输第一调节电压V1。
步骤B2中,在数据写入阶段E2,数据写入模块101和阈值抓取模块102开启,第一信号线DL1向数据写入模块101传输数据电压Vdata,包括:
步骤B21:在数据写入阶段E2,第二子数据写入模块101B和阈值抓取模块102开启,第一子数据写入模块101A关闭,第二子信号线DL12向第二子数据写入模块101B传输数据电压Vdata。
在步骤B11中,在第一偏置调节阶段E1,第一调节电压V1可以通过开启的第一子数据写入模块101A传输至驱动晶体管Md的第一极。在步骤B21中,在数据写入阶段E2,数据电压Vdata可以通过开启的第二子数据写入模块101B、驱动晶体管Md、阈值抓取模块102传输至驱动晶体管Md的栅极。
可选地,结合图8和图9所示,第一子数据写入模块101A包括第一子数据写入晶体管M11,第一子数据写入晶体管M11的第一极与第一子信号线DL11电连接、第二极与驱动晶体管Md的第一极电连接、栅极与第一扫描线SP1电连接。第二子数据写入模块101B包括第二子数据写入晶体管M12,第二子数据写入晶体管M12的第一极与第二子信号线DL12电连接、第二极与驱动晶体管Md的第一极电连接、栅极与第二扫描线SP2电连接。阈值抓取模块102包括阈值抓取晶体管M2,阈值抓取晶体管M2的第一极与驱动晶体管Md的第二极电连接、第二极与驱动晶体管Md的栅极电连接、栅极与第三扫描线SP3电连接。
在第一偏置调节阶段E1,第一扫描线SP1传输有效信号(如低电平信号)控制第一子数据写入晶体管M11开启;第一子信号线DL11传输第一调节电压V1,第一调节电压V1通过开启的第一子数据写入晶体管M11传输至驱动晶体管Md的第一极。
在数据写入阶段E2,第二扫描线SP2传输有效信号(如低电平信号)控制第二子数据写入晶体管M12开启;第三扫描线SP3传输有效信号(如高电平信号)控制阈值抓取晶体管M2开启;第二子信号线DL12传输数据电压Vdata;由于驱动晶体管Md会在数据写入阶段E2开启,数据电压Vdata可以通过开启的第二子数据写入晶体管M12、驱动晶体管Md和阈值抓取晶体管M2传输至驱动晶体管Md的栅极。
其中,在数据写入阶段E2,第二子数据写入模块101B关闭的时刻与阈值抓取模块102关闭的时刻之间的时长为第一时长G1。此处第一时长G1是指:同一像素电路10中,在数据写入阶段E2,第二子数据写入模块101B开启之后关闭的时刻与阈值抓取模块102开启之后关闭的时刻之间的时长。
在第i行像素电路10和第i+1行像素电路10中,第一时长G1大的一行像素电路10的第一子数据写入模块101A开启的时刻早于第一时长G1小的一行像素电路10的第一子数据写入模块101A开启的时刻。
例如,结合图8和图9所示,第i行像素电路10中的第一时长G1大于第i+1行像素电路10中的第一时长G1,第i行像素电路10的第一子数据写入模块101A开启的时刻早于第i+1行像素电路10的第一子数据写入模块101A开启的时刻。
请继续参考图7和图8,在本申请的一个实施例中,阈值抓取模块102的控制端1023与第三扫描线SP3电连接,第一复位模块104的控制端1043与第四扫描线SP4电连接
阈值抓取模块102包括阈值抓取晶体管M2,阈值抓取晶体管M2的第一极与驱动晶体管Md的第二极电连接、第二极与驱动晶体管Md的栅极电连接、栅极与第三扫描线SP3电连接。
第一复位模块103包括第一复位晶体管M3,第一复位晶体管M3的第一极与第一复位信号线SL1电连接、第二极与驱动晶体管Md的栅极电连接、栅极与第四扫描线SP4电连接。
可选地,第一复位晶体管M3和阈值抓取晶体管M2均包括金属氧化物有源层。
具体地,第一复位晶体管M3和阈值抓取晶体管M2可以均包括氧化铟镓锌(indiumgallium zinc oxide,IGZO)有源层。由于氧化物半导体晶体管的关态漏电流低,则可以减小通过第一复位晶体管M3或阈值抓取晶体管M2的漏电流对驱动晶体管Md栅极电位的影响,有利于保持驱动晶体管Md栅极电位的稳定性,从而有利于提高像素电路10产生发光驱动电流的稳定性。
请继续参考图7和图8,在本申请的一个实施例中,像素电路10还包括第二复位模块104,第二复位模块104的输入端1041与第二复位信号线SL2电连接、输出端1042与发光元件20的第一极电连接、控制端1043与第一扫描线SP1电连接。
第一扫描线SP1传输的信号控制第二复位模块104与第一子数据写入模块101A的开关状态相同。
可选地,如图8所示,第二复位模块104包括第二复位晶体管M4,第二复位晶体管M4的第一极与第二复位信号线SL2电连接、第二极与发光元件20的第一极电连接、栅极与第一扫描线SP1电连接。第二复位晶体管M4的沟道类型与第一子数据写入晶体管M11的沟道类型相同。
此外,请继续参考图2、图3、图7和图8,像素电路10还包括电源电压写入模块105和发光控制模块106,电源电压写入模块105的输入端1051与电源电压信号线DY1电连接、输出端1052与驱动晶体管Md的第一极电连接、控制端1053与发光控制信号线EM电连接。发光控制模块106的输入端1061与驱动晶体管Md的第二极电连接、输出端1062与发光元件20的第一极电连接、控制端1063与发光控制信号线EM电连接。
可选地,如图3和图8所示,电源电压写入模块105包括电源电压写入晶体管M5,电源电压写入晶体管M5的第一极与电源电压信号线DY1电连接、第二极与驱动晶体管Md的第一极电连接、栅极与发光控制信号线EM电连接。发光控制模块106包括发光控制晶体管M6,发光控制晶体管M6的第一极与驱动晶体管Md的第二极电连接、第二极与发光元件20的第一极电连接、栅极与发光控制信号线EM电连接。
其中,第i行像素电路10可以与第i+1行像素电路连接同一发光控制信号线EM(i)。当然,第i行像素电路10与第i+1行像素电路10也可以分别连接不同的发光控制信号线EM。
为了将本申请技术方案阐述的更加清楚,下面结合图8和图9对图8所示像素电路10的工作过程进行说明。
需要说明的是,以下以第一子数据写入晶体管M11、第二子数据写入晶体管M12、第二复位晶体管M4、电源电压写入晶体管M5和发光控制晶体管M6为P型晶体管,阈值抓取晶体管M2和第一复位晶体管M3为N型晶体管为例进行说明。当然,第一子数据写入晶体管M11、第二子数据写入晶体管M12、第二复位晶体管M4、电源电压写入晶体管M5和发光控制晶体管M6中的任意一者也可以为N型晶体管,阈值抓取晶体管M2和第一复位晶体管M3中的任意一者也可以为P型晶体管。
像素电路10的一个工作周期Z包括复位阶段E11、第一偏置调节阶段E1、数据写入阶段E2和发光阶段E3。
在复位阶段E11,第四扫描线SP4传输高电平开启信号,第一复位晶体管M3开启;第二扫描线SP2及发光控制信号线EM均传输高电平关闭信号,第二子数据写入晶体管M12、电源电压写入晶体管M5和发光控制晶体管M6关闭;第三扫描线SP3传输低电平关闭信号,阈值抓取晶体管M2关闭。同时,第一复位信号线SL1传输第一复位电压Vref1,第一复位电压Vref1通过开启的第一复位晶体管M3传输至驱动晶体管Md的栅极,完成对驱动晶体管Md栅极的复位。
第一偏置调节阶段E1位于复位阶段E11中,在第一偏置调节阶段E1,第一扫描线SP1传输低电平开启信号,第一子数据写入晶体管M11和第二复位晶体管M4开启。此时,第一子信号线DL11传输第一调节电压V1,第一调节电压V1通过开启的第一子数据写入晶体管M11传输至驱动晶体管Md的第一极,使得驱动晶体管Md负偏压。
同时,第二复位信号线SL2传输第二复位电压Vref2,第二复位电压Vref2通过开启的第二复位晶体管M4传输至发光元件20的第一极,完成对发光元件20的复位。可选地,发光元件20包括有机发光二极管,第二复位电压Vref2通过开启的第五晶体管M5对有机发光二极管的阳极进行复位。
在数据写入阶段E2,第一扫描线SP1和发光控制信号线EM传输高电平关闭信号,第一子数据写入晶体管M11、第二复位晶体管M4、电源电压写入晶体管M5和发光控制晶体管M6关闭。第二扫描线SP2传输低电平开启信号,第二子数据写入晶体管M12开启;第三扫描线SP3传输高电平开启信号,阈值抓取晶体管M2开启;第四扫描线SP4传输低电平关闭信号,第一复位晶体管M3关闭。同时,第二子信号线DL12传输数据电压Vdata,在数据写入阶段E2的起始点,驱动晶体管Md的栅极电位为第一复位电压Vref1,驱动晶体管Md的第一极电位为数据电压Vdata,驱动晶体管Md的第一极与栅极之间的电位差为(Vdata-Vref1),两者的电位差大于0,因此,驱动晶体管Md开启,数据电压Vdata通过开启的驱动晶体管Md以及阈值抓取晶体管M2传输至驱动晶体管Md的栅极,使得驱动晶体管Md的栅极电位逐渐增加。当驱动晶体管Md的栅极电位等于(Vdata-∣Vth∣)时,驱动晶体管Md关闭。其中,Vth为驱动晶体管Md的阈值电压。
在发光阶段E3,第一扫描线SP1和第二扫描线SP2传输高电平关闭信号,第一子数据写入晶体管M11、第二子数据写入晶体管M12和第二复位晶体管M4关闭;第三扫描线SP3和第四扫描线SP4传输低电平关闭信号,阈值抓取晶体管M2和第一复位晶体管M3关闭;发光控制信号线EM传输低电平开启信号,电源电压写入晶体管M5和发光控制晶体管M6开启。同时,电源电压信号线DY1传输电源电压VDD,即驱动晶体管Md的第一极电位为电源电压VDD。由于电源电压VDD的电位大于数据电压Vdata的电位,则驱动晶体管Md产生发光驱动电流并通过发光控制晶体管M6传输至发光元件20,控制发光元件20发光。
其中,由于第i行像素电路10中阈值抓取晶体管M2的栅极和第i+1行像素电路10中阈值抓取晶体管M2的栅极与同一第三扫描线SP3(i)电连接,则第i行像素电路10中阈值抓取晶体管M2开启的时段与第i+1行像素电路10中阈值抓取晶体管M2开启的时段相同。而由于第i行像素电路10中第二子数据写入晶体管M12和第i+1行像素电路10中第二子数据写入晶体管M12开启的时段不同,且均位于阈值抓取晶体管M2开启的时段内,因此出现了第i行像素电路10和第i+1行像素电路10中第一时长G1大小不同的情况。
在第i行像素电路10和第i+1行像素电路10中,设置第一时长G1大的一行像素电路10的第一偏置调节阶段E1开启的时刻早于第一时长G1小的一行像素电路10的第一偏置调节阶段E1开启的时刻。则可以使得第一时长G1大的一行像素电路10中驱动晶体管Md的负偏压时长较大,进而使得第一时长G1大的一行像素电路10中驱动晶体管Md负偏压的程度较大。由于负偏压程度较大的驱动晶体管Md传输电荷的速度较小,这就使得第一时长G1大的一行像素电路10中驱动晶体管Md的栅极电位与第一时长G1小的一行像素电路10中驱动晶体管Md的栅极电位相同成为了可能,从而有利于减小第i行像素电路10和第i+1行像素电路10所分别驱动的发光元件20的亮度差异,改善显示面板出现的亮暗线问题,进而提高显示面板的显示品质。
需要说明的是,图9仅是示意出了第i行像素电路10中的第一时长G1大于第i+1行像素电路10中的第一时长G1,且第i行像素电路10的第一偏置调节阶段E1开启的时刻早于第i+1行像素电路10的第一偏置调节阶段E1开启的时刻。在一些其他的实施例中,也可以设置第i+1行像素电路10中的第一时长G1大于第i行像素电路10中的第一时长G1,且第i+1行像素电路10的第一偏置调节阶段E1开启的时刻早于第i行像素电路10的第一偏置调节阶段E1开启的时刻。
图10为本申请实施例提供的一种相邻三行像素电路的连接示意图,图10所示像素电路10的结构与图8所示像素电路10的结构相同。
在本申请的一个实施例中,结合图8和图10所示,像素电路10中,第一子数据写入模块101A的控制端101A3与第一扫描线SP1电连接,第二子数据写入模块101B的控制端101B3与第二扫描线SP2电连接。
其中,不同行的像素电路10分别与不同的第二扫描线SP2电连接,第j行像素电路10和第j+1行像素电路10与同一第一扫描线SP1电连接,并且第j行像素电路10中阈值抓取模块102的控制端1023与第j+1行像素电路10中阈值抓取模块102的控制端1023电绝缘,j≥2,且j≠i。
也就是说,第j行像素电路10中第一子数据写入模块101A的控制端101A3和第j+1行像素电路10中第一子数据写入模块101A的控制端101A3与同一第一扫描线SP1(j)电连接,并且第j行像素电路10中阈值抓取模块102的控制端1023和第j+1行像素电路10中阈值抓取模块102的控制端1023分别与不同的第三扫描线SP3电连接,j≥2,且j≠i。
可选地,j=i+1。
例如,结合图8和图10所示,当i=1,j=2时,第1行像素电路10和第2行像素电路10所电连接的第三扫描线SP3及第四扫描线SP4相同,且与第3行像素电路10所电连接的第三扫描线SP3及第四扫描线SP4不同;第2行像素电路10和第3行像素电路10所电连接的第一扫描线SP1相同,且与第1行像素电路10所电连接的第一扫描线SP1不同;第1行像素电路10、第2行像素电路10和第3行像素电路10所电连接的第二扫描线SP2各不相同。
本申请实施例中,设置第j行像素电路10和第j+1行像素电路10与同一第一扫描线SP1电连接,有利于进一步减小显示面板中的走线数量,降低显示面板成本。而且由于第一扫描线SP1通常由位于显示面板01边缘的移位寄存电路提供驱动信号,本申请实施例还可以进一步减小显示面板边缘处移位寄存电路的数量,从而有利于进一步减小显示面板的边框。
图11为图10所示像素电路的一种时序图。
在本申请的一个实施例中,结合图8、图10和图11所示,在像素电路10的一个工作周期Z中,第一子数据写入模块101A关闭的时刻与阈值抓取模块102开启的时刻之间的时长为第二时长G2。
在第j行像素电路10和第j+1行像素电路10中,第一时长G1大的一行像素电路10中的第二时长G2大于第一时长G1小的一行像素电路10中的第二时长G2。
需要说明的是,图11仅是示意出了第j+1行像素电路10中的第一时长G1大于第j行像素电路10中的第一时长G1,且第j+1行像素电路10的第二时长G2大于第j行像素电路10的第二时长G2。在一些其他的实施例中,也可以设置第j行像素电路10中的第一时长G1大于第j+1行像素电路10中的第一时长G1,且第j行像素电路10的第二时长G2大于第j+1行像素电路10的第二时长G2。
本申请实施例中,由于第j行像素电路10和第j+1行像素电路10所电连接的第一扫描线SP1相同,第j行像素电路10和第j+1行像素电路10中的第一子数据写入模块101A开启的时段相同,设置第一时长G1大的一行像素电路10中的第二时长G2较大,则可以使得第一时长G1大的一行像素电路10中驱动晶体管Md的负偏压时长较大,进而使得第一时长G1大的一行像素电路10中驱动晶体管Md负偏压的程度较大。由于负偏压程度较大的驱动晶体管Md传输电荷的速度较小,这就使得第j行像素电路10和第j+1行像素电路10中驱动晶体管Md的栅极电位相同成为了可能,从而有利于减小第j行像素电路10和第j+1行像素电路10所分别驱动的发光元件20的亮度差异,有利于进一步提高显示面板的显示品质。
图12为本申请实施例提供的又一种显示面板的示意图。
本申请实施例提供一种显示面板01,显示面板01的结构可以如图1和图12所示。显示面板01采用如上述实施例提供的驱动方式进行驱动。
在显示面板01中,设置第i行像素电路10中阈值抓取模块102的控制端1023与第i+1行像素电路10中阈值抓取模块102的控制端1023电连接,且在第i行像素电路10和第i+1行像素电路10中,第一时长G1大的一行像素电路10中的第一偏置调节阶段E1开启的时刻早于第一时长G1小的一行像素电路10的第一偏置调节阶段E1开启的时刻,则可以使得第一时长G1大的一行像素电路10中驱动晶体管Md的负偏压时长较大,进而使得第一时长G1大的一行像素电路10中驱动晶体管Md负偏压的程度较大。由于负偏压程度较大的驱动晶体管Md传输电荷的速度较小,这就使得第一时长G1大的一行像素电路10中驱动晶体管Md的栅极电位与第一时长G1小的一行像素电路10中驱动晶体管Md的栅极电位相同成为了可能,从而有利于减小第i行像素电路10和第i+1行像素电路10所分别驱动的发光元件20的亮度差异,改善显示面板01出现的亮暗线问题,进而提高显示面板01的显示品质。
图13为本申请实施例提供的一种显示装置的示意图。
本申请实施例提供一种显示装置02,如图13所示,显示装置02包括如上述实施例提供的显示面板01。示例性地,显示装置02可以为手机、电脑、电视、车载显示器、可穿戴电子设备等电子装置。
在显示装置02中,设置第i行像素电路10中阈值抓取模块102的控制端1023与第i+1行像素电路10中阈值抓取模块102的控制端1023电连接,且在第i行像素电路10和第i+1行像素电路10中,第一时长G1大的一行像素电路10中的第一偏置调节阶段E1开启的时刻早于第一时长G1小的一行像素电路10的第一偏置调节阶段E1开启的时刻,则可以使得第一时长G1大的一行像素电路10中驱动晶体管Md的负偏压时长较大,进而使得第一时长G1大的一行像素电路10中驱动晶体管Md负偏压的程度较大。由于负偏压程度较大的驱动晶体管Md传输电荷的速度较小,这就使得第一时长G1大的一行像素电路10中驱动晶体管Md的栅极电位与第一时长G1小的一行像素电路10中驱动晶体管Md的栅极电位相同成为了可能,从而有利于减小第i行像素电路10和第i+1行像素电路10所分别驱动的发光元件20的亮度差异,改善显示装置02出现的亮暗线问题,进而提高显示装置02的显示品质。
以上所述仅为本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本申请保护的范围之内。

Claims (13)

1.一种显示面板的驱动方法,其特征在于,所述显示面板包括多行像素电路,所述像素电路包括:
驱动晶体管,用于产生发光驱动电流;
数据写入模块,所述数据写入模块的输入端与第一信号线电连接、输出端与所述驱动晶体管的第一极电连接;
阈值抓取模块,所述阈值抓取模块的输入端与所述驱动晶体管的第二极电连接、输出端与所述驱动晶体管的栅极电连接;
其中,第i行像素电路中阈值抓取模块的控制端与第i+1行像素电路中阈值抓取模块的控制端电连接,i≥1;
所述像素电路的一个工作周期包括第一偏置调节阶段和在所述第一偏置调节阶段之后进行的数据写入阶段;
所述驱动方法包括:
在所述第一偏置调节阶段,所述数据写入模块开启,所述第一信号线向所述数据写入模块传输第一调节电压;
在所述数据写入阶段,所述数据写入模块和所述阈值抓取模块开启,所述第一信号线向所述数据写入模块传输数据电压,且所述数据写入模块关闭的时刻与所述阈值抓取模块关闭的时刻之间的时长为第一时长;
其中,在所述第i行像素电路和所述第i+1行像素电路中,所述第一时长大的一行像素电路的第一偏置调节阶段开启的时刻早于所述第一时长小的一行像素电路的第一偏置调节阶段开启的时刻。
2.根据权利要求1所述的驱动方法,其特征在于,所述像素电路还包括第一复位模块,所述第一复位模块的输入端与第一复位信号线电连接、输出端与所述驱动晶体管的栅极电连接;第i行像素电路中第一复位模块的控制端与第i+1行像素电路中第一复位模块的控制端电连接;
所述像素电路的一个工作周期还包括复位阶段,所述复位阶段在所述数据写入阶段之前进行;
所述驱动方法还包括:
在所述复位阶段,所述第一复位模块开启。
3.根据权利要求2所述的驱动方法,其特征在于,所述第一偏置调节阶段在所述复位阶段之前进行。
4.根据权利要求2所述的驱动方法,其特征在于,所述第一偏置调节阶段与所述复位阶段至少部分交叠。
5.根据权利要求1所述的驱动方法,其特征在于,所述数据写入模块包括第一子数据写入模块和第二子数据写入模块,所述第一信号线包括第一子信号线和第二子信号线,所述第一子数据写入模块的输入端与所述第一子信号线电连接、输出端与所述驱动晶体管的第一极电连接;所述第二子数据写入模块的输入端与所述第二子信号线电连接、输出端与所述驱动晶体管的第一极电连接;
所述在所述第一偏置调节阶段,所述数据写入模块开启,所述第一信号线向所述数据写入模块传输第一调节电压,包括:
在所述第一偏置调节阶段,所述第一子数据写入模块开启,所述第二子数据写入模块关闭,所述第一子信号线向所述第一子数据写入模块传输第一调节电压;
所述在所述数据写入阶段,所述数据写入模块和所述阈值抓取模块开启,所述第一信号线向所述数据写入模块传输数据电压,包括:
在所述数据写入阶段,所述第二子数据写入模块和所述阈值抓取模块开启,所述第一子数据写入模块关闭,所述第二子信号线向所述第二子数据写入模块传输数据电压。
6.根据权利要求5所述的驱动方法,其特征在于,在所述数据写入阶段,所述第二子数据写入模块关闭的时刻与所述阈值抓取模块关闭的时刻之间的时长为第一时长;
在所述第i行像素电路和所述第i+1行像素电路中,所述第一时长大的一行像素电路的第一子数据写入模块开启的时刻早于所述第一时长小的一行像素电路的第一子数据写入模块开启的时刻。
7.根据权利要求5所述的驱动方法,其特征在于,所述第一子数据写入模块的控制端与第一扫描线电连接,所述第二子数据写入模块的控制端与第二扫描线电连接;
其中,不同行的所述像素电路分别与不同的所述第二扫描线电连接,第j行所述像素电路和第j+1行所述像素电路与同一所述第一扫描线电连接,且第j行像素电路中阈值抓取模块的控制端与第j+1行像素电路中阈值抓取模块的控制端电绝缘,j≥2,且j≠i。
8.根据权利要求7所述的驱动方法,其特征在于,在所述像素电路的一个工作周期中,所述第一子数据写入模块关闭的时刻与所述阈值抓取模块开启的时刻之间的时长为第二时长;
在所述第j行像素电路和所述第j+1行像素电路中,所述第一时长大的一行像素电路中的第二时长大于所述第一时长小的一行像素电路中的第二时长。
9.根据权利要求7所述的驱动方法,其特征在于,所述像素电路还包括第二复位模块,所述第二复位模块的输入端与第二复位信号线电连接、输出端与发光元件的第一极电连接、控制端与所述第一扫描线电连接;
所述第一扫描线传输的信号控制所述第二复位模块与所述第一子数据写入模块的开关状态相同。
10.根据权利要求2所述的驱动方法,其特征在于,所述阈值抓取模块的控制端与第三扫描线电连接,所述第一复位模块的控制端与第四扫描线电连接;
所述阈值抓取模块包括阈值抓取晶体管,所述阈值抓取晶体管的第一极与所述驱动晶体管的第二极电连接、第二极与所述驱动晶体管的栅极电连接、栅极与所述第三扫描线电连接;
所述第一复位模块包括第一复位晶体管,所述第一复位晶体管的第一极与所述第一复位信号线电连接、第二极与所述驱动晶体管的栅极电连接、栅极与所述第四扫描线电连接。
11.根据权利要求10所述的驱动方法,其特征在于,所述第一复位晶体管和所述阈值抓取晶体管均包括金属氧化物有源层。
12.一种显示面板,其特征在于,所述显示面板使用如权利要求1-11任意一项所述的驱动方法进行驱动。
13.一种显示装置,其特征在于,包括如权利要求12所述的显示面板。
CN202310179066.0A 2023-02-23 2023-02-23 一种显示面板及其驱动方法、显示装置 Active CN116052596B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310179066.0A CN116052596B (zh) 2023-02-23 2023-02-23 一种显示面板及其驱动方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310179066.0A CN116052596B (zh) 2023-02-23 2023-02-23 一种显示面板及其驱动方法、显示装置

Publications (2)

Publication Number Publication Date
CN116052596A CN116052596A (zh) 2023-05-02
CN116052596B true CN116052596B (zh) 2024-07-23

Family

ID=86122033

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310179066.0A Active CN116052596B (zh) 2023-02-23 2023-02-23 一种显示面板及其驱动方法、显示装置

Country Status (1)

Country Link
CN (1) CN116052596B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115294938A (zh) * 2022-08-03 2022-11-04 武汉天马微电子有限公司 一种像素扫描电路、显示面板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088329B2 (en) * 2002-08-14 2006-08-08 Elcos Microdisplay Technology, Inc. Pixel cell voltage control and simplified circuit for prior to frame display data loading
KR20090104721A (ko) * 2008-03-31 2009-10-06 소니 가부시끼 가이샤 표시 장치
JP4826597B2 (ja) * 2008-03-31 2011-11-30 ソニー株式会社 表示装置
KR102324224B1 (ko) * 2017-06-28 2021-11-10 삼성전자주식회사 이미지 센서 및 그것에 포함되는 전자 회로
US11749143B2 (en) * 2017-11-22 2023-09-05 Ignis Innovation Inc. Pixel circuit, display, and method
CN111048041B (zh) * 2020-01-02 2021-05-11 武汉天马微电子有限公司 像素电路及其驱动方法、显示面板和显示装置
KR102819031B1 (ko) * 2021-07-30 2025-06-12 보에 테크놀로지 그룹 컴퍼니 리미티드 화소 구동 회로, 그 구동 방법 및 표시 패널
CN114495825B (zh) * 2022-01-28 2023-09-01 武汉天马微电子有限公司 一种像素驱动电路、驱动方法及显示面板、显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115294938A (zh) * 2022-08-03 2022-11-04 武汉天马微电子有限公司 一种像素扫描电路、显示面板及显示装置

Also Published As

Publication number Publication date
CN116052596A (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
US12002415B2 (en) Display panel and display device
US11568819B2 (en) Pixel driving circuit and method for driving the same, display panel, and display device
CN102290027B (zh) 一种像素电路及显示设备
CN114464138B (zh) 一种像素驱动电路及其驱动方法、显示面板
US20250218356A1 (en) Pixel circuit and driving method therefor, and display panel
US8207918B2 (en) Image display device having a set period during which a step signal is supplied at different levels to provide a uniform display
US11721288B2 (en) Pixel circuit, pixel circuit driving method, display panel and display apparatus
CN113096593A (zh) 像素单元、阵列基板与显示终端
US11990084B2 (en) Display panel and display device
US20220101776A1 (en) Pixel circuit, pixel driving method and display device
CN115035858A (zh) 像素电路及其驱动方法、显示面板
CN104584111A (zh) 显示设备和电子装置
US20240233648A9 (en) Display panel driving method and display panel
CN116168649B (zh) 一种显示面板及显示装置
CN116052596B (zh) 一种显示面板及其驱动方法、显示装置
CN116863874A (zh) 扫描驱动电路、扫描驱动方法及显示装置
US20050212448A1 (en) Organic EL display and active matrix substrate
CN116013205B (zh) 一种像素电路、显示面板及显示装置
CN116030761B (zh) 一种像素电路、显示面板及显示装置
CN115631728B (zh) 一种显示面板及显示装置
EP1571643A1 (en) Organic el display and active matrix substrate
CN114724515B (zh) 一种显示面板及其驱动方法、显示装置
CN116052600B (zh) 一种显示面板及其驱动方法、显示装置
CN116486742A (zh) 一种显示面板及其驱动方法、显示装置
CN114863873B (zh) 一种显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant