[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN115398608A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN115398608A
CN115398608A CN202180023836.1A CN202180023836A CN115398608A CN 115398608 A CN115398608 A CN 115398608A CN 202180023836 A CN202180023836 A CN 202180023836A CN 115398608 A CN115398608 A CN 115398608A
Authority
CN
China
Prior art keywords
barrier layer
semiconductor device
electrode
leads
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180023836.1A
Other languages
English (en)
Inventor
张彬
藤井贤治
二井瑛典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN115398608A publication Critical patent/CN115398608A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体器件，其具有半导体元件、导通部件、导电接合件、树脂部和第一阻挡层。上述半导体元件具有在厚度方向上彼此朝向相反侧的元件第一面和元件第二面，以及设置在上述元件第一面侧的电极。上述导通部件具有与上述元件第一面相对的主面和与上述主面朝向相反侧的背面。上述导电接合件设置在上述电极与上述导通部件的上述主面之间。上述树脂部覆盖上述导通部件的至少一部分、上述半导体元件和上述导电接合件。上述第一阻挡层设置在上述电极与上述导电接合件之间，并且抑制上述电极与上述导电接合件的化合反应。

Description

半导体器件
技术领域
本发明涉及半导体器件。
背景技术
一直以来，作为半导体器件的一例，提案有半导体元件以倒装芯片的搭载方式搭载于引线的结构。
例如，专利文献1中公开的半导体器件，其包括具有多个电极的半导体元件、多个引线、覆盖半导体元件的树脂部。多个电极利用焊料接合于多个引线，半导体元件以倒装芯片的方式搭载于多个引线。
现有技术文献
专利文献
专利文献1：日本特表2007-518282号公报。
发明内容
发明要解决的技术问题
根据半导体器件的使用环境和动作条件，存在反复进行半导体器件的温度的上升和下降的情况。这时，例如由于半导体元件和引线的热膨胀差的原因而产生热应力。由于该热应力，焊料与电极的接合部分产生皲裂时，则有可能阻碍半导体器件的适当的动作。
鉴于上述情况，本发明的目的之一在于，提供能够抑制在焊料与电极的接合界面产生皲裂的半导体器件。
用于解决问题的技术手段
依据本发明提供的半导体器件，其具有半导体元件、导通部件、导电接合件、树脂部和第一阻挡层。上述半导体元件具有在厚度方向上彼此朝向相反侧的元件第一面和元件第二面，以及设置在上述元件第一面侧的电极。上述导通部件具有与上述元件第一面相对的主面和与上述主面朝向相反侧的背面。上述导电接合件设置在上述电极与上述导通部件的上述主面之间。上述树脂部覆盖上述导通部件的至少一部分、上述半导体元件和上述导电接合件。上述第一阻挡层设置在上述电极与上述导电接合件之间，并且抑制上述电极与上述导电接合件的化合反应。
优选上述电极含有Cu。
优选上述导通部件含有Cu。
优选上述第一阻挡层含有Ni。
优选上述导电接合件含有Sn。
优选上述电极与上述第一阻挡层彼此接触。
优选上述导电接合件与上述第一阻挡层彼此接触。
优选还包括第二阻挡层，其设置在上述导通部件与上述导电接合件之间，并且抑制上述导通部件与上述导电接合件的化合反应。
优选上述第二阻挡层含有Ni。
优选上述第二阻挡层包括基层和设置在上述导电接合件与上述基层之间的辅助层。
优选上述导通部件与上述第二阻挡层彼此接触。
优选上述导电接合件与上述第二阻挡层彼此接触。
优选沿着上述厚度方向看，上述第二阻挡层比上述第一阻挡层大。
优选上述电极具有朝向与上述厚度方向成直角的方向的侧面。
发明效果
依据上述的结构，在半导体器件中能够抑制在焊料与电极的接合界面产生皲裂。
本发明的其它的特征和优点通过基于附图在以下进行的详细说明能够更加明确。
附图说明
图1是第一实施方式的半导体器件的立体图。
图2是图1所示的半导体器件的平面图(透视了密封树脂)。
图3是图1所示的半导体器件的平面图(透视了半导体元件和密封树脂)。
图4是图1所示的半导体器件的底面图。
图5是图1所示的半导体器件的正面图。
图6是图1所示的半导体器件的背面图。
图7是图1所示的半导体器件的右侧面图。
图8是图1所示的半导体器件的左侧面图。
图9是沿着图3的IX-IX线的截面图。
图10是沿着图3的X-X线的截面图。
图11是沿着图3的XI-XI线的截面图。
图12是沿着图3的XII-XII线的截面图。
图13是图9的部分放大图(第一电极附近)。
图14是沿着图13的XIV-XIV线的部分放大截面图。
图15是图9的部分放大图(第二电极附近)。
图16是表示第一实施方式的半导体器件的第一变形例的部分放大截面图。
图17是表示第二实施方式的半导体器件的部分放大截面图。
具体实施方式
关于基于本发明的实施方式，根据附图进行说明。
基于图1～图15关于第一实施方式的半导体器件A10进行说明。半导体器件A10包括：多个第一引线10A、10B、10C、多个第二引线21、一对第三引线22、半导体元件30、导电接合件70和密封树脂40。如图1所示，半导体器件A10的封装形式没有特别的限定，在本实施方式中为QFN(Quad Flat Non-leaded：四方扁平无引脚)封装。半导体器件A10的用途和功能也没有特别的限定。作为半导体器件A10的用途，能够举例电子设备用途、一般工业设备用途、车载用途等。作为半导体器件A10的功能，例如能够举例DC/DC转换器或AC/DC转换器等。在本实施方式中，以作为车载用途的DC/DC转换器而构成的半导体器件A10为例进行说明。图示的例子的半导体器件A10沿着z方向看(即在俯视时)为正方形形状，但本发明不限于此。
图2中为了便于理解而透视了密封树脂40。图3中为了便于理解而透视了半导体元件30和密封树脂40。在这些附图中，将所透视的半导体元件30和密封树脂40分别用假想线(两点划线)表示。在本发明中，z方向也称为厚度方向。x方向和y方向相对于z方向为直角，并且彼此为直角。
多个第一引线10A、10B、10C、多个第二引线21和一对第三引线22如图2所示支承半导体元件30，并且构成用于将半导体器件A10安装在配线基板的端子。多个第一引线10A、10B、10C、多个第二引线21和一对第三引线22为“导通部件”的一例。如图9～图12所示，多个第一引线10A、10B、10C、多个第二引线21和一对第三引线22各自中，其一部分被密封树脂40覆盖。在图1和图4～图8中，在多个第一引线10A、10B、10C、多个第二引线21和一对第三引线22之中从密封树脂40露出的部分，描绘多个离散点。
多个第一引线10A、10B、10C、多个第二引线21和一对第三引线22的构成材料例如为Cu或者Cu合金。
多个第一引线10A、10B、10C分别如图3和图4所示，沿着z方向看是在x方向上延伸的带状。多个第一引线10A、10B、10C分别具有在z方向上彼此朝向相反侧的第一主面101和第一背面102。第一主面101朝向z方向的一侧，并且与半导体元件30相对，是“主面”的一例。第一主面101被密封树脂40覆盖。第一背面102朝向z方向的另一侧。第一背面102从密封树脂40露出，是“背面”的一例。在第一引线10A、10B、10C中，半导体元件30被主部11的第一主面101支承。另外，如图3和图4所示，在图示的例子中，在第一引线10A、第一引线10B和第一引线10C的每一个中，第一主面101的面积比第一背面102的面积大。
如图3所示，第一引线10A和第一引线10B在半导体器件A10中被输入成为电力转换对象的直流电力(电压)。在本实施方式中，第一引线10A为正极(P端子)。第一引线10B为负极(N端子)。第一引线10C输出通过后述的半导体元件30的开关电路321进行了电力转换的交流电力(电压)。多个第一引线10A、10B、10C从y方向的一侧向另一侧按照第一引线10A、第一引线10C、第一引线10B的顺序沿着y方向排列。
如图3所示，第一引线10A在y方向上位于多个第二引线21与第一引线10C之间。第一引线10C在y方向上位于第一引线10A与第一引线10B之间。第一引线10A和第一引线10C各自包括主部11和一对侧部12。如图3和图4所示，主部11在x方向上延伸。一对侧部12与主部11的x方向的两端相连，与主部11相比y方向的尺寸较小。如图10和图11所示，一对侧部12各自具有第一端面121。第一端面121与第一主面101和第一背面102的双方相连，并且朝向x方向。第一端面121从密封树脂40露出。
如图3所示，第一引线10B包括主部11、一对侧部12和多个突出部13。多个突出部13从主部11的y方向的另一侧突出。在相邻的2个突出部13之间，填充有密封树脂40。多个突出部13各自具有副端面131。副端面131与第一主面101和第一背面102双方相连，并且朝向y方向的另一侧。副端面131从密封树脂40露出。如图7所示，多个副端面131沿着x方向以规定的间隔排列。第一引线10A、10B、10C不限于具有主部11和侧部12的形状，也可以具有其它的方式。
在第一引线10A、第一引线10B和第一引线10C各自中，也可以对从密封树脂40露出的第一背面102、一对第一端面121和多个副端面131例如实施镀Sn(Sn)。也可以代替镀Sn，而采用例如按Ni、Pd、Au的顺序层叠的多个镀覆金属。
多个第二引线21如图3所示，位于比第一引线10靠y方向的一侧。多个第二引线21的任意一者为后述的半导体元件30的控制电路322的接地端子。对除此以外的多个第二引线21分别输入用于驱动控制电路322的电力(电压)、或者用于传递到控制电路322的电信号。如图3和图4所示，多个第二引线21各自具有第二主面211、第二背面212和第二端面213。第二引线21的形状没有特别的限定。
第二主面211在z方向上与第一引线10的第一主面101朝向相同侧，并且与半导体元件30相对。第二主面211被密封树脂40覆盖，是“主面”的一例。半导体元件30被第二主面211支承。第二背面212与第二主面211朝向相反侧。第二背面212从密封树脂40露出，是“背面”的一例。第二端面213与第二主面211和第二背面212的双方相连，并且朝向y方向的一侧。第二端面213从密封树脂40露出。如图8所示，多个第二端面213沿着x方向以规定的间隔排列。配置在x方向两端的2个第二引线21还具有第四端面214。第四端面214是朝向x方向的面，从密封树脂40露出。在图示的例子中，如图3和图4所示，在多个第二引线21的每一个中，第二主面211的面积比第二背面212的面积大。
对从密封树脂40露出的多个第二引线21的第二背面212、第二端面213和第四端面214例如可以实施镀Sn。代替镀Sn，也可以采用例如以Ni、Pd、Au的顺序层叠的多个镀覆金属。
一对第三引线22如图3所示，在y方向上位于第一引线10A与多个第二引线21之间。一对第三引线22在x方向上彼此离开。对一对第三引线22分别输入用于向在半导体元件30中所构成的控制电路322传递的电信号等。如图3和图4所示，一对第三引线22各自具有第三主面221、第三背面222和第三端面223。第三引线22的形状没有特别的限定。
第三主面221在z方向上与第一引线10的第一主面101朝向相同侧，并且与半导体元件30相对。第三主面221被密封树脂40覆盖，是“主面”的一例。半导体元件30被第三主面221支承。第三背面222与第三主面221朝向相反侧。第三背面222从密封树脂40露出，是“背面”的一例。第三端面223与第三主面221和第三背面222的双方相连，并且朝向x方向。第三端面223从密封树脂40露出。第三端面223与第一引线10的第一端面121的各个区域一起沿着y方向排列。在图示的例子中，在一对第三引线22的每一个中，第三主面221的面积比第三背面222的面积大。
在从密封树脂40露出的一对第三引线22的第三背面222和第三端面223例如可以实施镀Sn。也可以代替镀Sn，而形成为具有例如按Ni、Pd、Au的顺序层叠的多个金属镀层的结构。
半导体元件30如图9～图15所示，被多个第一引线10A、10B、10C、多个第二引线21和一对第三引线22支承。半导体元件30被密封树脂40覆盖。半导体元件30具有半导体基板31、半导体层32、多个第一电极33A、多个第二电极33B、钝化膜34和表面保护膜35。多个第一电极33A和多个第二电极33B为“电极”的一例。半导体元件30为在其内部构成有电路的倒装芯片型的LSI。
半导体元件30具有元件第一面30a和元件第二面30b。元件第一面30a在z方向上与多个第一引线10A、10B、10C的第一主面101、多个第二引线21的第二主面211和一对第三引线22的第三主面221相对。元件第二面30b在z方向上与元件第一面30a朝向相反侧。
如图13～图15所示，半导体基板31在其下方设置有半导体层32、第一电极33A、第二电极33B、钝化膜34和表面保护膜35。半导体基板31的构成材料例如为Si(硅)或者碳化硅(SiC)。在本实施方式中，半导体基板31的单面构成元件第二面30b。
如图9～图12所示，半导体层32在z方向上在与第一引线10的第一主面101相对一侧被层叠于半导体基板31。在本实施方式中，半导体层32的单面构成元件第一面30a。半导体层32基于所掺杂的元素量的不同而包含多种p型半导体和n型半导体。在半导体层32构成有开关电路321和与开关电路321导通的控制电路322。开关电路321为MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体管)或IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)等。在半导体器件A10所示的例子中，开关电路321被划分为高电压区域(上臂电路)和低电压区域(下臂电路)这2个区域。各个区域由1个n沟道型的MOSFET构成。控制电路322构成有用于驱动开关电路321的栅极驱动器、和与开关电路321的高电压区域对应的自举电路等，并且进行用于使开关电路321正常驱动的控制。半导体层32也形成有配线层(省略图示)。通过该配线层，开关电路321与控制电路322彼此导通。
如图13～图15所示，在半导体层32设置有多个焊盘329。焊盘329与在半导体层32构成的配线层接触。由此，焊盘329与半导体层32的开关电路321和控制电路322的任一者导通。焊盘329例如由Al层、或者从半导体层32起向下方依次层叠Cu、Ni、Pd而得的多个金属层构成。
如图13～图15所示，钝化膜34覆盖半导体层32的下表面、和多个焊盘329的各一部分。钝化膜34具有电绝缘性。钝化膜34例如由半导体层32的下表面、与多个焊盘329的一部分接触的氧化硅膜(SiO2)、层叠于该氧化硅膜的氮化硅膜(Si3N4)构成。在钝化膜34设置有多个开口341。焊盘329的一部分从开口341露出。钝化膜34的结构没有特别的限定。
如图13～图15所示，表面保护膜35覆盖钝化膜34。在图示的例子中，多个第一电极33A和多个第二电极33B各自与表面保护膜35接触。表面保护膜35具有电绝缘性。表面保护膜35的构成材料例如为聚酰亚胺。表面保护膜35的结构没有特别的限定。
如图9～图12所示，多个第一电极33A和多个第二电极33B设置在z方向上的元件第一面30a侧，朝向第一主面101、第二主面211和第三主面221突出。第一电极33A和第二电极33B的构成材料含有Cu，例如为Cu或Cu合金。在本实施方式中，多个第一电极33A和多个第二电极33B与多个焊盘329接触。
多个第一电极33A与半导体层32的开关电路321导通。另外，多个第一电极33A连接于多个第一引线10A、10B、10C的第一主面101。由此，多个第一引线10A、10B、10C与开关电路321导通。第一电极33A的沿着z方向看的形状没有特别的限定，例如能够适当选择圆形、椭圆形(Oval shape)、矩形形状、多边形形状。在图示的例子中，第一电极33A沿着z方向看为椭圆形状(Oval shape)。第一电极33A的尺寸没有特别的限定，举一个例子，如图13和图14所示，长径D1例如为300μm，短径D2例如为100μm，高度H例如为50μm。在该情况下，高度H与长径D1之比为1:6，高度H与短径D2之比为1:2。本发明不限于此，高度H与长径D1或者短径D2之比例如为1:2～10。
多个第二电极33B与半导体层32的控制电路322导通。多个第二电极33B的大半连接于多个第二引线21的第二主面211，其余连接于一对第三引线22的第三主面221。由此，多个第二引线21和一对第三引线22与控制电路322导通。第二电极33B的沿着z方向看的形状没有特别的限定，能够适当选择圆形、椭圆形(Oval shape)、矩形状、多边形状等。在图示的例子中，第二电极33B沿着z方向看为圆形。第二电极33B的尺寸没有特别的限定，举一个例子，如图15所示，直径D3例如为100μm，高度H例如为50μm。高度H与直径D3之比例如为1:2～10。
如图13～图15所示，多个第一电极33A和多个第二电极33B各自具有前端面331和侧面332。前端面331在z方向上位于第一电极33A和第二电极33B的前端，朝向与第一主面101、第二主面211和第三主面221相对一侧。前端面331在z方向上位于比表面保护膜35靠第一主面101、第二主面211和第三主面221一侧。侧面332从前端面331在z方向上延伸到焊盘329(半导体层32)一侧，作为整体朝向与z方向成直角的方向(例如x方向或y方向)。侧面332与密封树脂40接触。前端面331或侧面332的形状没有特别的限定。前端面331或侧面332也可以是弯曲面或曲面，也可以形成有凹部等。
导电接合件70如图13～图15所示，存在于多个第一引线10A、10B、10C的第一主面101、多个第二引线21的第二主面211和第三引线22的第三主面221的任一者，与多个第一电极33A和多个第二电极33B的任一者之间，使它们彼此导通。导电接合件70具有导电性。在半导体器件A10表示的例子中，作为导电接合件70，能够举例含有Sn的焊料、含有铟的焊料、烧结Ag、Ag膏等。在本实施方式中，以导电接合件70为含有Sn的焊料的情况为例进行说明。
第一阻挡层50如图13～图15所示，存在于第一电极33A和第二电极33B的任一者与导电接合件70之间，使它们彼此导通。第一阻挡层50是实现抑制第一电极33A和第二电极33B与导电接合件70的化合反应的功能的层。第一阻挡层50的材质没有特别限定，可适当选择能够抑制化合反应的金属，例如能够举例Ni或Fe等。第一电极33A和第二电极33B含有Cu，导电接合件70含有Sn的情况下，作为第一阻挡层50的优选的材质，能够举例Ni。第一阻挡层50的厚度例如为0.3μm～5.0μm，优选为0.5μm～3.0μm。
在本实施方式中，第一阻挡层50与第一电极33A和第二电极33B的前端面331接触，例如通过镀覆形成在前端面331上。在前端面331与第一阻挡层50之间，也可以进一步设置其它导电层。在本实施方式中，第一阻挡层50与导电接合件70接触。在该情况下，例如第一阻挡层50上通过镀覆形成含有Sn的层，在将半导体元件30搭载在第一引线10A、10B、10C、第二引线21和第三引线22时，经由熔融状态形成导电接合件70。在第一阻挡层50与导电接合件70之间，也可以进一步设置有不同组成的导电层。
第二阻挡层60如图13～图15所示，存在于多个第一引线10A、10B、10C的第一主面101、多个第二引线21的第二主面211和第三引线22的第三主面221的任一者与导电接合件70之间，使它们相互导通。第二阻挡层60具有抑制第一引线10A、10B、10C、第二引线21和第三引线22与导电接合件70的化合反应的功能。第二阻挡层60的材质没有特别的限定，可适当选择能够抑制化合反应的金属，例如能够举例Ni或Fe等。在图示的例子中，第二阻挡层60以覆盖第一主面101、第二主面211和第三主面221的一部分的方式设置，而不是覆盖第一主面101、第二主面211和第三主面221的整面的结构。
在本实施方式中，第二阻挡层60具有基层61和辅助层62。基层61存在于辅助层62与多个第一引线10A、10B、10C的第一主面101、多个第二引线21的第二主面211和第三引线22的第三主面221的任一者之间。基层61例如由Ni构成。辅助层62相对于基层61层叠在与多个第一引线10A、10B、10C的第一主面101、多个第二引线21的第二主面211和第三引线22的第三主面221相反侧。在图示的例子中，辅助层62具有第一层621和第二层622。第一层621层叠在基层61上。第二层622层叠在第一层621上。第一层621的材质没有特别的限定，例如包含Pd。第二层622的材质没有特别的限定，例如包含Au。
基层61和辅助层62的厚度没有特别的限定。举例它们的厚度的一个例子，基层61的厚度例如为0.3μm～5.0μm，优选为0.5μm～3.0μm。辅助层62的第一层621的厚度例如为0.02μm～0.2μm。第二层622的厚度例如为0.003μm～0.01μm。
在本实施方式中，第二阻挡层60与第一主面101、第二主面211和第三主面221彼此接触。在第二阻挡层60与第一主面101、第二主面211和第三主面221之间也可以进一步设置有其它的导电层。在本实施方式中，第二阻挡层60与导电接合件70彼此接触。在第二阻挡层60与导电接合件70之间也可以进一步设置其它导电层。
第一阻挡层50和第二阻挡层60的沿着z方向看的形状没有特别的限定。在图2、图3、图13和图14所示的例子中，与第一电极33A对应的第一阻挡层50和第二阻挡层60，沿着z方向看的形状均为椭圆形。另一方面，如图2、图3和图15所示，与第二电极33B对应的第一阻挡层50和第二阻挡层60沿着z方向看的形状均为圆形。如图13～图15所示，在本实施方式中，第二阻挡层60的沿着z方向看的大小，比第一阻挡层50的沿着z方向看的形状大。沿着z方向看，第一阻挡层50被内包在第二阻挡层60中。在图示的例子中，第二阻挡层60具有第二层622，第二层622的相对导电接合件70的浸润性比较良好。在该情况下，导电接合件70成为在z方向上从第一阻挡层50越向第二阻挡层60去，与z方向成直角的截面积越变大的形状。
密封树脂40如图5～图8所示具有顶面41、底面42、一对第一侧面431和一对第二侧面432。密封树脂40的构成材料例如为黑色的环氧树脂。
如图9～图12所示，顶面41在z方向上与多个第一引线10A、10B、10C的第一主面101朝向相同侧。如图5～图8所示，底面42与顶面41朝向相反侧。如图4所示，多个第一引线10A、10B、10C的第一背面102、多个第二引线21的第二背面212和一对第三引线22的第三背面222从底面42露出。
如图7和图8所示，一对第一侧面431与顶面41和底面42的双方相连，并且朝向x方向。一对第一侧面431在y方向上彼此离开。如图10～图12所示，多个第一引线10A、10B、10C的第一端面121、第二引线21的第四端面214和第三引线22的第三端面223，以与第一侧面431成同一平面的方式从一对第一侧面431分别露出。
如图5和图6所示，一对第二侧面432与顶面41、底面42和一对第一侧面431的任一者均相连，并且朝向y方向。一对第二侧面432在x方向上彼此离开。如图9所示，多个第二引线21的第二端面213从位于y方向的一侧的第二侧面432以与第二侧面432成同一平面的方式露出。第一引线10B的多个副端面131从位于y方向的另一侧的第二侧面432以与第二侧面432成同一平面的方式露出。
关于半导体器件A10的作用效果进行说明。
在本实施方式中，第一阻挡层50存在于第一电极33A和第二电极33B与导电接合件70之间。与本实施方式不同，例如在第一电极33A和第二电极33B与导电接合件70接触的结构的情况下，第一电极33A和第二电极33B中含有的Cu与导电接合件70中含有的Sn发生化合反应，由此在第一电极33A和第二电极33B与导电接合件70的接合界面中可能产生被称为柯肯德尔空洞的空隙部。如果存在这样的空隙部，例如在半导体器件A10中产生热应力的情况下，可能以空隙部为起点产生皲裂。依据本实施方式，第一电极33A和第二电极33B与导电接合件70的化合反应被第一阻挡层50抑制。因此，能够抑制在第一电极33A和第二电极33B与导电接合件70的接合界面产生空隙部，能够使皲裂的产生减少。
在第一电极33A和第二电极33B含有Cu，导电接合件70含有Sn的情况下，第一阻挡层50为含有Ni的结构，对于抑制第一电极33A和第二电极33B与导电接合件70的化合反应是优选的。
第一阻挡层50为与第一电极33A和第二电极33B的前端面331接触的结构，对于化合反应的抑制是优选的。第二阻挡层60与导电接合件70接触的结构对于化合反应的抑制是优选的。
在本实施方式中，第二阻挡层60存在于第一引线10A、10B、10C、第二引线21和第三引线22与导电接合件70之间。与本实施方式不同，例如在第一引线10A、10B、10C、第二引线21和第三引线22与导电接合件70接触的结构的情况下，由于第一引线10A、10B、10C、第二引线21和第三引线22中含有的Cu与导电接合件70中含有的Sn发生化合反应，在第一引线10A、10B、10C、第二引线21和第三引线22与导电接合件70的接合界面可能产生称为柯肯德尔空洞的空隙部。如果存在这样的空隙部，可能以空隙部为起点产生皲裂。依据本实施方式，第一引线10A、10B、10C、第二引线21和第三引线22与导电接合件70的化合反应被第二阻挡层60抑制。因此，能够抑制在第一引线10A、10B、10C、第二引线21和第三引线22与导电接合件70的接合界面产生空隙部，并且减少皲裂的产生。
在第一引线10A、10B、10C、第二引线21和第三引线22含有Cu，导电接合件70含有Sn的情况下，第二阻挡层60为含有Ni的结构，对于抑制第一引线10A、10B、10C、第二引线21和第三引线22与导电接合件70的化合反应是优选的。第二阻挡层60具有含有Ni的基层61，该基层61直接形成在第一主面101、第二主面211和第三主面221上的结构，对于化合反应的抑制是优选的。第二阻挡层60与导电接合件70接触的结构对于化合反应的抑制是优选的。
第二阻挡层60具有第一层621和第二层622。第一层621通过含有Au，能够使第二阻挡层60相对于熔融状态的导电接合件70的浸润性提高。由此，能够将导电接合件70设置在更广的范围中。通过沿着z方向看成为第二阻挡层60比第一阻挡层50大的结构，由此，相对于第一电极33A和第二电极33B的大小，能够使导电接合件70在第一主面101、第二主面211和第三主面221侧在更广的区域中接触。
图16和图17表示本发明的变形例和其它实施方式。在这些图中，对于与上述的实施方式相同或者类似的要素，标注了相同的附图标记。
图16表示了半导体器件A10的第一变形例。本变形例的半导体器件A11中，第二阻挡层60由单层构成。具体而言，第二阻挡层60例如由用Ni形成的单层构成。
依据本变形例，能够抑制接合界面中的皲裂的发生。根据本变形例能够理解，第二阻挡层60不限于由多个种类的层构成。
图17表示了第二实施方式的半导体器件。本实施方式的半导体器件A20与第一实施方式的不同点在于，不具有第二阻挡层60。
在本实施方式中，导电接合件70与第一主面101接触。或者，也可以是在第一主面101上设置有镀覆层的结构。在导电接合件70与第一主面101接触的结构的情况下，存在导电接合件70与第一主面101的接合面积，比上述的实施方式中的导电接合件70与第二阻挡层60的接合面积小的情况。
依据本实施方式，能够通过第一阻挡层50抑制第一电极33A和第二电极33B与导电接合件70的化合反应。通过本实施方式能够理解，根据半导体器件A20的使用环境或动作条件，也可以采用不具有第二阻挡层60的结构。
本发明不限于上述的实施方式和变形例。本发明的各部的具体的结构能够进行各种设计变更。
附图标记的说明
A10、A11、A20：半导体器件
10、10A、10B、10C：第一引线
11：主部
12：侧部
13：突出部
21：第二引线
22：第三引线
30：半导体元件
30a：元件第一面
30b：元件第二面
31：半导体基板
32：半导体层
33A：第一电极
33B：第二电极
34：钝化膜
35：表面保护膜
40：密封树脂
41：顶面
42：底面
50：第一阻挡层
60：第二阻挡层
61：基层
62：辅助层
70：导电接合件
101：第一主面
102：第一背面
121：第一端面
131：副端面
211：第二主面
212：第二背面
213：第二端面
214：第四端面
221：第三主面
222：第三背面
223：第三端面
321：开关电路
322：控制电路
329：焊盘
331：前端面
332：侧面
341：开口
431：第一侧面
432：第二侧面
621：第一层
622：第二层

Claims (14)

1.一种半导体器件，其特征在于，包括：
半导体元件，其具有在厚度方向上彼此朝向相反侧的元件第一面和元件第二面，以及设置在所述元件第一面侧的电极；
导通部件，其具有与所述元件第一面相对的主面和朝向与所述主面相反一侧的背面；
导电接合件，其设置在所述电极与所述导通部件的所述主面之间；
树脂部，其覆盖所述导通部件的至少一部分、所述半导体元件和所述导电接合件；和
第一阻挡层，其设置在所述电极与所述导电接合件之间，并且抑制所述电极与所述导电接合件的化合反应。
2.如权利要求1所述的半导体器件，其特征在于：
所述电极含有Cu。
3.如权利要求1或2所述的半导体器件，其特征在于：
所述导通部件含有Cu。
4.如权利要求1～3中任一项所述的半导体器件，其特征在于：
所述第一阻挡层含有Ni。
5.如权利要求1～4中任一项所述的半导体器件，其特征在于：
所述导电接合件含有Sn。
6.如权利要求1～5中任一项所述的半导体器件，其特征在于：
所述电极与所述第一阻挡层彼此接触。
7.如权利要求1～6中任一项所述的半导体器件，其特征在于：
所述导电接合件与所述第一阻挡层彼此接触。
8.如权利要求1～7中任一项所述的半导体器件，其特征在于：
还包括第二阻挡层，其设置在所述导通部件与所述导电接合件之间，并且抑制所述导通部件与所述导电接合件的化合反应。
9.如权利要求8所述的半导体器件，其特征在于：
所述第二阻挡层含有Ni。
10.如权利要求8或9所述的半导体器件，其特征在于：
所述第二阻挡层包括基层和设置在所述导电接合件与所述基层之间的辅助层。
11.如权利要求8～10中任一项所述的半导体器件，其特征在于：
所述导通部件与所述第二阻挡层彼此接触。
12.如权利要求8～11中任一项所述的半导体器件，其特征在于：
所述导电接合件与所述第二阻挡层彼此接触。
13.如权利要求8～12中任一项所述的半导体器件，其特征在于：
与所述第一阻挡层相比，所述第二阻挡层在相对于所述厚度方向垂直的方向上的长度更大。
14.如权利要求1～13中任一项所述的半导体器件，其特征在于：
所述电极具有朝向与所述厚度方向成直角的方向的侧面。
CN202180023836.1A 2020-03-26 2021-03-18 半导体器件 Pending CN115398608A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-055651 2020-03-26
JP2020055651 2020-03-26
PCT/JP2021/011035 WO2021193338A1 (ja) 2020-03-26 2021-03-18 半導体装置

Publications (1)

Publication Number Publication Date
CN115398608A true CN115398608A (zh) 2022-11-25

Family

ID=77890259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180023836.1A Pending CN115398608A (zh) 2020-03-26 2021-03-18 半导体器件

Country Status (5)

Country Link
US (1) US20230110154A1 (zh)
JP (1) JPWO2021193338A1 (zh)
CN (1) CN115398608A (zh)
DE (1) DE112021001878T5 (zh)
WO (1) WO2021193338A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118541783A (zh) * 2022-01-14 2024-08-23 罗姆股份有限公司 半导体装置
WO2024157758A1 (ja) * 2023-01-25 2024-08-02 ローム株式会社 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法
US6867072B1 (en) 2004-01-07 2005-03-15 Freescale Semiconductor, Inc. Flipchip QFN package and method therefor
JP2014116367A (ja) * 2012-12-06 2014-06-26 Fujitsu Ltd 電子部品、電子装置の製造方法及び電子装置
JP6028593B2 (ja) * 2013-01-28 2016-11-16 富士通株式会社 半導体装置の製造方法
JP6639188B2 (ja) * 2015-10-21 2020-02-05 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および製造方法
JP2019134007A (ja) * 2018-01-30 2019-08-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPWO2021193338A1 (zh) 2021-09-30
US20230110154A1 (en) 2023-04-13
DE112021001878T5 (de) 2023-01-12
WO2021193338A1 (ja) 2021-09-30

Similar Documents

Publication Publication Date Title
JP7570394B2 (ja) 半導体装置
WO2018194090A1 (ja) 半導体装置
CN115398608A (zh) 半导体器件
JP2006505955A (ja) チップスケールのショットキーデバイス
JP7231382B2 (ja) 半導体装置
US20240006364A1 (en) Semiconductor device
EP4250353A1 (en) Semiconductor device
WO2021177034A1 (ja) 半導体装置
US20230361006A1 (en) Semiconductor device
JP7495225B2 (ja) 半導体装置
US11967577B2 (en) Semiconductor device and method for manufacturing the same
US20220157758A1 (en) Semiconductor device
WO2024157863A1 (ja) 半導体装置
WO2023140046A1 (ja) 半導体装置
WO2024029385A1 (ja) 半導体装置
WO2024106219A1 (ja) 半導体装置
US20230420321A1 (en) Semiconductor device
WO2024128062A1 (ja) 半導体装置
US20240071875A1 (en) Semiconductor device
CN118382917A (zh) 半导体装置
CN118435350A (zh) 半导体装置
CN116762168A (zh) 半导体器件
US20230012134A1 (en) Semiconductor device
JP2023174214A (ja) 半導体装置
CN117712066A (zh) 半导体器件和半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination