[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN115298798A - 调节等离子体处理室的方法 - Google Patents

调节等离子体处理室的方法 Download PDF

Info

Publication number
CN115298798A
CN115298798A CN202180021753.9A CN202180021753A CN115298798A CN 115298798 A CN115298798 A CN 115298798A CN 202180021753 A CN202180021753 A CN 202180021753A CN 115298798 A CN115298798 A CN 115298798A
Authority
CN
China
Prior art keywords
silicon
processing chamber
carbon
depositing
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180021753.9A
Other languages
English (en)
Inventor
尼尔·马歇尔·威尔逊
尼克拉斯·罗斯切夫斯基
施萨拉曼·拉马钱德兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN115298798A publication Critical patent/CN115298798A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32853—Hygiene
    • H01J37/32862—In situ cleaning of vessels and/or internal parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/201—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated for mounting multiple objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Drying Of Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

提供了一种用于在等离子体处理室中处理一个或多个衬底的方法。提供了多个循环，其中每个循环包括提供预涂层工艺、处理在等离子体处理室内的至少一个衬底、以及清洁等离子体处理室。提供预涂层工艺包括沉积含硅预涂层和沉积含碳预涂层的一个或多个循环。

Description

调节等离子体处理室的方法
相关申请的交叉引用
本申请要求于2020年3月18日申请的美国申请No.62/991,236的优先权利益，其通过引用合并于此以用于所有目的。
技术领域
本公开涉及在半导体衬底上形成半导体设备的方法。更具体地，本公开涉及调节用于处理衬底的室。
背景技术
在形成半导体设备时，等离子体处理室可用于处理衬底。残留物沉积在等离子体处理室内。可以通过在每个衬底的处理之间使用清洁工艺来去除残留物。此外，等离子处理可能会腐蚀等离子处理室的部件。涂层可用于保护部件免受腐蚀。
发明内容
为了实现上述目的并且根据本发明的目的，提供了一种用于在等离子体处理室中处理一个或多个衬底的方法。提供了多个循环，其中每个循环包括：提供预涂层工艺；处理在等离子体处理室内的至少一个衬底；以及清洁等离子体处理室。提供预涂层工艺包括沉积含硅预涂层和沉积含碳预涂层的一个或多个循环。
在另一个表现形式中，提供了一种用于调节用于处理衬底的半导体处理室的方法，其中在提供将衬底放置在半导体处理室中之前提供调节。提供了一种预涂层工艺，其中该预涂层工艺包括沉积含硅预涂层和沉积含碳预涂层的一个或多个循环。
本发明的这些特征和其它特征将在下面在本发明的详细描述中并结合以下附图进行更详细的描述。
附图说明
在附图中以示例而非限制的方式示出了本公开，并且附图中相似的附图标记表示相似的元件，其中：
图1是实施方案的高级流程图。
图2A-D是根据实施方案处理的部件的一部分的示意性截面图。
图3是可以在一个实施方案中使用的蚀刻室的示意图。
图4是可用于实施一实施方案的计算机系统的示意图。
具体实施方式
在将参考附图中所示的几个实施方案来详细描述本发明。在下面的描述中，阐述了许多具体细节以便提供对本发明的彻底理解。然而，对于本领域技术人员显而易见的是，本发明可以在没有这些具体细节中的一些或全部的情况下实施。在其他情况下，未详细描述公知的工艺步骤和/或结构，以免不必要地使本发明不清楚。
图1是处理衬底的实施方案的高级流程图。在示例性实施方案中，为了提高衬底的处理均匀性，在将衬底放置在等离子体处理室之前，在等离子体处理室中形成预涂层(步骤104)。预涂层通过包含沉积含硅预涂层(步骤108)和沉积含碳预涂层(步骤112)的一个或多个循环的预涂层工艺形成。在一个或多个循环之后，预涂层形成完成(步骤104)。
用于沉积含硅预涂层(步骤108)的示例配方使100sccm SiCl4、200sccm O2和300sccm Ar的硅沉积气体流入等离子体处理室。通过提供13.6兆赫(MHz)的1000瓦的TCP功率，使硅沉积气体转化为等离子体。提供1的变压器耦合电容调谐(TCCT)匹配。提供10mTorr的室压强。结果，所述沉积含硅预涂层(步骤108)沉积：基于氧化硅的预涂层。
用于沉积含碳预涂层(步骤112)的示例性配方使包含150sccm氟甲烷(CH3F)和150sccm氟仿(CHF3)的碳沉积气体流入等离子体处理室。通过在13.6MHz下提供1600瓦的变压器耦合等离子体(TCP)功率，将碳沉积气体转化为等离子体。提供了0.5的变压器耦合电容调谐(TCCT)匹配。提供100mTorr的室压强。在其他实施方案中，碳沉积气体包括其他碳氢化合物、碳氟化合物或氢氟碳化合物。
图2A是在一个实施方案中包括形成等离子体处理室的一部分的部件主体204的部件200的截面图。在本实施方案中，部件主体204由铝制成。铝可以是铝合金。在其他实施方案中，部件主体可以由其他材料制成，例如由其他金属(例如不锈钢)制成。氧化钇涂层208在部件主体204的表面上，从而提供保护涂层。含硅预涂层212在氧化钇涂层208之上。含碳预涂层216在含硅预涂层212之上。在其他实施方案中，附加的双层含硅预涂层212和含碳预涂层216在氧化钇涂层208上。
在形成等离子体处理室的一部分的部件主体204上方形成含硅预涂层212和含碳预涂层216之后，将衬底放置在等离子体处理室中(步骤116)。衬底可以是硅晶片。在将衬底放入等离子体处理室之后，处理衬底(步骤120)。该工艺可以是蚀刻工艺。蚀刻工艺可以蚀刻介电层或导电层。这种工艺可以提供蚀刻气体。蚀刻气体将形成等离子体。在该实施方案中，蚀刻含硅层。含碳预涂层216在含硅层的蚀刻过程中抗蚀刻。含碳预涂层216保护氧化钇涂层208，而没有含碳预涂层216的含硅预涂层212将在蚀刻衬底上的含硅层的过程中被更快地蚀刻，并且这将使氧化钇涂层208暴露于含硅层蚀刻。
图2B是蚀刻含硅层之后的部件200的横截面图。部分含碳预涂层216已被蚀刻掉。然而，由于含碳预涂层216对含硅层蚀刻具有抗蚀刻性，因此一些含碳预涂层216保留。
在该实施方案中，在衬底上的含硅层被蚀刻之后，衬底上的含碳层将被蚀刻或剥离。在该实施方案中，含碳层是用于在含硅层蚀刻期间图案化含硅层的无定形碳掩模。在没有含硅预涂层212的情况下，氧化钇涂层208将在蚀刻或剥离衬底上的含碳层期间被损坏。
图2C是在蚀刻或剥离含碳层之后的部件200的截面图。含碳预涂层216被去除并且部分含硅预涂层212已被蚀刻掉。然而，由于含硅预涂层212在含碳层蚀刻或剥离期间抗蚀刻，所以一些含硅预涂层212保留。
在处理衬底(步骤120)之后，然后将衬底从等离子体处理室中移除(步骤124)。在移除衬底之后，清洁等离子体处理室的内部(步骤128)。由于在该实施方案中，衬底已被移除(步骤124)并且新衬底尚未被放置在等离子体处理室中，因此清洁工艺是无晶片清洁。
在该实施方案中，等离子体处理室的清洁(步骤128)去除剩余的含硅预涂层212，因为含碳预涂层216已被完全蚀刻掉。在该实施方案中，为了去除剩余的含硅预涂层212，使含硅预涂层剥离气体流入等离子体处理室。在本实施方案中，为了剥离氧化硅，含硅预涂层剥离气体包括30sccm至500sccm的三氟化氮(NF3)和0sccm至200sccm的氩气(Ar)。由含硅预涂层剥离气体产生等离子体。在该实施方案中，这可以通过在2000瓦时提供频率为13.6兆赫(MHz)的激励射频(RF)来实现。维持等离子体直到去除剩余的含硅预涂层212。图2D是在剩余的含硅预涂层212已经被去除之后的部件200的截面图。
等离子体处理室的清洁(步骤128)去除在衬底处理(步骤120)期间沉积的污染物并剥离任何剩余的预涂层。之后，清洁等离子体处理室(步骤128)，工艺返回(步骤132)至提供预涂层的步骤(步骤104)，并重复该循环。上述循环根据需要或期望重复多次。
该实施方案允许更薄的预涂层。如果仅使用含硅预涂层，例如使用单一氧化硅预涂层，则在蚀刻氮氧化硅(SiON)的蚀刻工艺期间，将需要厚的预涂层。这是因为蚀刻SiON的工艺会显著蚀刻含硅的预涂层。随着更厚的SiON层被蚀刻，将需要更厚的单层含硅预涂层。如果单层氧化硅预涂层太厚，则由于沉积较厚预涂层所需的时间较长以及去除较厚预涂层所需的时间较长，因此产量会降低。此外，随着氧化硅预涂层变厚，结构稳定性降低，从而增加了氧化硅预涂层中的一些在处理过程中剥落的机会，进而增加了晶片缺陷。此外，如果单层含硅预涂层太厚，则衬底在处理过程中可能会出现不希望的脱卡现象。不希望的脱卡可能会导致可能污染衬底的颗粒。颗粒可能是由衬底撞击边缘环引起的。此外，如果由脱卡引起的未对准严重到足以导致转移臂上的衬底未对准，则不希望的脱卡可能会使处理停止。
该实施方案提供两种不同材料的薄预涂层，其中一种预涂层是含硅的，而另一种预涂层是含碳的。如上所述，含碳预涂层216在蚀刻SiON时提供改进的抗蚀刻性，并且含硅预涂层212在蚀刻或剥离含碳层时提供改进的抗蚀刻性。因此，需要更薄的整体预涂层。由于在该实施方案中，所有含碳预涂层216都被去除，因此仅需要清除含硅预涂层212的薄层(步骤128)，从而允许快速清洁工艺。
另一方面，薄的含硅预涂层212和含碳预涂层216提供足够的保护，使得氧化钇涂层208受到保护并且不暴露于等离子体。通过防止氧化钇涂层208暴露于等离子体，含硅预涂层212和含碳预涂层216防止由氧化钇涂层208和等离子体之间的相互作用产生的颗粒引起的缺陷。此外，含硅预涂层212和含碳预涂层216通过确保被处理的每个衬底的室条件相同来提高晶片间的可重复性。含硅预涂层212和含碳预涂层216还通过覆盖等离子体处理室中的污染物来减少缺陷。
在另一个实施方案中，在提供预涂层(步骤104)中，首先沉积含碳预涂层(步骤112)，然后沉积含硅预涂层(步骤108)。在这样的实施方案中，在处理衬底(步骤120)期间，衬底上的有机层首先被蚀刻、图案化或剥离。接下来，蚀刻衬底上的含硅层。当衬底上的有机层被蚀刻、图案化或剥离时，含硅预涂层提供保护。当蚀刻衬底上的含硅层时，含硅预涂层被蚀刻掉并且含碳预涂层提供保护。
在该实施方案中，为了清洁室(步骤128)，仅需要去除剩余的含碳预涂层，因为在蚀刻衬底上的含硅层期间去除了含硅预涂层。为了清洁含碳预涂层，清洁气体包含40-200sccm氧气(O2)。通过提供在13.6MHz的频率和1000瓦下的激发RF，由清洁气体产生等离子体。在本实施方案中，没有施加偏置。然后停止清洁工艺。
该实施方案允许对衬底进行处理，其中首先处理有机层，然后处理含硅层。在其他实施方案中，衬底可以具有两个或更多个交替层，即含碳层和含硅层。在这样的实施方案中，提供预涂层(步骤104)包括沉积含硅预涂层(步骤108)和沉积含碳预涂层(步骤112)的至少两个循环。
在各种实施方案中，含硅预涂层212包含氧化硅并且不含碳。在各种实施方案中，含碳预涂层216包含氢氟烃、碳氢化合物或碳氟化合物中的至少一种并且另外不含硅。在各种实施方案中，空白晶片可以在清洁室之前放置在等离子体处理室中(步骤128)，使得空白晶片在清洁室期间覆盖并保护卡盘(步骤128)。在其他实施方案中，在提供预涂层(步骤104)期间，空白晶片可以在等离子体处理室中。
图3示意性地示出了可以在实施方案中使用的等离子体处理系统300的示例。根据一个实施方案，等离子体处理系统300可用于处理衬底301。等离子体处理系统300包括等离子体反应器302，该等离子体反应器302具有由室壁362包围的等离子体处理室304。由匹配网络308调谐的等离子体功率源306向位于功率窗312附近的TCP线圈310提供功率，以通过提供感应耦合的功率在等离子体处理室304中产生等离子体314。TCP线圈(上功率源)310可以被配置为在等离子体处理室304内产生均匀的扩散外形。例如，TCP线圈310可以被配置为在等离子体314中产生环形功率分布。设置功率窗312以使TCP线圈310与等离子体处理室304分开，同时使能量能从TCP线圈310传递至等离子体处理室304。由偏置匹配网络318调谐的晶片偏置电压功率源316向电极320提供功率，以便在衬底301上设置偏置电压。电极320为衬底301提供卡盘，其中电极320用作静电卡盘。衬底温度控制器366可控制地连接到珀耳帖加热器/冷却器368。控制器324控制等离子体电源306、衬底温度控制器366和晶片偏置电压电源316。
等离子体功率源306和晶片偏置电压功率源316可以被配置为以特定的射频工作，例如以13.56MHz、27MHz、2MHz、1MHz、400kHz或它们的组合工作。等离子体功率源306和晶片偏置电压功率源316可以适当地确定大小以提供一定范围的功率，以实现期望的处理性能。例如，在一实施方案中，等离子体功率源306可以提供50到5000瓦范围内的功率，并且晶片偏置电压功率源316可以提供在20到2000V范围内的偏置电压。另外，TCP线圈310和/或电极320可以包括两个或更多个子线圈或子电极，所述两个或更多个子线圈或子电极可以由单个功率源提供功率或由多个功率源提供功率。
如图3所示，等离子体处理系统300还包括气体源330。气体源330将气体或远程等离子体提供给喷嘴形式的进给器336。工艺气体和副产物通过压强控制阀342和泵344被从等离子体处理室304中去除。压强控制阀342和泵344还用于维持等离子体处理室304内的特定压强。气体源330通过控制器324控制。可使用加利福尼亚州弗里蒙特市朗姆研究公司(Lam Research Corp.)的
Figure BDA0003849329820000071
来实施一个实施方案。
图4是示出了计算机系统400的高级框图，该计算机系统400适于实现在实施方案中使用的控制器324。计算机系统可以具有多种物理形式，其范围从集成电路、印刷电路板以及小型手持设备到巨型超级计算机。计算机系统400包括一个或者多个处理器402，并且进一步可以包括电子显示装置404(用于显示图形、文本以及其他数据)、主存储器406(例如，随机存储器(RAM))、存储设备408(例如，硬盘驱动器)、可移动存储设备410(例如，光盘驱动器)、用户接口设备412(例如，键盘、触摸屏、小键盘、鼠标或者其他定位装置等)以及通信接口414(例如，无线网络接口)。通信接口414使得软件和数据能通过链路在计算机系统400和外部设备之间传输。系统还可以包括连接于前述的设备/模块的通信基础设施416(例如，通信总线、交叉杆、或者网络)。
经由通信接口414传输的信息可以是能通过通信链路由通信接口414接收的信号的形式，所述信号是例如电子的、电磁的、光的、或者其他的信号，所述通信链路携带信号并且可以是使用电线或电缆、光纤、电话线、蜂窝电话链路、射频链路、和/或其他通信通道实现的通信链路。利用这样的通信接口，可预期，一个或者多个处理器402可以自网络接收信息或者可以在实施上述方法步骤的过程中向网络输出信息。另外，方法实施方案可以仅在处理器上执行或者可以与远程处理器结合在诸如因特网之类的网络上执行，所述远程处理器共享部分处理。
术语“非暂态计算机可读介质”一般用来指诸如主存储器、辅助存储器、移动存储装置、以及存储设备(例如硬盘、闪存、硬盘驱动存储器、CD-ROM以及其他形式的永久性存储器)之类的介质，并且不得被解释为涵盖诸如载波或者信号之类的暂时性的标的物。计算机代码的示例包括机器代码，例如由编译器产生的机器代码，以及包括使用解释器由计算机执行的更高级代码的文件。计算机可读介质还可以是通过体现在载波中的计算机数据信号传输并且表示为可由处理器执行的指令序列的计算机代码。
在该实施方案中，预涂层可以形成在室壁362、功率窗312、进给器336、静电卡盘和等离子体反应器302内的衬垫上。
虽然已经根据几个实施方案描述了本发明，但是存在落在本发明的范围内的改变、修改、置换和各种替代等同方案。还应当注意，存在实现本发明的方法和装置的许多替代方式。因此，以下所附权利要求旨在被解释为包括落在本发明的真实精神和范围内的所有这样的改变、修改、置换和各种替代等同方案。

Claims (31)

1.一种用于在等离子体处理室中处理一个或多个衬底的方法，所述方法包括多个循环，其中每个循环包括：
a)提供预涂工艺，其中所述预涂工艺包括以下操作的一个或多个循环：
沉积含硅预涂层；以及
沉积含碳预涂层；
b)处理在所述等离子体处理室内的至少一个衬底；以及
c)清洁所述等离子处理室。
2.根据权利要求1所述的方法，其中所述含硅预涂层是基于氧化硅的预涂层。
3.根据权利要求1所述的方法，其中所述含硅预涂层不含碳。
4.根据权利要求1所述的方法，其中所述含碳预涂层不含硅。
5.根据权利要求1所述的方法，其中所述含碳预涂层包括氢氟烃、烃或碳氟化合物中的至少一种。
6.根据权利要求1所述的方法，其中所述沉积所述含碳预涂层包括：
使含碳沉积气体流动，所述含碳沉积气体包含氢氟烃、碳氢化合物或碳氟化合物中的至少一种；
使所述含碳沉积气体形成等离子体；以及
停止所述含碳沉积气体的所述流动。
7.根据权利要求1所述的方法，其中所述沉积所述含硅预涂层包括：
使含硅沉积气体流动；
使所述含硅沉积气体形成等离子体；以及
停止所述含硅沉积气体的流动。
8.根据权利要求7所述的方法，其中所述含硅沉积气体包括含硅组分和含氧组分。
9.根据权利要求1所述的方法，其中，所述沉积所述含碳预涂层是在所述沉积所述含硅预涂层之前。
10.根据权利要求1所述的方法，其中所述沉积所述含碳预涂层是在所述沉积所述含硅预涂层之后。
11.根据权利要求1所述的方法，其中所述沉积所述含碳预涂层和所述沉积所述含硅预涂层不是同时的。
12.根据权利要求1所述的方法，其中所述预涂工艺包括以下操作的至少两个循环：
沉积含硅预涂层；以及
沉积含碳预涂层。
13.根据权利要求1所述的方法，其中所述处理在所述等离子体处理室内的至少一个衬底处理：在所述等离子体处理室内的至少两个衬底。
14.根据权利要求1所述的方法，其中，所述等离子体处理室包括金属体。
15.根据权利要求14所述的方法，其中，所述等离子体处理室包括在所述金属体上的保护涂层。
16.根据权利要求1所述的方法，其中，所述等离子体处理室包括不锈钢或铝体。
17.根据权利要求1所述的方法，其中，所述等离子体处理室包括铝体。
18.根据权利要求17所述的方法，其中，所述等离子体处理室还包括在所述铝体上的保护涂层。
19.根据权利要求18所述的方法，其中所述保护涂层包括氧化钇。
20.一种调节用于处理衬底的半导体处理室的方法，其中在将所述衬底放置在所述半导体处理室中之前提供所述调节，其中所述方法包括：
提供预涂工艺，其中所述预涂工艺包括以下操作的一个或多个循环：
沉积含硅预涂层；以及
沉积含碳预涂层。
21.根据权利要求20所述的方法，其中所述含硅预涂层是基于氧化硅的预涂层。
22.根据权利要求20所述的方法，其中所述含硅预涂层不含碳。
23.根据权利要求20所述的方法，其中所述含碳预涂层不含硅。
24.根据权利要求20所述的方法，其中所述沉积所述含碳预涂层包括：
使含碳沉积气体流动，所述含碳沉积气体包含氢氟烃、碳氢化合物或碳氟化合物中的至少一种；
使所述含碳沉积气体形成等离子体；以及
停止所述含碳沉积气体的所述流动。
25.根据权利要求20所述的方法，其中所述沉积所述含硅预涂层包括：
使含硅沉积气体流动；
使所述含硅沉积气体形成等离子体；以及
停止所述含硅沉积气体的流动。
26.根据权利要求20所述的方法，其中，所述半导体处理室包括金属体。
27.根据权利要求26所述的方法，其中，所述半导体处理室包括在所述金属体上的保护涂层。
28.根据权利要求20所述的方法，其中，所述半导体处理室包括不锈钢或铝体。
29.根据权利要求20所述的方法，其中，所述半导体处理室包括铝体。
30.根据权利要求29所述的方法，其中，所述半导体处理室还包括在所述铝体上的保护涂层。
31.根据权利要求30所述的方法，其中所述保护涂层包括氧化钇。
CN202180021753.9A 2020-03-18 2021-03-10 调节等离子体处理室的方法 Pending CN115298798A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202062991236P 2020-03-18 2020-03-18
US62/991,236 2020-03-18
PCT/US2021/021743 WO2021188340A1 (en) 2020-03-18 2021-03-10 Method for conditioning a plasma processing chamber

Publications (1)

Publication Number Publication Date
CN115298798A true CN115298798A (zh) 2022-11-04

Family

ID=77771494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180021753.9A Pending CN115298798A (zh) 2020-03-18 2021-03-10 调节等离子体处理室的方法

Country Status (5)

Country Link
US (1) US20230122167A1 (zh)
JP (1) JP2023517769A (zh)
KR (1) KR20220156048A (zh)
CN (1) CN115298798A (zh)
WO (1) WO2021188340A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11702738B2 (en) * 2021-05-17 2023-07-18 Applied Materials, Inc. Chamber processes for reducing backside particles
US12106972B2 (en) 2021-10-13 2024-10-01 Applied Materials, Inc. Selective silicon deposition
KR20240163197A (ko) 2022-08-26 2024-11-18 도쿄엘렉트론가부시키가이샤 에칭 방법, 프리코트 방법 및 에칭 장치
WO2024172018A1 (ja) * 2023-02-13 2024-08-22 東京エレクトロン株式会社 プラズマ処理方法、プリコートの形成方法及びプラズマ処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140255A (en) * 1998-12-15 2000-10-31 Advanced Micro Devices, Inc. Method for depositing silicon nitride using low temperatures
US7204913B1 (en) * 2002-06-28 2007-04-17 Lam Research Corporation In-situ pre-coating of plasma etch chamber for improved productivity and chamber condition control
US7659184B2 (en) * 2008-02-25 2010-02-09 Applied Materials, Inc. Plasma immersion ion implantation process with chamber seasoning and seasoning layer plasma discharging for wafer dechucking
WO2010045153A2 (en) * 2008-10-14 2010-04-22 Applied Materials, Inc. Method for depositing conformal amorphous carbon film by plasma-enhanced chemical vapor deposition (pecvd)
JP5807511B2 (ja) * 2011-10-27 2015-11-10 東京エレクトロン株式会社 成膜装置及びその運用方法
KR20140110080A (ko) * 2012-01-09 2014-09-16 어플라이드 머티어리얼스, 인코포레이티드 열화를 방지하기 위해 ｕｖ 챔버 광학 컴포넌트들을 시즈닝하기 위한 방법
US9869013B2 (en) * 2014-04-25 2018-01-16 Applied Materials, Inc. Ion assisted deposition top coat of rare-earth oxide
JP6626753B2 (ja) * 2016-03-22 2019-12-25 東京エレクトロン株式会社 被加工物の処理装置
TWM563652U (zh) * 2016-10-13 2018-07-11 美商應用材料股份有限公司 用於電漿處理裝置的腔室部件及包含其之裝置

Also Published As

Publication number Publication date
US20230122167A1 (en) 2023-04-20
JP2023517769A (ja) 2023-04-26
KR20220156048A (ko) 2022-11-24
WO2021188340A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
US9779956B1 (en) Hydrogen activated atomic layer etching
TWI774742B (zh) 矽氮化物之原子層蝕刻
US20230122167A1 (en) Method for conditioning a plasma processing chamber
US9673058B1 (en) Method for etching features in dielectric layers
US12060636B2 (en) Method for conditioning a plasma processing chamber
US10658194B2 (en) Silicon-based deposition for semiconductor processing
CN107919264B (zh) 有关有机掩模的用于选择性地蚀刻氧化硅的方法
CN109804460B (zh) 深宽比依赖性降低的选择性蚀刻的方法
KR101919641B1 (ko) 높은 에칭 레이트를 제공하기 위한 방법
US20140179106A1 (en) In-situ metal residue clean
US20160181111A1 (en) Silicon etch and clean
TWI806871B (zh) 多孔低介電常數介電蝕刻
US9418869B2 (en) Method to etch a tungsten containing layer
US20210265136A1 (en) Method and apparatus for processing wafers
KR102626483B1 (ko) 반도체 프로세싱을 위한 실리콘-기반 증착
TWI768026B (zh) 用於半導體處理之矽基沉積
CN107785253B (zh) 利用侧边溅射的线边缘粗糙表面改进

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination