[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102626483B1 - 반도체 프로세싱을 위한 실리콘-기반 증착 - Google Patents

반도체 프로세싱을 위한 실리콘-기반 증착 Download PDF

Info

Publication number
KR102626483B1
KR102626483B1 KR1020197033566A KR20197033566A KR102626483B1 KR 102626483 B1 KR102626483 B1 KR 102626483B1 KR 1020197033566 A KR1020197033566 A KR 1020197033566A KR 20197033566 A KR20197033566 A KR 20197033566A KR 102626483 B1 KR102626483 B1 KR 102626483B1
Authority
KR
South Korea
Prior art keywords
gas
carbon
patterned mask
etching
ald
Prior art date
Application number
KR1020197033566A
Other languages
English (en)
Other versions
KR20200118354A (ko
Inventor
톰 에이. 캠프
미르자퍼 케이. 아바체브
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20200118354A publication Critical patent/KR20200118354A/ko
Application granted granted Critical
Publication of KR102626483B1 publication Critical patent/KR102626483B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

탄소 기반 패터닝된 마스크를 갖는 스택을 프로세싱하기 위한 방법이 제공된다. 스택이 에칭 챔버 내에 배치된다. 복수의 사이클들을 제공함으로써 탄소 기반 패터닝된 마스크 위에 ALD (atomic layer deposition) 에 의해 실리콘 옥사이드 층이 증착되고, 복수의 사이클들의 사이클들 각각은, 실리콘 전구체 증착 페이즈를 제공하는 단계로서, ALD 전구체 가스를 에칭 챔버 내로 흘리는 단계로서, ALD 전구체 가스는 무플라즈마 (plasmaless) 동안 증착되는, ALD 전구체 가스를 흘리는 단계, 및 ALD 전구체 가스의 플로우를 중단하는 단계를 포함하는, 실리콘 전구체 증착 페이즈를 제공하는 단계; 및 산소 증착 페이즈를 제공하는 단계로서, 오존 가스를 에칭 챔버 내로 흘리는 단계로서, 오존 가스는 무플라즈마 동안 증착된 전구체 가스와 바인딩하는 (bind), 오존 가스를 흘리는 단계, 및 에칭 챔버 내로의 오존 가스의 플로우를 중단하는 단계를 포함하는, 산소 증착 페이즈를 제공하는 단계를 포함하는, 실리콘 옥사이드 층의 ALD에 의한 증착 단계를 포함한다. 실리콘 옥사이드 층의 일부가 에칭된다. 에칭 챔버로부터 스택이 제거된다.

Description

반도체 프로세싱을 위한 실리콘-기반 증착
관련 출원에 대한 교차 참조
본 출원은 모든 목적들을 위해 참조로서 본 명세서에 인용된, 2017년 4월 20일 출원된 미국 특허 출원번호 제 15/492,662 호의 우선권의 이익을 주장한다.
본 개시는 반도체 웨이퍼 상에 반도체 디바이스들을 형성하는 방법에 관한 것이다. 보다 구체적으로, 본 개시는 반도체 디바이스들의 형성시 실리콘-기반 증착을 형성하는 것에 관한 것이다.
반도체 디바이스들의 형성시, 다양한 층들이 증착된다.
전술한 바를 달성하기 위해 그리고 본 개시의 목적에 따라, 탄소 기반 패터닝된 마스크를 갖는 스택을 프로세싱하기 위한 방법이 제공된다. 스택은 에칭 챔버 내에 배치된다. 복수의 사이클들을 제공함으로써 탄소 기반 패터닝된 마스크를 소비하거나 침범하지 (attacking) 않고 탄소 기반 패터닝된 마스크 위에 실리콘 옥사이드 층이 ALD (atomic layer deposition) 에 의해 증착되고, 복수의 사이클들의 사이클들 각각은, 실리콘 전구체 증착 페이즈를 제공하는 단계로서, 실리콘 함유 컴포넌트를 포함하는 ALD 전구체 가스를 에칭 챔버 내로 흘리는 단계로서, ALD 전구체 가스는 무플라즈마 (plasmaless) 동안 탄소 기반 패터닝된 마스크 위에 증착되는, ALD 전구체 가스를 흘리는 단계, 및 ALD 전구체 가스의 플로우를 중단하는 단계를 포함하는, 실리콘 전구체 증착 페이즈를 제공하는 단계; 및 산소 증착 페이즈를 제공하는 단계로서, 오존 가스를 에칭 챔버 내로 흘리는 단계로서, 오존 가스는 무플라즈마 동안 증착된 전구체 가스와 바인딩하는 (bind), 오존 가스를 흘리는 단계, 및 에칭 챔버 내로의 오존 가스의 플로우를 중단하는 단계를 포함하는, 산소 증착 페이즈를 제공하는 단계를 포함하는, 실리콘 옥사이드 층의 ALD에 의한 증착 단계를 포함한다. 플루오르화탄소를 포함하는 성형 가스 (shaping gas) 를 에칭 챔버 내로 흘리는 단계, 성형 가스를 실리콘 옥사이드 층을 에칭하는 플라즈마로 형성하는 단계, 및 성형 가스의 플로우를 중단하는 단계를 포함하는, 실리콘 옥사이드 층의 일부가 에칭된다. 에칭 챔버로부터 스택이 제거된다.
또 다른 용례에서, 에칭 층이 탄소 기반 패터닝된 마스크 아래에 있는, 스택 내에 에칭 층을 에칭하기 위한 장치가 제공된다. 프로세싱 챔버가 제공된다. 프로세싱 챔버 내에 기판 지지부가 있다. 가스 유입구가 프로세스 가스를 프로세싱 챔버 내로 제공한다. 가스 소스가 프로세스 가스를 가스 유입구로 제공하고, 가스 소스는, 오존 소스; ALD 전구체 실리콘 함유 가스 소스; 및 성형 가스 소스를 포함한다. 배기 펌프가 프로세싱 챔버로부터 가스를 펌핑한다. 하부 전극이 기판 지지부 아래에 배치된다. 전극 또는 코일이 프로세싱 챔버 내에 있거나 프로세싱 챔버에 인접하다. 적어도 하나의 전력 소스가 하부 전극 및 전극 또는 코일에 전력을 제공한다. 제어기가 가스 소스 및 적어도 하나의 전력 소스에 제어가능하게 연결된다. 제어기는, 적어도 하나의 프로세서, 및 컴퓨터 판독가능 매체를 포함한다. 컴퓨터 판독가능 매체는, 복수의 사이클들을 제공함으로써 탄소 기반 패터닝된 마스크 위에 실리콘 옥사이드 층을 ALD에 의해 증착하기 위한 컴퓨터 판독가능 코드로서, 복수의 사이클들의 사이클들 각각은, 실리콘 전구체 증착 페이즈를 제공하는 동작으로서, 실리콘 함유 컴포넌트를 포함하는 ALD 전구체 가스를 에칭 챔버 내로 흘리는 동작으로서, ALD 전구체 가스는 무플라즈마 동안 탄소 기반 패터닝된 마스크 위에 증착되는, ALD 전구체 가스를 흘리는 동작, 및 ALD 전구체 가스의 플로우를 중단하는 동작을 포함하는, 실리콘 전구체 증착 페이즈를 제공하는 동작; 및 산소 증착 페이즈를 제공하는 동작으로서, 오존 가스를 에칭 챔버 내로 흘리는 동작으로서, 오존 가스는 무플라즈마 동안 증착된 전구체 가스와 바인딩하는, 오존 가스를 흘리는 동작 및 에칭 챔버 내로 오존 가스의 플로우를 중단하는 동작을 포함하는, 산소 증착 페이즈를 제공하는 동작을 포함하는, ALD에 의한 증착을 위한 컴퓨터 판독가능 코드; 및 실리콘 옥사이드 층을 에칭하기 위한 컴퓨터 판독가능 코드로서, 플루오르화탄소를 포함하는 성형 가스를 에칭 챔버 내로 흘리는 동작, 및 성형 가스를, 실리콘 옥사이드 층을 에칭하는 플라즈마로 형성하는 동작을 포함하는, 에칭을 위한 컴퓨터 판독가능 코드를 포함한다.
본 개시의 이들 및 다른 특징들은 이하의 도면들과 함께 그리고 실시예들의 상세한 기술에 이하에 보다 상세히 기술될 것이다.
본 개시는 유사한 참조번호들이 유사한 엘리먼트들을 참조하는, 첨부된 도면들의 도면들에 제한이 아닌 예로서 예시된다.
도 1은 일 실시예의 고레벨 플로우차트이다.
도 2a 내지 도 2f는 일 실시예에 따라 프로세싱된 스택의 개략적 단면도들이다.
도 3은 일 실시예에서 사용될 수도 있는 에칭 챔버의 개략도이다.
도 4는 일 실시예를 실시하는데 사용될 수도 있는 컴퓨터 시스템의 개략도이다.
도 5는 증착 층 형성 단계의 상세한 플로우차트이다.
도 6은 전구체 증착 페이즈의 보다 상세한 플로우차트이다.
도 7은 산소 증착 페이즈의 보다 상세한 플로우차트이다.
도 8은 실리콘 옥사이드 기반 층을 부분적으로 에칭하는 단계의 보다 상세한 플로우차트이다.
본 실시예들은 이제 첨부된 도면들에 예시된 바와 같이 몇몇 바람직한 실시예들을 참조하여 상세히 기술될 것이다. 이하의 기술에서, 다수의 구체적인 상세들은 본 개시의 전체적인 이해를 제공하기 위해 진술되었다. 그러나, 본 개시는 이들 구체적인 상세들의 일부 또는 전부가 없이 실시될 수도 있다는 것이 당업자에게 자명할 것이다. 다른 예들에서, 공지의 프로세스 단계들 및/또는 구조체들은 본 개시를 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다.
도 1은 일 실시예의 고레벨 플로우차트이다. 이 실시예에서, 스택이 프로세스 챔버 내에 배치된다 (단계 104). 스택의 탄소 마스크가 트리밍되고 BARC가 에칭된다 (단계 108). 실리콘 옥사이드 기반 층이 ALD (atomic layer deposition) 를 통해 탄소 마스크 위에 증착된다 (단계 112). 실리콘 옥사이드 기반 층은 에칭된다 (단계 116). 탄소 마스크 및 BARC가 제거된다 (단계 120). 실리콘 옥사이드 기반 층 아래 에칭 층이 에칭된다 (단계 124). 스택은 프로세스 챔버로부터 제거된다 (단계 128).
예
바람직한 실시예에서, 스택이 프로세스 챔버 내에 배치된다 (단계 104). 도 2a는 기판 (204) 상의 스택 (200) 의 개략적인 단면도이다. 기판 (204) 은 패터닝된 탄소 기반 마스크 층 (224) 아래에 있는, BARC 층 (220) 아래에 있는, 이 예에서 실리콘인 하드마스크 층 (216) 아래에 있는, 비정질 탄소 층 (212) 아래에 있는, 에칭 층 (208) 아래에 있다. 이 예에서, 탄소 기반 마스크 층 (224) 은 포토레지스트이다. 다른 실시예들에서, 상이한, 부가적인, 또는 보다 적은 층들이 스택 (200) 의 층들 사이에 있을 수도 있다. 이에 더하여, 다양한 층들, 예컨대 에칭 층 (208) 이 실리콘 기반 층 위의 탄소 마스크 층과 같은, 복수의 층들로 이루어질 수도 있다.
도 3은 본 발명의 일 실시예에 따른, 스택 (200) 을 프로세싱하도록 사용될 수도 있는, 플라즈마 프로세싱 시스템 (300) 의 일 예를 개략적으로 예시한다. 플라즈마 프로세싱 시스템 (300) 은 챔버 벽 (362) 으로 둘러싸인, 플라즈마 프로세싱 챔버 (304) 를 갖는 플라즈마 반응기 (302) 를 포함한다. 매칭 네트워크 (308) 에 튜닝된 플라즈마 전력 공급부 (306) 가 유도 결합 전력을 제공함으로써 플라즈마 프로세싱 챔버 (304) 내에 플라즈마 (314) 를 생성하기 위해 전력 윈도우 (312) 근방에 위치된 TCP 코일 (310) 에 전력을 공급한다. TCP 코일 (상부 전력 소스) (310) 은 플라즈마 프로세싱 챔버 (304) 내에 균일한 확산 프로파일을 생성하도록 구성될 수도 있다. 예를 들어, TCP 코일 (310) 은 플라즈마 (314) 에 토로이달 (toroidal) 전력 분포를 생성하도록 구성될 수도 있다. 전력 윈도우 (312) 는 에너지로 하여금 TCP 코일 (310) 로부터 플라즈마 프로세싱 챔버 (304) 로 통과하게 하는 동안, 플라즈마 프로세싱 챔버 (304) 로부터 TCP 코일 (310) 을 분리하도록 제공된다. 매칭 네트워크 (318) 에 의해 튜닝된 웨이퍼 바이어스 전압 전력 공급부 (316) 는 전극 (320) 위에 지지되는 프로세스 층 (204) 의 바이어스 전압을 설정하도록 전극 (320) 에 전력을 제공한다. 제어기 (324) 가 플라즈마 전력 공급부 (306) 및 웨이퍼 바이어스 전압 전력 공급부 (316) 에 대한 점들을 설정한다.
플라즈마 전력 공급부 (306) 및 웨이퍼 바이어스 전압 전력 공급부 (316) 는 13.56 ㎒, 27 ㎒, 2 ㎒, 400 ㎑, 또는 이들의 조합들과 같은 특정한 무선 주파수들에서 동작하도록 구성될 수도 있다. 플라즈마 전력 공급부 (306) 및 웨이퍼 바이어스 전압 전력 공급부 (316) 는 목표된 프로세스 성능을 달성하기 위해 전력들의 범위를 공급하도록 적절히 사이즈가 정해질 수도 있다. 예를 들어, 본 발명의 일 실시예에서, 플라즈마 전력 공급부 (306) 는 50 내지 5000 W 범위의 전력을 공급할 수도 있고, 그리고 웨이퍼 바이어스 전압 전력 공급부 (316) 는 20 내지 2000 V 범위의 바이어스 전압을 공급할 수도 있다. 이에 더하여, TCP 코일 (310) 및/또는 전극 (320) 은, 단일 전력 공급부에 의해 전력공급될 수도 있고 또는 복수의 전력 공급부들에 의해 전력공급될 수도 있는, 2 이상의 하위-코일들 또는 하위-전극들을 포함할 수도 있다.
도 3에 도시된 바와 같이, 플라즈마 프로세싱 시스템 (300) 은 가스 소스/가스 공급 메커니즘 (330) 을 더 포함한다. 이 실시예에서, 가스 소스 (330) 는 트리밍 가스 소스 (350), 실리콘 전구체 소스 (352), 오존 가스 소스 (354), 성형 가스 소스 (356), 스트립핑 가스 소스 (358), 및 피처 에칭 가스 소스 (360) 를 포함한다. 가스 소스/가스 공급 메커니즘 (330) 은 노즐 형태의 가스 피드 (336) 에 가스를 제공한다. 프로세스 가스들 및 부산물들은 플라즈마 프로세싱 챔버 (304) 로부터, 또한 플라즈마 프로세싱 챔버 (304) 내에 특정한 압력을 유지하도록 역할을 하는, 압력 제어 밸브 (342) 및 펌프 (344) 를 통해 제거된다. 가스 소스/가스 공급 메커니즘 (330) 은 제어기 (324) 에 의해 제어된다. CA, Fremont 소재의 Lam Research Corp.에 의한 Kiyo는 본 발명의 실시예들을 실시하도록 사용될 수도 있다.
도 4는 실시예들에 사용된 제어기 (324) 를 구현하기 적합한, 컴퓨터 시스템 (400) 을 도시하는 고레벨 블록도이다. 컴퓨터 시스템은 집적 회로, 인쇄 회로 기판, 및 소형 휴대형 디바이스로부터 대형 슈퍼 컴퓨터까지 범위의 많은 물리적 형태들을 가질 수도 있다. 컴퓨터 시스템 (400) 은 하나 이상의 프로세서들 (402) 을 포함하고, 또한 (그래픽스, 텍스트, 및 다른 데이터를 디스플레이하기 위한) 전자 디스플레이 디바이스 (404), 메인 메모리 (406) (예를 들어, RAM (random access memory)), 저장 디바이스 (408) (예를 들어, 하드 디스크 드라이브), 이동식 저장 디바이스 (410) (예를 들어, 광학 디스크 드라이브), 사용자 인터페이스 디바이스들 (412) (예를 들어, 키보드들, 터치 스크린들, 키패드들, 마우스들 또는 다른 포인팅 디바이스들, 등), 및 통신 인터페이스 (414) (예를 들어, 무선 네트워크 인터페이스) 를 포함할 수 있다. 통신 인터페이스 (414) 는 소프트웨어 및 데이터로 하여금 링크를 통해 컴퓨터 시스템 (400) 과 외부 디바이스들 사이에서 전송되게 한다. 시스템은 또한 전술한 디바이스들/모듈들이 연결되는 통신 인프라스트럭처 (416) (예를 들어, 통신 버스, 크로스-오버 바, 또는 네트워크) 를 포함할 수도 있다.
통신 인터페이스 (414) 를 통해 전송된 정보는 신호들을 반송하는 통신 링크를 통해 통신 인터페이스 (414) 에 의해 수신될 수 있는 전자 신호, 전자기 신호, 광 신호 또는 다른 신호들과 같은 신호들의 형태일 수도 있고 유선 또는 케이블, 광 섬유, 전화선, 셀룰러 전화 링크, RF 링크, 및/또는 다른 통신 채널들을 사용하여 구현될 수도 있다. 이러한 통신 인터페이스를 사용하여, 하나 이상의 프로세서들 (402) 은 네트워크로부터 정보를 수신할 수도 있고, 또는 상기 기술된 방법 단계들을 수행하는 동안 네트워크로 정보를 출력할 수도 있다고 고려된다. 더욱이, 방법 실시예들은 프로세서들 상에서만 실행할 수도 있고, 또는 프로세싱의 일부를 공유하는 원격 프로세서들과 함께, Internet과 같은 네트워크를 통해 실행할 수도 있다.
용어 "비일시적인 컴퓨터 판독가능 매체"는 일반적으로 메인 메모리, 2차 메모리, 이동식 저장장치, 및 저장 디바이스들, 예컨대 하드 디스크들, 플래시 메모리, 디스크 드라이브 메모리, CD-ROM 및 다른 형태들의 영구 메모리와 같은 매체를 지칭하도록 사용되고, 반송파들 또는 신호들과 같은 일시적인 객체를 커버하도록 해석되지 않아야 한다. 컴퓨터 코드의 예들은 컴파일러에 의해 생성된 것과 같은 머신 코드, 및 인터프리터를 사용하여 컴퓨터에 의해 실행되는 보다 고레벨 코드를 포함하는 파일들을 포함한다. 컴퓨터 판독가능 매체는 또한 반송파에 포함된 컴퓨터 데이터 신호에 의해 송신되고 프로세서에 의해 실행가능한 인스트럭션들의 시퀀스를 나타내는 컴퓨터 코드일 수도 있다.
스택 (200) 이 플라즈마 프로세싱 시스템 (300) 내로 배치된 후, 탄소 기반 마스크 층 (224) 은 트리밍되고 BARC 층이 에칭된다 (단계 108). 이 예에서, 50 sccm의 N2, 15 sccm의 O2, 및 150 sccm의 He를 포함하는 트리밍 가스가 5 mTorr의 압력을 제공하는, 플라즈마 프로세싱 챔버 내로 흐른다. 플라즈마 전력 공급부 (306) 는 900 W의 TCP 전력을 제공한다. BARC 층 (220) 은 트리밍 단계 전 또는 후에 에칭될 수 있다. BARC 에칭의 일 예는 15 sccm의 O2, 5 sccm의 CH4, 및 50 sscm의 Cl2 인 BARC 에칭 가스를 8 mTorr의 압력으로 플라즈마 프로세싱 챔버 (304) 내로 흘린다. 플라즈마 전력 공급부 (306) 는 400 W의 TCP 전력을 제공한다. 60 V의 바이어스 전압이 제공된다. 도 2b는 탄소 기반 마스크 층 (224) 가 트리밍되고 BARC 층 (220) 이 에칭된 후, 스택 (200) 의 단면도이다.
실리콘 옥사이드 기반 층이 ALD를 사용하여 증착된다 (단계 112). 도 5는 ALD (단계 112) 의 보다 상세한 플로우차트이다. ALD (단계 112) 는 복수의 사이클들을 포함하고, 사이클 각각은 실리콘 전구체 증착 (흡착) 페이즈 (단계 504) 및 산소 증착 (전구체 산화) 페이즈 (단계 508) 를 포함한다. 도 6은 전구체 증착 페이즈 (단계 504) 의 보다 상세한 플로우차트이다. 실리콘 함유 전구체가 플라즈마 프로세싱 챔버 (304) 내로 일관된 플로우를 보장하기 위해 특정한 온도에서 유지된 용기로부터 증기 인출에 의해 도입된다 (단계 604). 이 예에서, 실리콘 함유 전구체 가스는 아미노실란 BTBAS (bis(tertiarybutylamino)silane) 이다. H2Si[N(C2H5)2]2 (SAM24) 와 같은 다른 전구체들이 또한 작용할 수 있다. 실리콘 함유 전구체는 무플라즈마 동안 스택 상에 증착된다 (단계 608). 4 초 후, 실리콘 함유 전구체의 플로우가 중단된다 (단계 612). 도 7은 산소 증착 (SiO2 형성) 페이즈 (단계 508) 의 보다 상세한 플로우차트이다. 오존 가스가 플라즈마 프로세싱 챔버 (304) 내로 흐른다 (단계 704). 이 예에서, 50sccm보다 많은 O3 가 프로세싱 챔버 (304) 내로 흐른다. 압력은 100 mTorr보다 높게 유지된다. 오존 가스는 무플라즈마 동안 스택 상에 증착된다 (단계 708). 2 초 후, 오존 플로우가 중단된다 (단계 712). 도 2c는 ALD 옥사이드의 타깃 두께를 달성하기 위해 특정한 수의 사이클들 후에 실리콘 옥사이드 기반 층 (228) 이 ALD에 의해 증착된 후 스택 (200) 의 단면도이다.
실리콘 옥사이드 기반 층 (228) 은 부분적으로 에칭되거나 성형된다 (단계 116). 도 8은 실리콘 옥사이드 기반 층 (228) 을 부분적으로 에칭하는 단계의 보다 상세한 플로우차트이다. 성형 가스가 플라즈마 프로세싱 챔버 (304) 내로 흐른다 (단계 804). 이 예에서, 성형 가스는 100 sccm의 CF4, 50 sccm의 CHF3 및 9 sccm의 O2를 포함한다. 프로세싱 챔버 (304) 내로 흐른다. 압력은 5 mTorr로 유지된다. 플라즈마가 성형 가스로부터 형성된다 (단계 808). 성형 가스를 플라즈마로 형성하기 위해, 600 W의 TCP RF 전력이 13.56 ㎒로 제공된다. 바이어스 전압은 60 V로 유지된다. 탄소 라인의 상단부 및 공간 면적에서 SiO2 층의 수평 부분으로부터 SiO2를 제거한 후, 성형 가스의 플로우가 중단된다 (단계 812). 도 2d는 실리콘 옥사이드 기반 층 (228) 이 에칭되거나 성형된 (단계 120) 후 스택 (200) 의 단면도이다. 도시된 바와 같이, 탄소 기반 마스크 층 (224) 이 노출되도록 실리콘 옥사이드 기반 층 (228) 의 수평 표면들은 에칭돼버린다. 남아 있는 실리콘 옥사이드 기반 층 (228) 은 탄소 기반 마스크 층 (224) 의 측면들 상에 측벽 스페이서들을 형성한다.
탄소 마스크가 제거되거나 스트립핑된다 (단계 120). 이 예에서, 프로세스 조건들은 10 mTorr의 챔버 압력에서 150 sccm의 O2 및 150 sccm의 Ar의 마스크 스트립핑 가스를 제공한다. 마스크 스트립핑 가스는 600 W의 TCP 전력을 제공함으로써 플라즈마로 형성된다. 도 2e는 탄소 기반 마스크 층이 제거된 후, 스택 (200) 의 단면도이다. 이 실시예에서, 탄소 마스크 층의 스트립핑은 또한 남아 있는 BARC 층을 제거한다. 남아 있는 실리콘 옥사이드 기반 층 (228) 은 탄소 마스크의 2 배의 밀도를 갖는 패턴을 제공한다.
비정질 탄소 층 (212) 및 하드마스크 층 (216) 은 탄소 마스크 스트립핑 후에 인시츄 에칭될 수도 있다. Si (층 216) 에칭 프로세스의 예는 50 sccm의 CF4 및 50 sccm의 Ar의 Si 에칭 가스를 5 mTorr의 압력으로 제공한다. Si 에칭 가스는 100 V의 바이어스 전압을 갖는 500 W의 TCP 전력을 제공함으로써 플라즈마로 형성된다. a-C (층 (212)) 을 에칭하기 위한 프로세스의 예는 80 sccm의 SO2 및 90 sccm의 O2 의 비정질 탄소 에칭 가스를 8 mTorr의 압력으로 제공한다. 비정질 탄소 에칭 가스는 800 W의 TCP 전력, 350 V의 바이어스 전압을 제공함으로써 플라즈마로 형성된다. (이 예에서 Si 막) 의 에칭 층 (208) 을 에칭하기 위한 레시피: 25 mTorr의 압력으로 500 sccm의 HBr, 500 sccm의 He, 15 sccm의 O2, 350 W의 TCP 전력 및 300 V의 바이어스 전압. 에칭 층 (208) 이 에칭된다 (단계 124). 도 2e는 에칭 층이 에칭된 후 스택 (200) 의 단면도이다.
발생되는 스택은 탄소 기반 마스크 층의 원래 패턴보다 2 배의 밀도로 에칭된 피처들을 에칭 층 (208) 내에 갖는다. 방법 및 장치는 스택을 이동시키지 않고 동일한 척 상에 동일한 프로세싱 챔버 내에서 발생하도록 피처 더블링 (doubling) 및 에칭 모두의 ALD 및 에칭을 가능하게 한다.
일반적으로, 플루오르화탄소 가스, 예컨대 CF4가 실리콘 옥사이드 기반 층을 부분적으로 에칭하기 위해 사용될 수도 있다. 다양한 실시예들에서, 탄소 기반 층은 비정질 탄소, 유기 재료, 또는 포토레지스트일 수도 있다.
다양한 실시예들에서, 에칭 층 (208) 은 또 다른 탄소 기반 층을 포함하는, 복수의 층들을 포함할 수도 있다. 실리콘 옥사이드 기반 층 (228) 은 탄소 기반 층을 에칭하기 위한 마스크로서 사용될 수도 있다. 실리콘 옥사이드 기반 층 (228) 은 제거될 수도 있고 또 다른 실리콘 옥사이드 기반 층이 ALD에 의해 제공될 수도 있다. 실리콘 옥사이드 층은 부분적으로 에칭될 수도 있고 탄소 기반 층이 제거될 수도 있어 원래 패턴의 4배의 밀도를 갖는 패터닝된 마스크를 제공한다. 이러한 후속 ALD 프로세스들은 ALD를 위해 플라즈마를 사용할 수도 있다. 장치는 무플라즈마 ALD 및 플라즈마를 사용한 ALD를 제공할 수 있다.
본 개시는 몇몇 바람직한 실시예들의 면에서 기술되었지만, 본 개시의 범위 내에 속하는 변경들, 수정들, 치환들 및 다양한 대체가능한 등가물들이 있다. 본 개시의 방법들 및 장치들을 구현하는 많은 대안적인 방식들이 있다는 것을 또한 주의해야 한다. 따라서 이하의 청구항들은 모든 이러한 변경들, 수정들, 치환들, 및 다양한 대체가능한 등가물들을 포함하여 본 개시의 진정한 정신 및 범위 내에 속하는 것으로 해석되도록 의도된다.

Claims (22)

  1. 탄소 기반 패터닝된 마스크를 갖는 스택을 인시츄 프로세싱하기 위한 방법에 있어서,
    에칭 챔버 내에 스택을 배치하는 단계;
    플라즈마를 형성하지 않는 복수의 2-페이즈 사이클들을 제공함으로써 탄소 기반 패터닝된 마스크를 소비하거나 침범하지 (attacking) 않고 상기 탄소 기반 패터닝된 마스크 위에 실리콘 옥사이드 층을 ALD (atomic layer deposition) 에 의해 증착하는 단계로서, 상기 복수의 2-페이즈 사이클들 각각은,
    실리콘 전구체 증착 페이즈로서,
    실리콘 함유 컴포넌트를 포함하는 ALD 전구체 가스를 상기 에칭 챔버 내로 흘리는 단계로서, 상기 ALD 전구체 가스는 무플라즈마 (plasmaless) 동안 상기 탄소 기반 패터닝된 마스크 위에 증착되는, 상기 ALD 전구체 가스를 흘리는 단계; 및
    상기 ALD 전구체 가스의 플로우를 중단하는 단계를 포함하는, 상기 실리콘 전구체 증착 페이즈; 및
    산소 증착 페이즈로서,
    본질적으로 오존 가스로 구성된 산소 증착 가스만을 상기 에칭 챔버 내로 흘리는 단계로서, 상기 오존 가스는 무플라즈마 동안 상기 증착된 전구체 가스와 바인딩하는 (bind), 상기 오존 가스를 흘리는 단계; 및
    상기 에칭 챔버 내로의 상기 산소 증착 가스의 플로우를 중단하는 단계를 포함하는, 상기 산소 증착 페이즈를 포함하는, 상기 실리콘 옥사이드 층의 ALD에 의한 증착 단계;
    상기 실리콘 옥사이드 층의 일부를 에칭하는 단계로서,
    플루오르화탄소를 포함하는 성형 가스 (shaping gas) 를 상기 에칭 챔버 내로 흘리는 단계;
    상기 성형 가스를 상기 실리콘 옥사이드 층을 에칭하는 플라즈마로 형성하는 단계; 및
    상기 성형 가스의 상기 플로우를 중단하는 단계를 포함하는, 상기 에칭 단계; 및
    상기 에칭 챔버로부터 상기 스택을 제거하는 단계를 포함하는, 프로세싱 방법.
  2. 제 1 항에 있어서,
    상기 에칭 챔버 내에 상기 스택을 배치한 후 그리고 상기 탄소 기반 패터닝된 마스크 위에 상기 실리콘 옥사이드 층을 증착하기 전에 상기 탄소 기반 패터닝된 마스크를 트리밍하는 (trimming) 단계를 더 포함하는, 프로세싱 방법.
  3. 제 2 항에 있어서,
    상기 실리콘 옥사이드 층을 에칭한 후 상기 탄소 기반 패터닝된 마스크를 스트립핑하는 단계; 및
    상기 탄소 기반 패터닝된 마스크를 스트립핑한 후 그리고 상기 에칭 챔버로부터 상기 스택을 제거하기 전에 상기 실리콘 옥사이드 층 아래에 에칭 층을 에칭하는 단계를 더 포함하는, 프로세싱 방법.
  4. 제 3 항에 있어서,
    상기 탄소 기반 패터닝된 마스크는 비정질 탄소, 유기 재료, 또는 포토레지스트 중 적어도 하나를 포함하는, 프로세싱 방법.
  5. 제 4 항에 있어서,
    BARC 층이 상기 탄소 기반 패터닝된 마스크 아래에 있고, 상기 탄소 기반 패터닝된 마스크 위에 상기 실리콘 옥사이드 층을 증착하기 전에 상기 BARC 층을 에칭하는 단계를 더 포함하는, 프로세싱 방법.
  6. 제 5 항에 있어서,
    상기 ALD 전구체 가스의 상기 실리콘 함유 컴포넌트는 H2Si[N(C2H5)2]2인, 프로세싱 방법.
  7. 제 5 항에 있어서,
    상기 ALD 전구체 가스의 상기 실리콘 함유 컴포넌트는 아미노실란 BTBAS (bis(tertiarybutylamino)silane) 또는 H2Si[N(C2H5)2]2인, 프로세싱 방법.
  8. 제 7 항에 있어서,
    상기 오존 가스를 상기 에칭 챔버 내로 흘리는 단계는 100 mTorr보다 높은 압력을 제공하는, 프로세싱 방법.
  9. 제 1 항에 있어서,
    상기 실리콘 옥사이드 층을 에칭한 후 상기 탄소 기반 패터닝된 마스크를 스트립핑하는 단계; 및
    상기 탄소 기반 패터닝된 마스크를 스트립핑한 후 그리고 상기 에칭 챔버로부터 상기 스택을 제거하기 전에 상기 실리콘 옥사이드 층 아래에 에칭 층을 에칭하는 단계를 더 포함하는, 프로세싱 방법.
  10. 제 1 항에 있어서,
    상기 탄소 기반 패터닝된 마스크는 비정질 탄소, 유기 재료, 또는 포토레지스트 중 적어도 하나를 포함하는, 프로세싱 방법.
  11. 제 1 항에 있어서,
    BARC 층이 상기 탄소 기반 패터닝된 마스크 아래에 있고, 상기 탄소 기반 패터닝된 마스크 위에 상기 실리콘 옥사이드 층을 증착하기 전에 상기 BARC 층을 에칭하는 단계를 더 포함하는, 프로세싱 방법.
  12. 제 1 항에 있어서,
    상기 ALD 전구체 가스의 상기 실리콘 함유 컴포넌트는 아미노실란 BTBAS (bis(tertiarybutylamino)silane) 또는 H2Si[N(C2H5)2]2인, 프로세싱 방법.
  13. 제 1 항에 있어서,
    상기 에칭 챔버 내로 상기 오존 가스를 흘리는 단계는 100 mTorr보다 큰 압력을 제공하는, 프로세싱 방법.
  14. 제 1 항에 있어서,
    상기 탄소 기반 패터닝된 마스크는 포토레지스트를 포함하는, 프로세싱 방법.
  15. 스택 내에 에칭 층을 에칭하기 위한 장치에 있어서, 상기 에칭 층은 탄소 기반 패터닝된 마스크 아래에 있고,
    상기 장치는,
    에칭 챔버;
    상기 에칭 챔버 내 기판 지지부;
    프로세스 가스를 상기 에칭 챔버 내로 제공하기 위한 가스 유입구;
    상기 프로세스 가스를 상기 가스 유입구로 제공하기 위한 가스 소스로서, 상기 가스 소스는,
    오존 소스;
    ALD 전구체 실리콘 함유 가스 소스; 및
    성형 가스 소스를 포함하는, 상기 가스 소스;
    상기 에칭 챔버로부터 가스를 펌핑하기 위한 배기 펌프;
    하부 전극;
    전극 또는 코일;
    상기 하부 전극 및 상기 전극 또는 상기 코일에 전력을 제공하기 위한 적어도 하나의 전력 소스; 및
    상기 가스 소스 및 상기 적어도 하나의 전력 소스에 제어가능하게 연결된 제어기를 포함하고,
    상기 제어기는,
    적어도 하나의 프로세서; 및
    컴퓨터 판독가능 매체를 포함하고,
    상기 컴퓨터 판독가능 매체는,
    플라즈마를 형성하지 않는 복수의 2-페이즈 사이클들을 제공함으로써 상기 탄소 기반 패터닝된 마스크 위에 실리콘 옥사이드 층을 ALD에 의해 증착하기 위한 컴퓨터 판독가능 코드로서, 상기 복수의 2-페이즈 사이클들 각각은,
    실리콘 전구체 증착 페이즈로서,
    실리콘 함유 컴포넌트를 포함하는 ALD 전구체 가스를 상기 에칭 챔버 내로 흘리는 동작으로서, 상기 ALD 전구체 가스는 무플라즈마 동안 상기 탄소 기반 패터닝된 마스크 위에 증착되는, 상기 ALD 전구체 가스를 흘리는 동작; 및
    상기 ALD 전구체 가스의 플로우를 중단하는 동작을 포함하는, 상기 실리콘 전구체 증착 페이즈; 및
    산소 증착 페이즈로서,
    본질적으로 오존 가스로 구성된 산소 증착 가스만을 상기 에칭 챔버 내로 흘리는 동작으로서, 상기 오존 가스는 무플라즈마 동안 상기 증착된 전구체 가스와 바인딩하는, 상기 산소 증착 가스를 흘리는 동작; 및
    상기 에칭 챔버 내로 상기 산소 증착 가스의 플로우를 중단하는 동작을 포함하는, 상기 산소 증착 페이즈를 포함하는, 상기 ALD에 의한 증착을 위한 컴퓨터 판독가능 코드; 및
    상기 실리콘 옥사이드 층을 에칭하기 위한 컴퓨터 판독가능 코드로서,
    플루오르화탄소를 포함하는 성형 가스를 상기 에칭 챔버 내로 흘리는 동작; 및
    상기 성형 가스를, 상기 실리콘 옥사이드 층을 에칭하는 플라즈마로 형성하는 동작을 포함하는, 상기 에칭을 위한 컴퓨터 판독가능 코드를 포함하는, 장치.
  16. 제 15 항에 있어서,
    상기 가스 소스는,
    트리밍 가스 소스;
    스트립핑 가스 소스; 및
    피처 에칭 가스 소스를 더 포함하는, 장치.
  17. 제 16 항에 있어서,
    상기 컴퓨터 판독가능 매체는,
    상기 ALD 증착 전에 상기 탄소 기반 패터닝된 마스크를 트리밍하기 위한 컴퓨터 판독가능 코드로서,
    상기 트리밍 가스 소스로부터 트리밍 가스를 상기 에칭 챔버 내로 흘리기 위한 컴퓨터 판독가능 코드;
    상기 탄소 기반 패터닝된 마스크의 상기 트리밍을 유발하는, 플라즈마로 상기 트리밍 가스를 변환하는, 전력을 상기 전극 또는 상기 코일로 제공하기 위한 컴퓨터 판독가능 코드; 및
    상기 트리밍 가스의 플로우를 중단하기 위한 컴퓨터 판독가능 코드를 포함하는, 상기 탄소 기반 패터닝된 마스크를 트리밍하기 위한 컴퓨터 판독가능 코드; 및
    상기 실리콘 옥사이드 층을 에칭한 후에 상기 탄소 기반 패터닝된 마스크를 스트립핑하기 위한 컴퓨터 판독가능 코드로서,
    상기 스트립핑 가스 소스로부터 상기 에칭 챔버 내로 스트립핑 가스를 흘리기 위한 컴퓨터 판독가능 코드;
    상기 탄소 기반 패터닝된 마스크의 스트립핑을 유발하는, 플라즈마로 상기 스트립핑 가스를 변환하는, 전력을 상기 전극 또는 상기 코일로 제공하기 위한 컴퓨터 판독가능 코드; 및
    상기 스트립핑 가스의 플로우를 중단하기 위한 컴퓨터 판독가능 코드를 포함하는, 상기 탄소 기반 패터닝된 마스크를 스트립핑하기 위한 컴퓨터 판독가능 코드; 및
    상기 탄소 기반 패터닝된 마스크를 스트립핑한 후에 상기 에칭 층을 에칭하기 위한 컴퓨터 판독가능 코드로서,
    상기 피처 에칭 가스 소스로부터 상기 에칭 챔버 내로 피처 에칭 가스를 흘리기 위한 컴퓨터 판독가능 코드;
    상기 에칭 층의 상기 에칭을 유발하는, 플라즈마로 상기 피처 에칭 가스를 변환하는, 전력을 상기 전극 또는 상기 코일로 제공하기 위한 컴퓨터 판독가능 코드; 및
    상기 피처 에칭 가스의 플로우를 중단하기 위한 컴퓨터 판독가능 코드를 포함하는, 상기 에칭을 위한 컴퓨터 판독가능 코드를 포함하는, 장치.
  18. 제 17 항에 있어서,
    상기 ALD 전구체 실리콘 함유 가스 소스는 아미노실란 BTBAS (bis(tertiarybutylamino)silane) 또는 H2Si[N(C2H5)2]2를 제공하는, 장치.
  19. 제 18 항에 있어서,
    BARC 층이 상기 탄소 기반 패터닝된 마스크 아래에 있고, 상기 탄소 기반 패터닝된 마스크 위에 상기 실리콘 옥사이드 층을 증착하기 전에 상기 BARC 층을 에칭하기 위한 컴퓨터 판독가능 코드를 더 포함하는, 장치.
  20. 제 17 항에 있어서,
    상기 ALD 전구체 실리콘 함유 가스 소스는 H2Si[N(C2H5)2]2를 제공하는, 장치.
  21. 탄소 기반 패터닝된 마스크를 갖는 스택을 인시츄 프로세싱하기 위한 방법에 있어서,
    에칭 챔버 내에 상기 스택을 배치하는 단계;
    상기 탄소 기반 패터닝된 마스크를 트리밍하는 (trimming) 단계;
    플라즈마를 형성하지 않는 복수의 2-페이즈 사이클들을 제공함으로써 상기 탄소 기반 패터닝된 마스크를 소비하거나 침범하지 (attacking) 않고 상기 탄소 기반 패터닝된 마스크 위에 실리콘 옥사이드 층을 ALD (atomic layer deposition) 에 의해 증착하는 단계로서, 상기 복수의 2-페이즈 사이클들 각각은,
    실리콘 전구체 증착 페이즈로서,
    실리콘 함유 컴포넌트를 포함하는 ALD 전구체 가스를 상기 에칭 챔버 내로 흘리는 단계로서, 상기 ALD 전구체 가스는 무플라즈마 (plasmaless) 동안 상기 탄소 기반 패터닝된 마스크 위에 증착되는, 상기 ALD 전구체 가스를 흘리는 단계; 및
    상기 ALD 전구체 가스의 플로우를 중단하는 단계를 포함하는, 상기 실리콘 전구체 증착 페이즈; 및
    산소 증착 페이즈로서,
    본질적으로 오존 가스로 구성된 산소 증착 가스만을 상기 에칭 챔버 내로 흘리는 단계로서, 상기 오존 가스는 무플라즈마 동안 상기 증착된 전구체 가스와 바인딩하는 (bind), 상기 오존 가스를 흘리는 단계; 및
    상기 에칭 챔버 내로의 상기 산소 증착 가스의 플로우를 중단하는 단계를 포함하는, 상기 산소 증착 페이즈를 포함하는, 상기 실리콘 옥사이드 층의 ALD에 의한 증착 단계;
    상기 실리콘 옥사이드 층의 일부를 에칭하는 단계로서,
    플루오르화탄소를 포함하는 성형 가스 (shaping gas) 를 상기 에칭 챔버 내로 흘리는 단계;
    상기 성형 가스를 상기 실리콘 옥사이드 층을 에칭하는 플라즈마로 형성하는 단계; 및
    상기 성형 가스의 상기 플로우를 중단하는 단계를 포함하는, 상기 에칭 단계; 및
    상기 에칭 챔버로부터 상기 스택을 제거하는 단계를 포함하는, 프로세싱 방법.
  22. 스택 내에 에칭 층을 에칭하기 위한 장치에 있어서, 상기 에칭 층은 탄소 기반 패터닝된 마스크 아래에 있고,
    상기 장치는,
    에칭 챔버;
    상기 에칭 챔버 내 기판 지지부;
    프로세스 가스를 상기 에칭 챔버 내로 제공하기 위한 가스 유입구;
    상기 프로세스 가스를 상기 가스 유입구로 제공하기 위한 가스 소스로서, 상기 가스 소스는,
    트리밍 가스 소스;
    오존 소스;
    ALD 전구체 실리콘 함유 가스 소스; 및
    성형 가스 소스를 포함하는, 상기 가스 소스;
    상기 에칭 챔버로부터 가스를 펌핑하기 위한 배기 펌프;
    하부 전극;
    전극 또는 코일;
    상기 하부 전극 및 상기 전극 또는 상기 코일에 전력을 제공하기 위한 적어도 하나의 전력 소스; 및
    상기 가스 소스 및 상기 적어도 하나의 전력 소스에 제어가능하게 연결된 제어기를 포함하고,
    상기 제어기는,
    적어도 하나의 프로세서; 및
    컴퓨터 판독가능 매체를 포함하고,
    상기 컴퓨터 판독가능 매체는,
    상기 탄소 기반 패터닝된 마스크를 트리밍하기 위한 컴퓨터 판독가능 코드로서,
    상기 트리밍 가스 소스로부터 트리밍 가스를 상기 에칭 챔버 내로 흘리기 위한 컴퓨터 판독가능 코드;
    상기 탄소 기반 패터닝된 마스크의 상기 트리밍을 유발하는, 플라즈마로 상기 트리밍 가스를 변환하는, 전력을 상기 전극 또는 상기 코일로 제공하기 위한 컴퓨터 판독가능 코드; 및
    상기 트리밍 가스의 플로우를 중단하기 위한 컴퓨터 판독가능 코드를 포함하는, 상기 탄소 기반 패터닝된 마스크를 트리밍하기 위한 컴퓨터 판독가능 코드;
    플라즈마를 형성하지 않는 복수의 2-페이즈 사이클들을 제공함으로써 상기 탄소 기반 패터닝된 마스크 위에 실리콘 옥사이드 층을 ALD에 의해 증착하기 위한 컴퓨터 판독가능 코드로서, 상기 복수의 2-페이즈 사이클들 각각은,
    실리콘 전구체 증착 페이즈로서,
    실리콘 함유 컴포넌트를 포함하는 ALD 전구체 가스를 상기 에칭 챔버 내로 흘리는 동작으로서, 상기 ALD 전구체 가스는 무플라즈마 동안 상기 탄소 기반 패터닝된 마스크 위에 증착되는, 상기 ALD 전구체 가스를 흘리는 동작; 및
    상기 ALD 전구체 가스의 플로우를 중단하는 동작을 포함하는, 상기 실리콘 전구체 증착 페이즈; 및
    산소 증착 페이즈로서,
    본질적으로 오존 가스로 구성된 산소 증착 가스만을 상기 에칭 챔버 내로 흘리는 동작으로서, 상기 오존 가스는 무플라즈마 동안 상기 증착된 전구체 가스와 바인딩하는, 상기 산소 증착 가스를 흘리는 동작; 및
    상기 에칭 챔버 내로 상기 산소 증착 가스의 플로우를 중단하는 동작을 포함하는, 상기 산소 증착 페이즈를 포함하는, 상기 ALD에 의한 증착을 위한 컴퓨터 판독가능 코드; 및
    상기 실리콘 옥사이드 층을 에칭하기 위한 컴퓨터 판독가능 코드로서,
    플루오르화탄소를 포함하는 성형 가스를 상기 에칭 챔버 내로 흘리는 동작; 및
    상기 성형 가스를, 상기 실리콘 옥사이드 층을 에칭하는 플라즈마로 형성하는 동작을 포함하는, 상기 에칭을 위한 컴퓨터 판독가능 코드를 포함하는, 장치.
KR1020197033566A 2018-03-01 2018-03-01 반도체 프로세싱을 위한 실리콘-기반 증착 KR102626483B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2018/020476 WO2019168535A1 (en) 2018-03-01 2018-03-01 Silicon-based deposition for semiconductor processing

Publications (2)

Publication Number Publication Date
KR20200118354A KR20200118354A (ko) 2020-10-15
KR102626483B1 true KR102626483B1 (ko) 2024-01-17

Family

ID=67806375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197033566A KR102626483B1 (ko) 2018-03-01 2018-03-01 반도체 프로세싱을 위한 실리콘-기반 증착

Country Status (3)

Country Link
KR (1) KR102626483B1 (ko)
CN (1) CN110520964A (ko)
WO (1) WO2019168535A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025024134A1 (en) * 2023-07-21 2025-01-30 Lam Research Corporation Dielectric etch using unsaturated carbon containing components

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838426B2 (en) * 2007-08-20 2010-11-23 Lam Research Corporation Mask trimming
US8592318B2 (en) * 2007-11-08 2013-11-26 Lam Research Corporation Pitch reduction using oxide spacer
US8501637B2 (en) * 2007-12-21 2013-08-06 Asm International N.V. Silicon dioxide thin films by ALD
US8197915B2 (en) * 2009-04-01 2012-06-12 Asm Japan K.K. Method of depositing silicon oxide film by plasma enhanced atomic layer deposition at low temperature
US8574447B2 (en) * 2010-03-31 2013-11-05 Lam Research Corporation Inorganic rapid alternating process for silicon etch
US9390909B2 (en) * 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
WO2012165166A1 (ja) * 2011-06-03 2012-12-06 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US20130217240A1 (en) * 2011-09-09 2013-08-22 Applied Materials, Inc. Flowable silicon-carbon-nitrogen layers for semiconductor processing
JP6040609B2 (ja) * 2012-07-20 2016-12-07 東京エレクトロン株式会社 成膜装置及び成膜方法
CN104253027B (zh) * 2013-06-26 2017-08-25 中芯国际集成电路制造(上海)有限公司 双重图形及其形成方法
US9875888B2 (en) * 2014-10-03 2018-01-23 Applied Materials, Inc. High temperature silicon oxide atomic layer deposition technology
SG10201600832VA (en) * 2015-02-06 2016-09-29 Novellus Systems Inc Conformal deposition of silicon carbide films
US9711359B2 (en) * 2015-08-13 2017-07-18 Lam Research Corporation Shadow trim line edge roughness reduction
US9972502B2 (en) * 2015-09-11 2018-05-15 Lam Research Corporation Systems and methods for performing in-situ deposition of sidewall image transfer spacers
US9824893B1 (en) * 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US10629435B2 (en) * 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications

Also Published As

Publication number Publication date
WO2019168535A1 (en) 2019-09-06
CN110520964A (zh) 2019-11-29
KR20200118354A (ko) 2020-10-15

Similar Documents

Publication Publication Date Title
TWI758404B (zh) 氫活化原子層蝕刻
US20190189447A1 (en) Method for forming square spacers
USRE47650E1 (en) Method of tungsten etching
TWI735522B (zh) 混合式階梯蝕刻
US10658194B2 (en) Silicon-based deposition for semiconductor processing
KR20200054962A (ko) 에칭 층을 에칭하기 위한 방법
KR20140023219A (ko) 혼합된 모드 펄싱을 갖는 식각
US10002773B2 (en) Method for selectively etching silicon oxide with respect to an organic mask
KR101919641B1 (ko) 높은 에칭 레이트를 제공하기 위한 방법
US20140179106A1 (en) In-situ metal residue clean
KR102070459B1 (ko) 평활 측벽의 급속 교번 에칭 프로세스를 위한 제어된 가스 혼합
US9673057B2 (en) Method for forming stair-step structures
WO2019236213A1 (en) Method for transferring a pattern from an organic mask
KR102626483B1 (ko) 반도체 프로세싱을 위한 실리콘-기반 증착
KR102595435B1 (ko) 패턴 붕괴를 방지하기 위한 에칭 후 처리
KR102658744B1 (ko) 섀도우 트림 라인 에지 거칠기 감소
US10600648B2 (en) Silicon-based deposition for semiconductor processing
KR102700803B1 (ko) 탄소 기반 막의 공간적으로 선택적인 애싱 (ashing) 을 사용하여 증착 유도된 CD 불균형을 개선하는 방법
KR102653067B1 (ko) 에지 거칠기 감소
KR20220025891A (ko) 선택적 패시베이션을 위해 타깃 증착 (targeted deposition) 을 사용하여 피처들을 에칭하기 위한 방법
KR20200130475A (ko) 인 시츄 (in situ) 역 마스크 패터닝

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20191113

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210226

Comment text: Request for Examination of Application

AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20220907

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20230424

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20220907

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20230424

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20221207

Comment text: Amendment to Specification, etc.

Patent event code: PX09012R01I

Patent event date: 20210302

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20231020

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20230925

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20230424

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20221207

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20210302

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240115

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240115

End annual number: 3

Start annual number: 1

PG1601 Publication of registration