CN115223943A - 存储器的制作方法及存储器 - Google Patents
存储器的制作方法及存储器 Download PDFInfo
- Publication number
- CN115223943A CN115223943A CN202110408047.1A CN202110408047A CN115223943A CN 115223943 A CN115223943 A CN 115223943A CN 202110408047 A CN202110408047 A CN 202110408047A CN 115223943 A CN115223943 A CN 115223943A
- Authority
- CN
- China
- Prior art keywords
- substrate
- filling hole
- etching
- layer
- contact region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000010410 layer Substances 0.000 claims abstract description 151
- 239000000758 substrate Substances 0.000 claims abstract description 123
- 238000005530 etching Methods 0.000 claims abstract description 80
- 238000002955 isolation Methods 0.000 claims abstract description 72
- 239000011241 protective layer Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims description 53
- 238000002161 passivation Methods 0.000 claims description 26
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 15
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 13
- 238000011065 in-situ storage Methods 0.000 claims description 11
- 229910052786 argon Inorganic materials 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 238000005137 deposition process Methods 0.000 claims description 7
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 6
- 239000000460 chlorine Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 4
- 229910018503 SF6 Inorganic materials 0.000 claims description 4
- 229910052801 chlorine Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 4
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 2
- 238000003860 storage Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种存储器的制作方法及存储器，涉及存储设备技术领域，用于解决存储器良率较低的技术问题，该制作方法包括：提供基底，基底内设多个有源区，有源区包括第一接触区和第二接触区；在基底上形成多条位线，每条位线连接至少一个第一接触区；在位线上形成覆盖位线和基底的隔离层，隔离层还设有于多个第二接触区一一对应的多个填充孔；沿填充孔刻蚀隔离层和基底，填充孔暴露第二接触区；在第二接触区上形成第一保护层；刻蚀位于填充孔的孔底的第一保护层和基底，直至填充孔的孔底位于基底的预设深度。通过在第二接触区上形成第一保护层，可以减少基底过刻蚀，提高后续形成的导线的质量，进而提高存储器的良率。
Description
技术领域
本发明涉及存储设备技术领域，尤其涉及一种存储器的制作方法及存储器。
背景技术
动态随机存储器(Dynamic Random Access Memory，简称DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。动态随机存储器一般包括晶体管和电容器。电容器存储数据信息，晶体管控制电容器中的数据信息的读写。
相关技术中，动态随机存储器包括基底，基底中包括有源区，有源区包括第一接触区和第二接触区。基底上设置有间隔排布的位线以及包覆于位线外的隔离层。位线与第一接触区电连接，隔离层形成有接触孔，且接触孔延伸至基底，接触孔中填充有导线，导线用于电连接电容器与第二接触区。为了增大导线与第二接触区的接触面积，通常沿接触孔刻蚀基底，以在基底中形成接触凹槽，接触孔和接触凹槽形成填充孔，填充孔中填充导线。
然而，在形成接触凹槽的过程中，基底易出现过刻蚀现象，导致后续形成的导线内具有较大空隙、存储器的良率较低。
发明内容
鉴于上述问题，本发明实施例提供一种存储器的制作方法及存储器，减少导线内的空隙，提高存储器的良率。
为了实现上述目的，本发明实施例提供如下技术方案：
第一方面，本发明实施例提供一种存储器的制作方法，其包括：提供基底，所述基底内设有多个间隔设置的有源区，所述有源区包括第一接触区和第二接触区；在所述基底上形成多条间隔设置的位线，每条所述位线连接至少一个所述第一接触区；在所述位线上形成隔离层，所述隔离层覆盖位线和所述基底，所述隔离层还设有多个填充孔，多个所述填充孔与多个所述第二接触区一一对应；沿所述填充孔刻蚀所述隔离层和所述基底，以使所述填充孔延伸至所述基底中，所述填充孔暴露所述第二接触区；在暴露于所述填充孔内的所述第二接触区上形成第一保护层；刻蚀位于所述填充孔的孔底的所述第一保护层和所述基底，直至所述填充孔的孔底位于所述基底的预设深度；去除剩余的所述第一保护层。
本发明实施例提供存储器的制作方法具有如下优点：
本发明实施例的存储器的制作方法中，先提供基底，基底内设有多个间隔设置的有源区，有源区包括第一接触区和第二接触区；在基底上形成多条间隔设置的位线，每条位线连接至少一个第一接触区；在位线上形成隔离层，隔离层覆盖位线和基底，隔离层还设有多个填充孔，多个填充孔与多个第二接触区一一对应；沿填充孔刻蚀隔离层和基底，以使填充孔延伸至基底中，填充孔暴露第二接触区；在暴露于填充孔内的第二接触区上形成第一保护层；刻蚀位于填充孔的孔底的第一保护层和基底，直至填充孔的孔底位于基底的预设深度；去除剩余的第一保护层。通过在暴露于填充孔内的第二接触区上形成第一保护层，以使后续刻蚀位于填充孔的孔底的第一保护层和基底的过程中，第一保护层可以减少或者避免远离填充孔的孔底的第二接触区被刻蚀，从而减少基底出现过刻蚀现象，以提高后续形成的导线的质量，进而提高存储器的良率。
如上所述的存储器的制作方法，沿所述填充孔刻蚀所述隔离层和所述基底、在暴露于所述填充孔内的所述第二接触区上形成第一保护层、刻蚀位于所述填充孔的孔底的所述第一保护层和所述基底和去除剩余的所述第一保护层的步骤在同一刻蚀机内进行。
如上所述的存储器的制作方法，沿所述填充孔刻蚀所述隔离层和所述基底时，第一刻蚀气体包括四氟化碳、三氟甲烷、氯气、氧气和氩气。
如上所述的存储器的制作方法，沿所述填充孔刻蚀所述隔离层和所述基底时，第一射频功率为500W-1500W，第一射频电压为50V-500V，第一压力为4mT-30mT。
如上所述的存储器的制作方法，通过原位氧化工艺在暴露于所述填充孔内的所述第二接触区上形成第一保护层。
如上所述的存储器的制作方法，氧化气体包括氧气、氩气和氮气。
如上所述的存储器的制作方法，所述原位氧化工艺中，第二射频功率为300W-2000W，第二压力为10mT-100mT。
如上所述的存储器的制作方法，刻蚀位于所述填充孔的孔底的所述第一保护层和所述基底时，第二刻蚀气体包括四氟化碳和氯气。
如上所述的存储器的制作方法，去除剩余的所述第一保护层时，第三刻蚀气体包括六氟化硫、氩气、氧气和四氟化碳。
如上所述的存储器的制作方法，沿所述填充孔刻蚀所述隔离层和所述基底，以使所述填充孔延伸至基底中，所述填充孔暴露所述第二接触区的步骤中，所述填充孔的孔底和孔壁圆弧过渡。
如上所述的存储器的制作方法，沿所述填充孔刻蚀所述隔离层和所述基底，以使所述填充孔延伸至所述基底中，所述填充孔暴露所述第二接触区的步骤之前，所述存储器的制作方法还包括：在所述隔离层背离所述基底的表面上形成第二保护层。
如上所述的存储器的制作方法，所述第二保护层为碳层，所述第二保护层通过原位沉积工艺形成。
如上所述的存储器的制作方法，所述原位沉积工艺中，反应气体包括四氟化碳和氦气。
如上所述的存储器的制作方法，所述原位沉积工艺中，第三射频功率为200W-1800W，第二射频电压为0V，第三压力为5mT-100mT。
如上所述的存储器的制作方法，在暴露于所述填充孔内的所述第二接触区上形成第一保护层的步骤之前，所述存储器的制作方法还包括：去除所述第二保护层，以暴露所述隔离层。
第二方面，本发明实施例还提供一种存储器，该存储器通过上述存储器的制作方法形成，因而具有基底过刻蚀较少甚至没有，导线内空隙较少，提高了存储器的良率。具体效果参照上文所述，在此不再赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中的基底过刻蚀的示意图；
图2为本发明实施例中的存储器的制作方法的流程图；
图3为本发明实施例中的形成位线后的结构示意图；
图4为本发明实施例中的形成隔离层后的结构示意图；
图5为本发明实施例中的沿填充孔刻蚀隔离层和基底后的结构示意图；
图6为本发明实施例中的形成第一保护层后的结构示意图；
图7为本发明实施例中的刻蚀位于填充孔的孔底的第一保护层和基底后的结构示意图；
图8为本发明实施例中的去除剩余的第一保护层后的结构示意图；
图9为本发明实施例中的形成第二保护层后的结构示意图；
图10为本发明实施例中的形成第二保护层后，刻蚀位于填充孔的孔底的第一保护层和基底后的结构示意图；
图11为本发明实施例中的去除第二保护层后的结构示意图。
附图标记说明：
100-基底； 110-有源区；
120-浅槽隔离结构； 130-位线接触窗；
140-绝缘层； 200-位线；
210-第一导电层； 220-第二导电层；
230-第三导电层； 240-第三保护层；
300-隔离层； 310-填充孔；
320-氧化物层； 400-第一保护层；
500-第二保护层。
具体实施方式
相关技术中，制作存储器时，通常先提供具有刻蚀孔的隔离层，刻蚀孔的孔底可以位于隔离层中，再沿刻蚀孔刻蚀隔离层和基底，形成第一预设接触孔，预设接触孔暴露第二接触区；去除刻蚀副产物(byproduct)；填充保护气体，例如氮气；沿第一预设接触孔刻蚀基底，形成第二预设接触孔。上述由刻蚀孔形成第二预设接触孔的工艺过程通常需要在480min内完成。
形成第二预设接触孔后，进行关键尺寸(Critical Dimension，简称CD)检测，之后进行膜厚测量等。经初步检测合格后，再沿第一预设接触孔各向同性(isotropic)刻蚀基底，以形成接触孔，使得接触孔暴露出较多的第二接触区。上述由第二预设接触孔形成接触孔的工艺过程通常需要在120min内完成。
然而，参照图1，形成的存储器中，隔离层300上部刻蚀较多，且基底100易出现过刻蚀现象，如图1中虚线所示区域，导致后续形成的导线内具有较大空隙、存储器的良率较低。此外，上述制作存储器的过程通常需要在不同的设备中进行，易出现超时的问题，导致存储器的良率较低。
为了提高存储器的良率，本发明实施例提供一种存储器的制作方法，在沿隔离层的填充孔刻蚀隔离层和基底，以使填充孔延伸至基底中后，在暴露于填充孔内的第二接触区上形成第一保护层，后续刻蚀位于填充孔的孔底的第一保护层和基底的过程中，第一保护层可以减少或者避免远离填充孔的孔底的第二接触区被刻蚀，从而减少基底出现过刻蚀现象，以提高后续形成的导线的质量，进而提高存储器的良率。
为了使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。
参照图2，本发明实施例提供一种存储器的制作方法，该制作方法包括以下步骤：
步骤S101、提供基底，基底内设有多个间隔设置的有源区，有源区包括第一接触区和第二接触区。
参照图3，基底100内设有有源区110，有源区110的数量可以设置为多个，多个有源区110间隔设置，例如多个有源区110呈阵列排布。多个有源区110之间设置浅槽隔离(Shallow Trench Isolation，简称STI)结构120，浅槽隔离结构120中可以填充有氧化硅(例如SiO2)。通过浅槽隔离结构120将多个有源区110之间隔离。
有源区110可以包括第一接触区和第二接触区，第一接触区和第二接触区可以相邻接。第一接触区连接位线200，第二接触区连接电容器，以使位线200能够读取电容器中的数据信息，或者将数据信息写入到电容器中。
在一种可能的示例中，第一接触区位于有源区110的中心，第二接触区位于有源区110的两端，即第二接触区设置有两个，两个第二接触区分别位于第一接触区的两侧。其中，有源区110的材质可以包括硅(Si)。当然，有源区110的材质不是限定的，例如，有源区110的材质还可以为锗(Ge)，绝缘体上硅(Silicon on Insulator，简称SOI)等。
步骤S102、在基底上形成多条间隔设置的位线，每条位线连接至少一个第一接触区。
继续参照图3，基底100上形成多条位线200，多条位线200之间间隔设置，每条位线200连接至少一个第一接触区。如图3所示，多条位线200之间相平行，沿位线200的延伸方向，位线200连接位于该方向上的多个第一接触区。
在一种可能的示例中，基底100上形成位线接触窗130，位线200通过位线接触窗130连接第一接触区。如图3所示，基底100的上表面的部分区域向下凹陷，形成位线接触窗130。位线200的部分区域位于位线接触窗130上，以与第一接触区电连接，位线200的部分区域位于基底100的上表面上，位线200的该部分区域与基底100之间还可以设置绝缘层140，例如第一氮化硅层。
位线200可以包括依次堆叠设置的第一导电层210、第二导电层220、第三导电层230和第三保护层240。其中，第一导电层210设置在基底100上，即第三保护层240远离基底100。
示例性的，第一导电层210可以为多晶硅(polycrystalline silicon)层，第二导电层220可以为氮化钛(TiN)层，第三导电层230可以为钨(W)层，第三保护层240可以为第二氮化硅层。
步骤S103、在位线上形成隔离层，隔离层覆盖位线和基底，隔离层还设有多个填充孔，多个填充孔与多个第二接触区一一对应。
参照图4，位线200和基底100上形成隔离层300。如图4所示，位线200的侧表面和上表面，以及基底100的上表面上形成隔离层300，隔离层300可以通过沉积工艺形成，例如，隔离层300通过化学气相沉积(Chemical Vapor Deposition，简称CVD)、物理气相沉积(Physical Vapor Deposition，简称PVD)或者原子层沉积(Atomic Layer Deposition，简称ALD)等工艺形成。
隔离层300中形成多个填充孔310，多个填充孔310与多个第二接触区一一对应。示例性的，多个填充孔310可以在隔离层300中呈方阵排布，填充孔310在基底100上的正投影至少覆盖部分第二接触区。参照图4，填充孔310的孔壁和孔底均为隔离层300。
如图4所示，隔离层300中还可以设置多个氧化物层320，氧化物层320的延伸方向与位线200的延伸方向相同。每条位线200的两侧均设有一个氧化物层320。可以理解的是，沿位线200至填充孔310的方向，即图4所示X方向，位线200外依次设有氮化物层-氧化物层-氮化物层，即形成NON(Nitride-Oxide-Nitride)结构。
步骤S104、沿填充孔刻蚀隔离层和基底，以使填充孔延伸至基底中，填充孔暴露第二接触区。
参照图5，沿填充孔310刻蚀填充孔310的孔底，以使填充孔310的孔底位于基底100中，填充孔310暴露第二接触区。刻蚀后形成的填充孔310的孔底和孔壁圆滑过渡，即填充孔310的底部呈弧状，以便于后续步骤的进行。如图5所示，填充孔310的底部位于基底100中。
刻蚀时，可以采用方向性刻蚀，例如，通过对等离子方向性的控制，以沿所需的方向刻蚀隔离层300和基底100，以暴露第二接触区。可以理解的是，沿着图5所示竖直方向进行刻蚀，以减少水平方向的刻蚀，即减少侧向刻蚀。
示例性的，刻蚀隔离层300和基底100的过程可以在刻蚀机内进行，第一刻蚀气体可以包括四氟化碳(CF4)、三氟甲烷(CHF3)、氯气(Cl2)、氧气(O2)和氩气(Ar)，第一射频功率为500W-1500W，第一射频电压为50V-500V，第一压力为4mT-30mT。
步骤S105、在暴露于填充孔内的第二接触区上形成第一保护层。
参照图6，在暴露的第二接触区上形成第一保护层400，第一保护层400的材质可以为氧化硅。第一保护层400对第二接触区进行隔离和保护，以在后续刻蚀时，刻蚀液体或者刻蚀气体不会直接接触第二接触区，从而减少对第二接触区的刻蚀，尤其是对第二接触区的上部侧壁的刻蚀，减少或者避免第二接触区侧向过刻蚀。
形成第一保护层400的过程可以在刻蚀机内进行，示例性的，通过原位氧化工艺在暴露于填充孔310内的第二接触区上形成第一保护层400。氧化气体包括氧气、氩气和氮气(N2)，第二射频功率为300W-2000W，第二压力为10mT-100mT。
步骤S106、刻蚀位于填充孔的孔底的第一保护层和基底，直至填充孔的孔底位于基底的预设深度。
参照图7，沿填充孔310刻蚀填充孔310的孔底，以使填充孔310的孔底位于基底100的预设深度处。通过该次刻蚀，可以增加第二接触区暴露的面积，从而增加第二接触区与后续形成的导线的接触面积，减少第二接触区与导线之间的接触电阻，提高存储器的存储速度和存储效率。
如图7所示，在对填充孔310进行刻蚀时，第一保护层400中靠近孔底的部分被去除，第一保护层400中远离孔底的部分保留，即靠近基底100的上表面的部分第二接触区仍留有第一保护层400，减少了对第二接触区的上部分的侧向刻蚀，避免第二接触区过刻蚀。
刻蚀位于填充孔310的孔底的第一保护层400和基底100的过程可以在刻蚀机内进行，示例性的，干法刻蚀位于填充孔310的孔底的第一保护层400和基底100，第二刻蚀气体包括四氟化碳和氯气等。
步骤S107、去除剩余的第一保护层。
参照图8，去除第一保护层400，以暴露第二接触区，增大第二接触区暴露的面积。可以理解的是，去除剩余的第一保护层400时，可以采用侧向刻蚀较强的蚀刻对填充孔310的底部进行修饰，以使位于基底100内的填充孔310形成较为光滑的弧状。此外，还可以进一步增加第二接触区暴露在填充孔310内的表面积。
去除剩余的第一保护层400的过程可以在刻蚀机内进行，示例性的，干法刻蚀剩余的第一保护层400，第三刻蚀气体包括六氟化硫(SF6)、氩气、氧气和四氟化碳等。
需要说明的是，沿填充孔310刻蚀隔离层300和基底100、在暴露于填充孔310内的第二接触区上形成第一保护层400、刻蚀位于填充孔310的孔底的第一保护层400和基底100和去除剩余的第一保护层400的步骤可以在同一刻蚀机内进行。即步骤S104至步骤S107可以在同一刻蚀机内进行，减少了在不同设备中进行的等待时间，避免制程超时，进一步提高存储器的良率。
本发明实施例中的存储器的制作方法包括：提供基底100，基底100内设有多个间隔设置的有源区110，有源区110包括第一接触区和第二接触区；在基底100上形成多条间隔设置的位线200，每条位线200连接至少一个第一接触区；在位线200上形成隔离层300，隔离层300覆盖位线200和基底100，隔离层300还设有多个填充孔310，多个填充孔310与多个第二接触区一一对应；沿填充孔310刻蚀隔离层300和基底100，以使填充孔310延伸至基底100中，填充孔310暴露第二接触区；在暴露于填充孔310内的第二接触区上形成第一保护层400；刻蚀位于填充孔310的孔底的第一保护层400和基底100，直至填充孔310的孔底位于基底100的预设深度；去除剩余的第一保护层400。通过在暴露于填充孔310内的第二接触区上形成第一保护层400，以使后续刻蚀位于填充孔310的孔底的第一保护层400和基底100的过程中，第一保护层400可以减少或者避免远离填充孔310的孔底的第二接触区被刻蚀，从而减少基底100出现过刻蚀现象，以提高后续形成的导线的质量，进而提高存储器的良率。
需要说明的是，参照图9和图10，沿填充孔310刻蚀隔离层300和基底100，以使填充孔310延伸至基底100中，填充孔310暴露第二接触区的步骤之前，存储器的制作方法还可以包括：在隔离层300背离基底100的表面上形成第二保护层500。
如图9和图10所示，在隔离层300的上表面形成第二保护层500，在沿填充孔310刻蚀隔离层300和基底100时，第二保护层500对隔离层300进行保护，减少或者避免隔离层300被刻蚀，使得隔离层300沿垂直方向(图10所示Y方向)的高度不变或者高度较少减小，从而增加刻蚀窗口的稳定性，避免因刻穿隔离层300和第三保护层240而导致位线200的第三导电层230裸露。此外，设置第二保护层500也可以使得隔离层300的上表面较为平整。
形成第二保护层500的过程可以在刻蚀机内进行。示例性的，第二保护层500可以为碳(C)层，通过原位沉积工艺在隔离层300背离基底100的表面上形成第二保护层500。反应气体包括四氟化碳和氦气(He)等，第三射频功率为200W-1800W，第二射频电压为0V，第三压力为5mT-100mT。
形成第二保护层500与沿填充孔310刻蚀隔离层300和基底100、在暴露于填充孔310内的第二接触区上形成第一保护层400、刻蚀位于填充孔310的孔底的第一保护层400和基底100和去除剩余的第一保护层400在同一刻蚀机内进行，进一步减少在不同设备中进行的等待时间，避免制程超时。
如图9和图10所示，形成第二保护层500后，第二保护层500位于隔离层300的上表面，填充孔310的孔壁和孔底较少甚至没有第二保护层500，从而减少了后续刻蚀填充孔310的孔底时的难度。
需要说明的是，参照图11，在暴露于填充孔310内的第二接触区上形成第一保护层400的步骤之前，存储器的制作方法还可以包括：去除第二保护层500，以暴露隔离层300。如图11所示，形成第一保护层400之前，去除第二保护层500，以暴露隔离层300远离基底100的表面。
本发明实施例还提供了一种存储器，如图11和所示，该存储器通过上述存储器的制作方法形成，因而具有基底100过刻蚀较少甚至没有，导线内空隙较少，提高了存储器的良率。具体效果请参照上文，在此不再赘述。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (16)
1.一种存储器的制作方法，其特征在于，包括：
提供基底，所述基底内设有多个间隔设置的有源区，所述有源区包括第一接触区和第二接触区；
在所述基底上形成多条间隔设置的位线，每条所述位线连接至少一个所述第一接触区；
在所述位线上形成隔离层，所述隔离层覆盖位线和所述基底，所述隔离层还设有多个填充孔，多个所述填充孔与多个所述第二接触区一一对应；
沿所述填充孔刻蚀所述隔离层和所述基底，以使所述填充孔延伸至所述基底中，所述填充孔暴露所述第二接触区；
在暴露于所述填充孔内的所述第二接触区上形成第一保护层；
刻蚀位于所述填充孔的孔底的所述第一保护层和所述基底，直至所述填充孔的孔底位于所述基底的预设深度；
去除剩余的所述第一保护层。
2.根据权利要求1所述的存储器的制作方法，其特征在于，沿所述填充孔刻蚀所述隔离层和所述基底、在暴露于所述填充孔内的所述第二接触区上形成第一保护层、刻蚀位于所述填充孔的孔底的所述第一保护层和所述基底和去除剩余的所述第一保护层的步骤在同一刻蚀机内进行。
3.根据权利要求1所述的存储器的制作方法，其特征在于，沿所述填充孔刻蚀所述隔离层和所述基底时，第一刻蚀气体包括四氟化碳、三氟甲烷、氯气、氧气和氩气。
4.根据权利要求3所述的存储器的制作方法，其特征在于，沿所述填充孔刻蚀所述隔离层和所述基底时，第一射频功率为500W-1500W，第一射频电压为50V-500V，第一压力为4mT-30mT。
5.根据权利要求1所述的存储器的制作方法，其特征在于，通过原位氧化工艺在暴露于所述填充孔内的所述第二接触区上形成第一保护层。
6.根据权利要求5所述的存储器的制作方法，其特征在于，氧化气体包括氧气、氩气和氮气。
7.根据权利要求5所述的存储器的制作方法，其特征在于，所述原位氧化工艺中，第二射频功率为300W-2000W，第二压力为10mT-100mT。
8.根据权利要求1所述的存储器的制作方法，其特征在于，刻蚀位于所述填充孔的孔底的所述第一保护层和所述基底时，第二刻蚀气体包括四氟化碳和氯气。
9.根据权利要求1所述的存储器的制作方法，其特征在于，去除剩余的所述第一保护层时，第三刻蚀气体包括六氟化硫、氩气、氧气和四氟化碳。
10.根据权利要求1所述的存储器的制作方法，其特征在于，沿所述填充孔刻蚀所述隔离层和所述基底，以使所述填充孔延伸至基底中，所述填充孔暴露所述第二接触区的步骤中，所述填充孔的孔底和孔壁圆弧过渡。
11.根据权利要求1-10任一项所述的存储器的制作方法，其特征在于，沿所述填充孔刻蚀所述隔离层和所述基底，以使所述填充孔延伸至所述基底中，所述填充孔暴露所述第二接触区的步骤之前，所述存储器的制作方法还包括：
在所述隔离层背离所述基底的表面上形成第二保护层。
12.根据权利要求11所述的存储器的制作方法，其特征在于，所述第二保护层为碳层，所述第二保护层通过原位沉积工艺形成。
13.根据权利要求12所述的存储器的制作方法，其特征在于，所述原位沉积工艺中，反应气体包括四氟化碳和氦气。
14.根据权利要求12所述的存储器的制作方法，其特征在于，所述原位沉积工艺中，第三射频功率为200W-1800W，第二射频电压为0V，第三压力为5mT-100mT。
15.根据权利要求11所述的存储器的制作方法，其特征在于，在暴露于所述填充孔内的所述第二接触区上形成第一保护层的步骤之前，所述存储器的制作方法还包括：
去除所述第二保护层，以暴露所述隔离层。
16.一种存储器，其特征在于，所述存储器通过权利要求1-15任一项所述的存储器的制作方法形成。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110408047.1A CN115223943B (zh) | 2021-04-15 | 2021-04-15 | 存储器的制作方法及存储器 |
| PCT/CN2021/107453 WO2022217772A1 (zh) | 2021-04-15 | 2021-07-20 | 存储器的制作方法及存储器 |
| US17/460,272 US20220336467A1 (en) | 2021-04-15 | 2021-08-29 | Method for fabricating memory and memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110408047.1A CN115223943B (zh) | 2021-04-15 | 2021-04-15 | 存储器的制作方法及存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115223943A true CN115223943A (zh) | 2022-10-21 |
| CN115223943B CN115223943B (zh) | 2024-07-02 |
Family
ID=83604156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110408047.1A Active CN115223943B (zh) | 2021-04-15 | 2021-04-15 | 存储器的制作方法及存储器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115223943B (zh) |
| WO (1) | WO2022217772A1 (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6096595A (en) * | 1999-05-12 | 2000-08-01 | Taiwan Semiconductor Manufacturing Company | Integration of a salicide process for MOS logic devices, and a self-aligned contact process for MOS memory devices |
| CN101335231A (zh) * | 2007-06-28 | 2008-12-31 | 海力士半导体有限公司 | 半导体器件的制造方法 |
| KR100876768B1 (ko) * | 2007-09-28 | 2009-01-07 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR20140078473A (ko) * | 2012-12-17 | 2014-06-25 | 에스케이하이닉스 주식회사 | 비트라인 컨택을 갖는 반도체 소자 및 그 제조방법 |
| KR20170043683A (ko) * | 2015-10-13 | 2017-04-24 | 에스케이하이닉스 주식회사 | 반도체장치 제조 방법 |
| CN111640743A (zh) * | 2019-06-05 | 2020-09-08 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
| CN112447604A (zh) * | 2019-08-30 | 2021-03-05 | 长鑫存储技术有限公司 | 存储器及其形成方法 |
| US20210082799A1 (en) * | 2019-09-16 | 2021-03-18 | Samsung Electronics Co., Ltd. | Semiconductor devices having improved electrical characteristics and methods of fabricating the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100533980B1 (ko) * | 2004-06-30 | 2005-12-07 | 주식회사 하이닉스반도체 | 메모리 소자 및 그 제조 방법 |
| US10177038B1 (en) * | 2017-11-30 | 2019-01-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Prevention of contact bottom void in semiconductor fabrication |
| CN112563208A (zh) * | 2019-09-26 | 2021-03-26 | 长鑫存储技术有限公司 | 半导体存储器及其制备方法 |
| CN111463205B (zh) * | 2020-04-08 | 2022-07-19 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
| CN111584488A (zh) * | 2020-05-28 | 2020-08-25 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
-
2021
- 2021-04-15 CN CN202110408047.1A patent/CN115223943B/zh active Active
- 2021-07-20 WO PCT/CN2021/107453 patent/WO2022217772A1/zh active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6096595A (en) * | 1999-05-12 | 2000-08-01 | Taiwan Semiconductor Manufacturing Company | Integration of a salicide process for MOS logic devices, and a self-aligned contact process for MOS memory devices |
| CN101335231A (zh) * | 2007-06-28 | 2008-12-31 | 海力士半导体有限公司 | 半导体器件的制造方法 |
| KR100876768B1 (ko) * | 2007-09-28 | 2009-01-07 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR20140078473A (ko) * | 2012-12-17 | 2014-06-25 | 에스케이하이닉스 주식회사 | 비트라인 컨택을 갖는 반도체 소자 및 그 제조방법 |
| KR20170043683A (ko) * | 2015-10-13 | 2017-04-24 | 에스케이하이닉스 주식회사 | 반도체장치 제조 방법 |
| CN111640743A (zh) * | 2019-06-05 | 2020-09-08 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
| CN112447604A (zh) * | 2019-08-30 | 2021-03-05 | 长鑫存储技术有限公司 | 存储器及其形成方法 |
| US20210082799A1 (en) * | 2019-09-16 | 2021-03-18 | Samsung Electronics Co., Ltd. | Semiconductor devices having improved electrical characteristics and methods of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022217772A1 (zh) | 2022-10-20 |
| CN115223943B (zh) | 2024-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4907838B2 (ja) | 窪み付きゲート構造を有するメモリデバイス | |
| US9153489B2 (en) | Microelectronic devices having conductive through via electrodes insulated by gap regions | |
| US20140175659A1 (en) | Semiconductor device including air gaps and method of fabricating the same | |
| US20080096347A1 (en) | Methods of forming electronic devices including electrodes with insulating spacers thereon | |
| CN110061001B (zh) | 半导体元件及其制作方法 | |
| JP2013008732A (ja) | 半導体装置の製造方法 | |
| CN114420642A (zh) | 半导体结构的形成方法以及半导体结构 | |
| WO2022028164A1 (zh) | 半导体结构及其制作方法 | |
| WO2022088788A1 (zh) | 半导体结构的形成方法以及半导体结构 | |
| US11770924B2 (en) | Semiconductor device | |
| KR20210047739A (ko) | 집적회로 소자 및 그 제조 방법 | |
| CN112447583B (zh) | 制造半导体结构的方法 | |
| CN114203701A (zh) | 半导体结构及其制作方法 | |
| EP4092741B1 (en) | Memory manufacturing method and memory | |
| CN115223943B (zh) | 存储器的制作方法及存储器 | |
| US20220336467A1 (en) | Method for fabricating memory and memory | |
| US20030077872A1 (en) | Process flow for sacrificial collar with polysilicon void | |
| KR100906646B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| CN115148675B (zh) | 存储器的制作方法及存储器 | |
| US12096620B2 (en) | Method for manufacturing memory and memory | |
| US11862699B2 (en) | Semiconductor structure and method for manufacturing same | |
| US20230232615A1 (en) | Method of manufacturing semiconductor structure and semiconductor structure | |
| US20220310611A1 (en) | Method of forming semiconductor device and semiconductor device | |
| US20220045066A1 (en) | Semiconductor structure and method of manufacturing same | |
| US20240049444A1 (en) | Semiconductor structure and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |