[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN114762460B - 电路板及其制作方法 - Google Patents

电路板及其制作方法 Download PDF

Info

Publication number
CN114762460B
CN114762460B CN202080082747.XA CN202080082747A CN114762460B CN 114762460 B CN114762460 B CN 114762460B CN 202080082747 A CN202080082747 A CN 202080082747A CN 114762460 B CN114762460 B CN 114762460B
Authority
CN
China
Prior art keywords
layer
copper
double
sided
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080082747.XA
Other languages
English (en)
Other versions
CN114762460A (zh
Inventor
彭超
何珂
陈志宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Publication of CN114762460A publication Critical patent/CN114762460A/zh
Application granted granted Critical
Publication of CN114762460B publication Critical patent/CN114762460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种电路板的制作方法,包括:提供第一双面覆铜板,包括介电层和形成于所述介电层相对两表面的第一铜箔层和镀铜层,所述介电层中设有沟槽,所述镀铜层包括形成于所述沟槽内的第一镀铜部分和除此之外的第二镀铜部分;提供双面电路基板,包括基材层和形成于所述基材层相对两表面的两个第一导电线路层,每一所述第一导电线路层包括信号线,所述基材层中设有两个导电膏块,两个所述导电膏块位于所述信号线的两侧;分别在所述双面电路基板的两侧层叠一个所述第一双面覆铜板,使每一所述信号线位于所述沟槽中;压合,使得所述导电膏块电连接位于所述基材层两侧的所述第二镀铜部分。本申请还提供一种电路板。

Description

电路板及其制作方法
技术领域
本申请涉及电路板制造领域,尤其设计一种电路板及其制作方法。
背景技术
印刷线路板中的信号损失大致可以分为两个部分,一种是传导损失,其意味着铜箔引起的损失;另一种是介电损失,其意味着介电层引起的损失。通常信号损失与介电层材料的介电常数Dk及介电损失因子Df有关。为了减少信号损失,需要选用介电常数和介电损失因子较低的介电材料。
液晶聚合物(LCP)和铁氟龙是较为常见的介电材料,由于介电常数及介电损失因子相对较低,被广泛应用于制作印刷电路板的介电层。然而,此类材料价格较高且资源有限,不利于电路板批量制作;而且,由于该类材料仍具有一定的介电常数及介电损失因子,随着业内对信号传输损耗的控制要求越来越高,难以满足进一步降低信号损失的需求。
发明内容
为解决现有技术中的不足,有必要提供一种电路板及所述电路板的制作方法。
本申请提供一种电路板的制作方法,包括步骤:提供一第一双面覆铜板,所述第一双面覆铜板包括介电层和形成于所述介电层相对两表面的第一铜箔层和镀铜层,所述介电层中开设有贯穿的沟槽,所述第一铜箔层位于所述沟槽一侧以形成所述沟槽的底壁,所述介电层在设有所述沟槽的位置还形成有与所述底壁连接的侧壁,所述镀铜层包括形成于所述底壁和所述侧壁上的第一镀铜部分和除所述第一镀铜部分之外的第二镀铜部分;
提供一双面电路基板,所述双面电路基板包括基材层和形成于所述基材层相对两表面的两个第一导电线路层,每一所述第一导电线路层包括信号线,所述基材层中未被所述信号线覆盖的区域设有两个导电膏块,两个所述导电膏块位于所述信号线的两侧;分别在所述双面电路基板的两侧层叠一个所述第一双面覆铜板,并使每一所述信号线位于所述沟槽中,从而得到一中间体;
压合所述中间体,使得所述导电膏块电连接位于所述基材层两侧的两个所述第二镀铜部分,其中,所述第二镀铜部分形成接地线,所述第一镀铜部分形成屏蔽层,位于所述基材层两侧的所述屏蔽层、所述接地线和所述导电膏块共同围成一闭合的屏蔽套筒,所述信号线位于所述屏蔽套筒内;及
蚀刻每一所述第一双面覆铜板的所述第一铜箔层以得到第二导电线路层,从而得到所述电路板。
本申请还提供一种电路板,包括:
双面电路基板,所述双面电路基板包括基材层和形成于所述基材层相对两表面的两个第一导电线路层,每一所述第一导电线路层包括信号线,所述基材层中未被所述信号线覆盖的区域设有两个导电膏块,两个所述导电膏块位于所述信号线的两侧;
每一所述第一导电线路层的表面依次形成有镀铜层、介电层和第二导电线路层,所述介电层中开设有贯穿的沟槽,所述第二导电线路层构成所述沟槽的底壁,所述介电层在设有所述沟槽的位置还形成有与所述底壁连接的侧壁,所述镀铜层包括第一镀铜部分和第二镀铜部分,所述第一镀铜部分形成于所述底壁和所述侧壁上,所述第二镀铜部分为所述镀铜层除所述第一镀铜部分之外的区域;
所述导电膏块电连接位于所述基材层两侧的两个所述镀铜层的第二镀铜部分,所述第二镀铜部分形成接地线,所述第一镀铜部分形成屏蔽层,位于所述基材层两侧的所述屏蔽层、所述接地线和所述导电膏块共同围成一闭合的屏蔽套筒,所述信号线位于所述屏蔽套筒内。
在本申请中,形成于所述底壁和所述侧壁上的所述镀铜层形成一屏蔽层,位于所述基材层两侧的屏蔽层、所述接地线和所述导电膏块共同围成闭合的屏蔽套筒,所述信号线位于所述屏蔽套筒内。由于所述屏蔽套筒内具有空气,而空气的介电常数为1,如此,可以使介质损耗最小化。而且,由于本申请并不依赖使用现有技术中价格高昂的介质材料来实现介质损耗最小化,工艺成熟且简单,成本较低,利于电路板批量制作。
附图说明
图1为本申请一实施方式提供的单面覆铜板的剖面示意图。
图2为图1所示的单面覆铜板的介电层中开设沟槽后剖面示意图。
图3为在图2所述的介电层上形成镀铜层后得到的双面覆铜板的剖面示意图。
图4为本申请一实施方式提供的双面覆铜板的剖面示意图。
图5为在图4所示的双面覆铜板上覆盖图形化光阻层后的剖面示意图。
图6为通过图5所示的图形化光阻层蚀刻双面覆铜板的第二铜箔层后的剖面示意图。
图7为在图6所示的基材层中设置导电膏块后得到的双面电路基板的剖面示意图。
图8为层叠并压合图3所示的双面覆铜板和图7所示的双面电路基板后的剖面示意图。
图9为蚀刻图8所示的第一铜箔层得到第二导电线路层后的剖面示意图。
图10为在图9所示的第二导电线路层上覆盖保护层后得到的电路板的剖面示意图。
主要元件符号说明
单面覆铜板                    1
第二双面覆铜板                2
第一双面覆铜板                10
介电层                        11
第一铜箔层                    12
镀铜层                        13
第二导电线路层                14
双面电路基板                  20
基材层                        21
第一导电线路层                22
第二铜箔层                    23
图形化光阻层                  24
屏蔽套筒                      30
保护层                        40
电路板                        100
沟槽                          110
底壁                          111
侧壁                          112
第一镀铜部分                  131
第二镀铜部分                  132
通孔                          210
导电膏块                      211
信号线                        220
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
请参阅图1至图10,本申请一实施方式提供一种电路板100的制作方法,包括以下步骤:
步骤S1,请参阅图1至图3,提供一第一双面覆铜板10,所述第一双面覆铜板10包括介电层11和形成于所述介电层11相对两表面的第一铜箔层12和镀铜层13。
其中,所述介电层11中开设有贯穿的沟槽110,所述第一铜箔层12位于所述沟槽110一侧并构成所述沟槽110的底壁111,所述介电层11在设有所述沟槽110的位置还形成有与所述底壁111连接的侧壁112。所述镀铜层13包括第一镀铜部分131和第二镀铜部分132。所述第一镀铜部分131形成于所述底壁111和所述侧壁112上。所述第二镀铜部分132为所述镀铜层13除所述第一镀铜部分131之外的区域,即,所述第二镀铜部分132形成于所述介电层11除所述沟槽110之外的表面上。
本实施方式中,所述沟槽110的截面宽度自所述介电层11至所述第一铜箔层12的方向逐渐减小。更具体地,沿所述沟槽110的延伸方向,所述沟槽110的截面呈梯形。
进一步地,所述第一镀铜部分131远离所述沟槽110的表面为弧形。所述第二镀铜部分132的表面为平面。
在本实施方式中,所述介电层11的材质可选自环氧树脂、聚丙烯(PP)、BT树脂、聚苯醚(PPO)、聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)以及聚萘二甲酸乙二醇酯(PEN)等树脂中的至少一种。更具体地,所述介电层11的材质为热固型树脂。
在本实施方式中,所述第一双面覆铜板10的制作包括如下步骤:
第一步,请参阅图1,提供一单面覆铜板1,所述单面覆铜板1包括所述介电层11和形成于所述介电层11的表面的所述第一铜箔层12。
第二步,请参阅图2,在所述介电层11中开设所述沟槽110,所述沟槽110贯穿所述介电层11。其中,所述沟槽110可通过冲型、数控钻孔或激光打孔的方式形成。
第三步,请参阅图3,在所述介电层11远离所述第一铜箔层12的表面、所述底壁111和所述侧壁112上镀铜以形成所述镀铜层13,从而得到所述第一双面覆铜板10。
步骤S2,请参阅图4至图7,提供一双面电路基板20,所述双面电路基板20包括基材层21和形成于所述基材层21相对两表面的两个第一导电线路层22。
其中,每一所述第一导电线路层22包括信号线220。所述信号线220的延伸方向与所述沟槽110的延伸方向一致。
进一步地,两个所述第一导电线路层22的所述信号线220位置可以相对应。即,两个所述第一导电线路层22的所述信号线220在所述基材层21上的投影相互重合。
所述基材层21未被所述信号线220覆盖的区域开设有两个通孔210,两个所述通孔210位于所述信号线220的两侧。每一所述通孔210中设有导电膏块211。所述导电膏块211的端部可分别伸出所述基材层21的表面。在本实施方式中,所述导电膏块211包括,但并不限于,铜膏或锡膏。
在本实施方式中,所述基材层21的材质可选自环氧树脂、聚丙烯、BT树脂、聚苯醚、聚酰亚胺、聚对苯二甲酸乙二醇酯以及聚萘二甲酸乙二醇酯等树脂中的至少一种。更具体地,所述基材层21的材质为热塑型树脂。
在本实施方式中,所述双面电路基板20的制作包括如下步骤:
第一步,请参阅图4,提供一第二双面覆铜板2,所述第二双面覆铜板2包括所述基材层21和形成于所述基材层21相对两表面上的两个第二铜箔层23。
第二步,请参阅图5,在每一所述第二铜箔层23上覆盖图形化光阻层24。
第三步,请参阅图6,通过所述图形化光阻层24对所述第二铜箔层23进行曝光显影,从而将所述第二铜箔层23蚀刻为所述第一导电线路层22。
第四步,请参阅图7,在所述第一所述基材层21未被所述信号线220覆盖的区域开设有两个通孔210并在每一所述通孔210中设置导电膏块211。两个所述导电膏块211位于所述信号线220的两侧,从而得到所述双面电路基板20。
步骤S3,请参阅图8,分别在所述双面电路基板20的两侧层叠一个所述第一双面覆铜板10,并使每一所述信号线220位于所述沟槽110中,从而得到一中间体(图未示)。
步骤S4,压合所述中间体,使得所述导电膏块211电连接位于所述基材层21两侧的两个所述镀铜层13的第二镀铜部分132。
其中,两个所述导电膏块211之间的距离可根据所述沟槽110的开口宽度(即所述沟槽110在所述介电层11远离所述第一铜箔层12的表面上形成的开口的宽度)进行设定。在本实施方式中,两个所述导电膏块211之间的距离大致等于所述沟槽110的开口宽度。在另一实施方式中,两个所述导电膏块211之间的距离也可以大于所述沟槽110的开口宽度,只要能在压合步骤中使得所述导电膏块211能够电连接位于所述介电层11两侧的两个第二镀铜部分132便可。
其中,所述第二镀铜部分132形成接地线,所述第一镀铜部分131形成屏蔽层。位于所述基材层21两侧的所述屏蔽层、所述接地线和所述导电膏块211共同围成一闭合的屏蔽套筒30。所述信号线220位于所述屏蔽套筒30内。由于所述屏蔽套筒30内具有空气,而空气的介电常数为1,如此,可以使介质损耗最小化。
其次,所述信号线220位于所述屏蔽套筒30内的结构能够避免所述信号线220与其它导线(图未示)之间的电磁干扰,同时将信号传输电磁场集中在屏蔽套筒30内,从而提高信号传输速度。在本实施方式中,所述信号线220位于所述屏蔽套筒30的中心轴上,从而进一步提升电磁屏蔽效果及提高信号传输速度。
再次,所述屏蔽套筒30类似拱门的形状可以承受一定的垂直压力,使得最后形成的电路板100具有较好的抗冲击能力。当所述介电层11可以采用热固型树脂(如环氧树脂等)制成时能够进一步增加电路板100的抗冲击能力。
步骤S5,请参阅图9,蚀刻每一所述第一双面覆铜板10的所述第一铜箔层12以得到第二导电线路层14。
步骤S6,请参阅图10,在每一所述第二导电线路层14上覆盖保护层40,从而得到所述电路板100。
在本实施方式中,所述保护层40包括防焊油墨。在另一实施方式中,所述保护层40还可以是树脂覆盖膜(CVL)。
请参阅图10,本申请实施方式还提供一种电路板100。所述电路板100可通过上述制作方法制得。
所述电路板100包括双面电路基板20。所述双面电路基板20包括基材层21和形成于所述基材层21相对两表面的两个第一导电线路层22。每一所述第一导电线路层22包括信号线220。所述基材层21未被所述信号线220覆盖的区域开设有两个通孔210,两个所述通孔210位于所述信号线220的两侧。每一所述通孔210中设有导电膏块211。
每一所述第一导电线路层22的表面依次形成有镀铜层13、介电层11和第二导电线路层14。所述介电层11中开设有贯穿的沟槽110,所述第二导电线路层14构成所述沟槽110的底壁111,所述介电层11在设有所述沟槽110的位置还形成有与所述底壁111连接的侧壁112。所述镀铜层13包括第一镀铜部分131和第二镀铜部分132。所述第一镀铜部分131形成于所述底壁111和所述侧壁112上。所述第二镀铜部分132为所述镀铜层13除所述第一镀铜部分131之外的区域。
所述导电膏块211电连接位于所述介电层11两侧的两个所述镀铜层13的第二镀铜部分132。其中,所述第二镀铜部分132形成接地线,所述第一镀铜部分131形成屏蔽层。位于所述基材层21两侧的所述屏蔽层、所述接地线和所述导电膏块211共同围成闭合的屏蔽套筒30。所述信号线220位于所述屏蔽套筒30内。
可以理解的是,对于本领域的普通技术人员来说,可以根据本申请的技术构思做出其它各种相应的改变与变形,而所有这些改变与变形都应属于本申请权利要求的保护范围。

Claims (13)

1.一种电路板的制作方法,其特征在于,包括步骤:
提供一第一双面覆铜板,所述第一双面覆铜板包括介电层和形成于所述介电层相对两表面的第一铜箔层和镀铜层,所述介电层中开设有贯穿的沟槽,所述第一铜箔层位于所述沟槽一侧以形成所述沟槽的底壁,所述介电层在设有所述沟槽的位置还形成有与所述底壁连接的侧壁,所述镀铜层包括形成于所述底壁和所述侧壁上的第一镀铜部分和除所述第一镀铜部分之外的第二镀铜部分;
提供一双面电路基板,所述双面电路基板包括基材层和形成于所述基材层相对两表面的两个第一导电线路层,每一所述第一导电线路层包括信号线,所述基材层中未被所述信号线覆盖的区域设有两个导电膏块,两个所述导电膏块位于所述信号线的两侧;
分别在所述双面电路基板的两侧层叠一个所述第一双面覆铜板,并使每一所述信号线位于所述沟槽中,从而得到一中间体;
压合所述中间体,使得所述导电膏块电连接位于所述基材层两侧的两个所述第二镀铜部分,其中,所述第二镀铜部分形成接地线,所述第一镀铜部分形成屏蔽层,位于所述基材层两侧的所述屏蔽层、所述接地线和所述导电膏块共同围成一闭合的屏蔽套筒,所述信号线位于所述屏蔽套筒内;及
蚀刻每一所述第一双面覆铜板的所述第一铜箔层以得到第二导电线路层,从而得到所述电路板。
2.如权利要求1所述的电路板的制作方法,其特征在于,所述沟槽的截面宽度自所述介电层至所述第一铜箔层的方向逐渐减小。
3.如权利要求2所述的电路板的制作方法,其特征在于,所述第一镀铜部分远离所述沟槽的表面为弧形。
4.如权利要求1所述的电路板的制作方法,其特征在于,所述介电层的材质为热固型树脂。
5.如权利要求1所述的电路板的制作方法,其特征在于,两个所述第一导电线路层的所述信号线在所述基材层上的投影相互重合,所述信号线位于所述屏蔽套筒的中心轴上。
6.如权利要求1所述的电路板的制作方法,其特征在于,所述第一双面覆铜板的制作包括步骤:
提供一单面覆铜板,所述单面覆铜板包括所述介电层和形成于所述介电层的表面的所述第一铜箔层;
在所述介电层中开设所述沟槽;及
在所述介电层远离所述第一铜箔层的表面、所述底壁和所述侧壁上镀铜以形成所述镀铜层,从而得到所述第一双面覆铜板。
7.如权利要求1所述的电路板的制作方法,其特征在于,所述双面电路基板的制作包括步骤:
提供一第二双面覆铜板,所述第二双面覆铜板包括所述基材层和形成于所述基材层相对两表面上的两个第二铜箔层;
在每一所述第二铜箔层上覆盖图形化光阻层;
通过所述图形化光阻层对所述第二铜箔层进行曝光显影,从而将所述第二铜箔层蚀刻为所述第一导电线路层,从而得到所述双面电路基板。
8.如权利要求1所述的电路板的制作方法,其特征在于,蚀刻所述第一铜箔层后,所述制作方法还包括步骤:
在每一所述第二导电线路层上覆盖保护层。
9.一种电路板,其特征在于,包括:
双面电路基板,所述双面电路基板包括基材层和形成于所述基材层相对两表面的两个第一导电线路层,每一所述第一导电线路层包括信号线,所述基材层中未被所述信号线覆盖的区域设有两个导电膏块,两个所述导电膏块位于所述信号线的两侧;
每一所述第一导电线路层的表面依次形成有镀铜层、介电层和第二导电线路层,所述介电层中开设有贯穿的沟槽,所述第二导电线路层构成所述沟槽的底壁,所述介电层在设有所述沟槽的位置还形成有与所述底壁连接的侧壁,所述镀铜层包括第一镀铜部分和第二镀铜部分,所述第一镀铜部分形成于所述底壁和所述侧壁上,所述第二镀铜部分为所述镀铜层除所述第一镀铜部分之外的区域;
所述导电膏块电连接位于所述基材层两侧的两个所述镀铜层的第二镀铜部分,所述第二镀铜部分形成接地线,所述第一镀铜部分形成屏蔽层,位于所述基材层两侧的所述屏蔽层、所述接地线和所述导电膏块共同围成一闭合的屏蔽套筒,所述信号线位于所述屏蔽套筒内。
10.如权利要求9所述的电路板,其特征在于,所述沟槽的截面宽度自所述介电层至所述第二导电线路层的方向逐渐减小。
11.如权利要求10所述的电路板,其特征在于,所述第一镀铜部分远离所述沟槽的表面为弧形。
12.如权利要求9所述的电路板,其特征在于,所述介电层的材质为热固型树脂。
13.如权利要求9所述的电路板,其特征在于,两个所述第一导电线路层的所述信号线在所述基材层上的投影相互重合,所述信号线位于所述屏蔽套筒的中心轴上。
CN202080082747.XA 2020-05-20 2020-05-20 电路板及其制作方法 Active CN114762460B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/091423 WO2021232322A1 (zh) 2020-05-20 2020-05-20 电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN114762460A CN114762460A (zh) 2022-07-15
CN114762460B true CN114762460B (zh) 2023-04-14

Family

ID=78283300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080082747.XA Active CN114762460B (zh) 2020-05-20 2020-05-20 电路板及其制作方法

Country Status (4)

Country Link
US (1) US12101891B2 (zh)
CN (1) CN114762460B (zh)
TW (1) TWI737316B (zh)
WO (1) WO2021232322A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012234953A (ja) * 2011-04-28 2012-11-29 Fujitsu Component Ltd 多層基板
CN105828517A (zh) * 2016-05-11 2016-08-03 昆山龙朋精密电子有限公司 一种低损耗高柔性高频传输的fpc板的制备方法
CN106488642A (zh) * 2015-08-27 2017-03-08 富葵精密组件(深圳)有限公司 柔性线路板及其制作方法
CN106973483A (zh) * 2016-01-13 2017-07-21 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法
CN108289368A (zh) * 2017-01-09 2018-07-17 鹏鼎控股(深圳)股份有限公司 高频信号传输结构及其制作方法
CN108966478A (zh) * 2017-05-17 2018-12-07 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59702929D1 (de) * 1996-07-31 2001-02-22 Dyconex Patente Zug Verfahren zur herstellung von verbindungsleitern
US6353189B1 (en) * 1997-04-16 2002-03-05 Kabushiki Kaisha Toshiba Wiring board, wiring board fabrication method, and semiconductor package
US20030071700A1 (en) * 1999-12-27 2003-04-17 Dynamic Solutions International, Inc., A Republic Of Korea Corporation Coaxial type signal line and manufacturing method thereof
JP3384995B2 (ja) * 2000-05-18 2003-03-10 株式会社ダイワ工業 多層配線基板及びその製造方法
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
KR100651335B1 (ko) * 2005-02-25 2006-11-29 삼성전기주식회사 경연성 인쇄회로기판 및 그 제조 방법
US20070257339A1 (en) * 2006-05-08 2007-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Shield structures
US20090178273A1 (en) * 2008-01-15 2009-07-16 Endicott Interconnect Technologies, Inc. Method of making circuitized assembly including a plurality of circuitized substrates
CN106332434B (zh) * 2015-06-24 2019-01-04 鹏鼎控股(深圳)股份有限公司 柔性线路板及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012234953A (ja) * 2011-04-28 2012-11-29 Fujitsu Component Ltd 多層基板
CN106488642A (zh) * 2015-08-27 2017-03-08 富葵精密组件(深圳)有限公司 柔性线路板及其制作方法
CN106973483A (zh) * 2016-01-13 2017-07-21 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法
CN105828517A (zh) * 2016-05-11 2016-08-03 昆山龙朋精密电子有限公司 一种低损耗高柔性高频传输的fpc板的制备方法
CN108289368A (zh) * 2017-01-09 2018-07-17 鹏鼎控股(深圳)股份有限公司 高频信号传输结构及其制作方法
CN108966478A (zh) * 2017-05-17 2018-12-07 鹏鼎控股(深圳)股份有限公司 柔性电路板及其制作方法

Also Published As

Publication number Publication date
WO2021232322A1 (zh) 2021-11-25
CN114762460A (zh) 2022-07-15
TWI737316B (zh) 2021-08-21
TW202145847A (zh) 2021-12-01
US12101891B2 (en) 2024-09-24
US20230007782A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
US9972599B2 (en) Package structure and method of manufacturing the same
JP5658399B1 (ja) プリント配線板
CN108966478B (zh) 柔性电路板及其制作方法
US7157646B2 (en) Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same
CN109803481B (zh) 多层印刷电路板及制作多层印刷电路板的方法
CN103052281A (zh) 嵌入式多层电路板及其制作方法
CN114762460B (zh) 电路板及其制作方法
CN114128410B (zh) 高频传输电路板及其制作方法
CN112261802B (zh) 一种内埋空腔的制作方法及pcb
US6515236B2 (en) Printed wiring board and manufacturing method of the printed wiring board
US20220230949A1 (en) Circuit board and manufacturing method thereof and electronic device
JP2005116811A (ja) 多層配線回路基板およびその作製方法
CN211297156U (zh) 埋平面电阻陶瓷粉填充碳氢化合物树脂多层线路板
CN111212521B (zh) 埋平面电阻陶瓷粉填充碳氢化合物树脂多层线路板
TW202310693A (zh) 電路板及其製造方法
CN115776760A (zh) 电路板及其制作方法与电子装置
CN111263511B (zh) 埋平面电阻混压阶梯多层线路板
CN114025477B (zh) 多层板及电子设备
US11564313B2 (en) Wiring body and method for manufacturing same
CN114071856B (zh) 三维电路板及其制备方法
JP2006344887A (ja) プリント配線板およびその製造方法
US20230335506A1 (en) Electronic packaging structure and manufacturing method thereof
CN114521055A (zh) 内埋式电路板及其制造方法
WO2019198154A1 (ja) 部品内蔵基板、及び部品内蔵基板の製造方法
TW202410761A (zh) 電路板及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant