[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN114648930A - 数据驱动电路、其时钟恢复方法及具有其的显示驱动装置 - Google Patents

数据驱动电路、其时钟恢复方法及具有其的显示驱动装置 Download PDF

Info

Publication number
CN114648930A
CN114648930A CN202111403077.XA CN202111403077A CN114648930A CN 114648930 A CN114648930 A CN 114648930A CN 202111403077 A CN202111403077 A CN 202111403077A CN 114648930 A CN114648930 A CN 114648930A
Authority
CN
China
Prior art keywords
clock
data
period
pattern
data pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111403077.XA
Other languages
English (en)
Inventor
朴钟辉
催箕伯
权用重
尹祯培
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
LX Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LX Semicon Co Ltd filed Critical LX Semicon Co Ltd
Publication of CN114648930A publication Critical patent/CN114648930A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开涉及数据驱动电路、其时钟恢复方法及具有其的显示驱动装置。本公开涉及能够通过生成与输入数据同步的时钟来提高时钟和数据恢复稳定性的数据驱动电路、其时钟恢复方法及具有其的显示驱动装置。根据一个方面的一种数据驱动电路包括接收器，该接收器包括：时钟和数据恢复部，其被配置为使用内部时钟从输入数据中恢复测试数据模式；以及数据比较器，其被配置为将恢复的测试数据模式与预定的参考数据模式进行比较，以根据恢复的测试数据模式和参考数据模式之间的异步程度生成控制信号，其中时钟和数据恢复部根据控制信号恢复与输入数据同步的时钟，并使用恢复的时钟从输入数据中恢复控制信息和图像数据。

Description

数据驱动电路、其时钟恢复方法及具有其的显示驱动装置
技术领域
本公开涉及能够通过生成与输入数据同步的时钟来提高时钟和数据恢复稳定性的数据驱动电路、该数据驱动电路的时钟恢复方法及具有该数据驱动电路的显示驱动装置。
背景技术
显示装置包括被配置为通过像素矩阵显示图像的面板、被配置为驱动面板的选通线的选通驱动器、被配置为向面板的数据线提供数据信号的数据驱动器、被配置为控制选通驱动器和数据驱动器的定时控制器等。数据驱动器包括被配置为划分和驱动数据线的多个数据驱动集成电路(IC)。
定时控制器可以将并行数据串行化并将串行化的数据传输给多个数据驱动IC，并且多个数据驱动IC中的每一个可以从传输信号中恢复和使用时钟和数据信息。
在定时控制器和数据驱动IC为发送和接收N比特数据串的系统的情况下，多个数据驱动IC可以生成N个相位的时钟，可以在不同的接收器生成具有N个不同延迟的信号。在这种情况下，从系统的角度来看，控制N个不同的异步信号存在困难，并且当输入数据与时钟异步时，接收器难以准确地恢复所接收的信息。
发明内容
本公开旨在提供能够通过生成与输入数据同步的时钟来提高时钟和数据恢复稳定性的数据驱动电路、其时钟恢复方法以及具有该数据驱动电路的显示驱动装置。
根据本公开的一个方面，提供了一种数据驱动电路，其包括接收器，该接收器包括：时钟和数据恢复部，其被配置为使用内部时钟从输入数据中恢复测试数据模式；以及数据比较器，其被配置为将恢复的测试数据模式与预定的参考数据模式进行比较，以根据恢复的测试数据模式和参考数据模式之间的异步程度生成控制信号，其中时钟和数据恢复部可以根据控制信号恢复与输入数据同步的时钟，并使用恢复的时钟从输入数据中恢复控制信息和图像数据。
根据本公开的另一方面，提供了一种数据驱动电路的时钟恢复方法，该方法包括：使用内部时钟从输入数据中恢复测试数据模式；将恢复的测试数据模式与预定的参考数据模式进行比较，以根据恢复的测试数据模式与参考数据模式之间的偏移量生成控制信号；以及通过根据控制信号从包括于内部时钟中的具有不同相位的多个时钟当中选择任意一个时钟，来恢复与输入数据同步的时钟。
该方法还可以包括，在恢复测试数据模式之前，生成包括第一时钟和第二时钟的内部时钟，其中，在生成内部时钟时，可以生成相位与从定时控制器发送的时钟训练模式同步地锁定的第一时钟，第一时钟可以被分频为具有与N比特图像数据串的周期相同的周期(其中N为等于或大于2的整数)，以生成具有不同相位的N个分频时钟，并且可以输出分频时钟中的一个作为第二时钟。
恢复测试数据模式的步骤可以包括：根据第一时钟将作为输入数据提供的串行形式的输入测试数据模式进行移位；以及通过根据第二时钟锁存经移位的测试数据模式并以并行形式输出经锁存的测试数据模式，来恢复测试数据模式。
生成控制信号的步骤可以包括：将恢复的测试数据模式与参考数据模式进行比较，并检测恢复的测试数据模式与参考数据模式相比移位的比特数，作为偏移量；以及根据检测到的偏移量，生成用于从N个分频时钟当中选择第二时钟的控制信号。
根据本公开的又一方面，提供了一种显示驱动装置，其包括：定时控制器，其包括发送器；以及多个数据驱动电路，每个该数据驱动电路包括通过每个传输通道连接至定时控制器的发送器的接收器，其中接收器可以包括：时钟和数据恢复部，其被配置为使用内部时钟从发送器发送的输入数据中恢复测试数据模式；以及数据比较器，其被配置为将恢复的测试数据模式与预定的参考数据模式进行比较，以根据恢复的测试数据模式和参考数据模式之间的偏移量生成控制信号，其中时钟和数据恢复部可以根据控制信号恢复与输入数据同步的时钟，并使用恢复的时钟从输入数据中恢复控制信息和图像数据。
时钟和数据恢复部可以包括：时钟发生器，其被配置为生成并输出相位与从发送器发送的时钟训练模式同步地锁定的第一时钟，将第一时钟分频为具有与N比特图像数据串的周期相同的周期(其中N为大于等于2的整数)，生成具有不同相位的N个分频时钟，以及根据数据比较器的控制信号从分频时钟当中选择并输出第二时钟；以及解串器，其被配置为使用第一时钟和第二时钟将串行形式的输入数据转换为并行数据，并输出并行数据。
解串器可以通过根据第一时钟对作为输入数据提供的串行形式的输入测试数据模式进行移位，根据第二时钟锁存经移位的测试数据模式并且以并行形式输出经锁存的测试数据模式，来恢复测试数据模式。
解串器可以包括：第一寄存器，其包括串联连接至数据输入线的N个第一触发器，并且被配置为根据第一时钟对以N比特串为单位输入的输入测试数据模式进行移位；以及第二寄存器，其包括并联连接至N个第一触发器的N个第二触发器，并且被配置为根据第二时钟锁存来自第一寄存器的N个比特的测试数据模式，并以并行形式输出经锁存的测试数据模式。
数据比较器可以将恢复的测试数据模式与参考数据模式进行比较，检测恢复的测试数据模式与参考数据模式相比移位的比特数作为异步程度，根据检测到的异步程度生成用于选择N个分频时钟中的第二时钟的控制信号，并将控制信号输出给时钟发生器。
接收器可以使用在第一时段期间从发送器发送的串行形式的时钟训练模式生成内部时钟；使用内部时钟，将在第二时段期间在没有时钟的情况下从发送器发送的串行形式的测试数据模式恢复为并行形式的测试数据模式，并使用恢复的测试数据模式恢复与输入数据同步的时钟；使用恢复的时钟，将在第三时段期间在没有时钟的情况下从发送器发送的串行形式的控制信息恢复为并行形式的控制信息；以及使用恢复的时钟，将在第四时段期间在没有时钟的情况下从发送器发送的串行形式的图像数据恢复为并行形式的图像数据。
第一时段和第二时段可以包括于在提供每帧的图像数据之前的初始驱动时段中，第三时段可以包括于每帧的消隐时段中，以及第四时段包括于每帧的活动时段中，以及第一时段和第二时段还可以包括于每帧的消隐时段的第三时段之前。
接收器还可以包括接收缓冲器，其被配置为接收差分信号形式的传输信号，将传输信号转换为输入数据，并将输入数据输出给时钟和数据恢复部。
附图说明
附图被包括以提供本公开的进一步理解，并且被并入本申请中并构成本申请的一部分，附图示出了本公开的实施方式并与说明书一起用来说明本公开的原理。在附图中：
图1是例示了根据一个实施方式的显示装置的构造的框图；
图2是例示了根据本公开的一个实施方式的显示驱动装置的框图；
图3是例示了根据一个实施方式的每个数据驱动集成电路(IC)的内部构造的框图；
图4是例示了根据一个实施方式的显示驱动装置的发送器和接收器的构造的框图；
图5是例示了根据一个实施方式的数据驱动IC的接收器的构造的框图；
图6是例示了根据一个实施方式的数据驱动IC的时钟恢复方法的流程图；以及
图7是例示了根据一个实施方式的数据驱动IC的接收器的时钟恢复操作的驱动波形图。
具体实施方式
本公开的优点和特征及其实现方法将通过参照附图描述的以下实施方式而变得清楚。然而，本公开可按照不同的形式具体实现，而不应被解释为限于本文所阐述的实施方式。相反，提供这些实施方式是为了使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达本公开的范围。此外，本公开仅由权利要求书的范围限定。
附图中所公开的用于描述本公开的实施方式的形状、尺寸、比例、角度和数量仅是示例，因此，本公开不限于所示的细节。贯穿说明书，相同的附图标记表示相同的元件。在以下描述中，当相关已知功能或配置的详细描述被确定为使本公开的重点不必要地模糊时，将省略详细描述。
在使用本说明书中所描述的“包括”、“具有”和“包含”的情况下，除非使用“仅～”，否则可添加另一部件。除非相反提及，否则单数形式的术语可包括复数形式。
在解释元件时，尽管没有明确描述，但该元件被解释为包括误差范围。
在描述位置关系时，例如，当两个部件之间的位置关系被描述为“在…上”、“在…上方”、“在…下方”和“在…旁边”时，除非使用诸如“紧挨”或“直接(地)”的更限制性的术语，否则一个或更多个其它部件可设置在这两个部件之间。
在描述时间关系时，例如，当时间顺序被描述为例如“在…之后”、“随…之后”、“接着…”以及“在…之前”时，除非使用诸如“紧挨”、“立即(地)”或“直接(地)”的更限制性的术语，否则可包括不连续的情况。
将理解，尽管本文中可使用术语“第一”、“第二”等来描述各种元件，这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件相区分。例如，在不脱离本公开的范围的情况下，第一元件可被称为第二元件，类似地，第二元件可被称为第一元件。
在描述本公开的元件时，可使用术语“第一”、“第二”、“A”、“B”、“(a)”、“(b)”等。这些术语旨在将对应元件与其它元件相标识，对应元件的基础、顺序或数量不应受这些术语限制。元件“连接”、“联接”或“附着”到另一元件或层的表达，除非另外指明，否则该元件或层不仅可直接连接或附着到另一元件或层，而且可间接连接或附着到另一元件或层，并且一个或更多个中间元件或层“设置”在这些元件或层之间。
术语“至少一个”应该被理解为包括关联的所列元素当中的一个或更多个的任何组合和所有组合。例如，“第一元素、第二元素和第三元素中的至少一个或更多个”的含义表示从第一元素、第二元素和第三元素中的两个或更多个提出的所有元素的组合以及第一元素、第二元素或第三元素。
如本领域技术人员可充分理解的，本公开的各种实施方式的特征可部分地或全部地彼此联接或组合，并且可不同地彼此互操作并且在技术上驱动。本公开的实施方式可彼此独立地实现，或者可按照互相依赖的关系一起实现。
在下文中，将参照附图详细描述本公开的示例性实施方式。
图1是示意性地例示了根据一个实施方式的显示装置的构造的框图，而图2是例示了根据一个实施方式的包括多个数据驱动集成电路(IC)和定时控制器的显示驱动装置的框图。
根据一个实施方式的显示装置可以是包括液晶显示装置、电致发光显示装置、微型发光二极管(LED)显示装置等的各种显示装置中的任一种。电致发光显示装置可以是有机发光二极管(OLED)显示装置、量子点发光二极管显示装置或无机发光二极管显示装置。
参照图1，显示装置可以包括显示面板100、选通驱动器200、数据驱动器300、伽马电压发生器500、定时控制器400等。选通驱动器200和数据驱动器300可以被定义为面板驱动器。选通驱动器200、数据驱动器300和定时控制器400可以被定义为显示驱动器。
显示面板100通过显示区DA显示图像，在显示区DA中子像素P以矩阵形式布置。每个子像素P是发射红光的红子像素、发射绿光的绿子像素、发射蓝光的蓝子像素和发射白光的白子像素中的一种，并且可以由至少一个薄膜晶体管(TFT)独立驱动。单位像素可以由具有不同颜色的两个、三个或四个子像素的组合来配置。
属于每个子像素P的TFT的栅电极通过设置在显示面板100上的选通线连接至选通驱动器200，并且每个TFT的源电极和漏电极中的任一个的输入电极通过设置在显示面板100上的数据线连接至数据驱动器300。
换言之，在每个子像素P中，当TFT响应于从选通驱动器200通过相应的选通线提供的栅极导通电压的扫描脉冲而导通时，通过经由导通的TFT接收从数据驱动器300通过对应的数据线提供的数据信号，来充入与数据信号相对应的像素电压(驱动电压)，并且与充入的电压相对应的光被发出，使得可以表示与数据信号相对应的灰度级。
显示面板100还可以包括与显示区完全交叠并被配置为感测用户的触摸的触摸传感器屏幕，并且触摸传感器屏幕可以嵌入在面板100中或设置在面板100的显示区中。
定时控制器400可以从主机系统(未示出)接收图像数据和同步信号。例如，主机系统可以是计算机、TV系统、机顶盒、诸如平板电脑或移动电话之类的便携式终端的系统中的任何一种。同步信号可以包括点时钟、数据使能信号、垂直同步信号、水平同步信号等。
定时控制器400可以使用接收到的同步信号和内部寄存器中所存储的定时设置信息(起始定时、脉冲宽度等)生成多个数据控制信号以将多个数据控制信号提供给多个数据驱动器300，并生成多个选通控制信号以将多个选通控制信号提供给选通驱动器200。
定时控制器400可以对提供的图像数据执行各种类型的图像处理，诸如，用于降低功耗的亮度校正、图像质量校正等，并将经图像处理的数据提供给数据驱动器300。
伽马电压发生器500可以生成包括具有不同电压电平的多个参考伽马电压的参考伽马电压集，并且将参考伽马电压集提供给数据驱动器300。伽马电压发生器500可以在定时控制器400的控制下，生成与显示装置的伽马特性相对应的多个参考伽马电压，并将所述参考伽马电压提供给数据驱动器300。伽马电压发生器500可以包括可编程伽马IC，并且可以从定时控制器400接收伽马数据，根据伽马数据生成或调整参考伽马电压电平，并将参考伽马电压电平输出到数据驱动器300。
根据从定时控制器400提供的多个选通控制信号来控制选通驱动器200，以单独驱动显示面板100的选通线。选通驱动器200可以依次驱动多条选通线。选通驱动器200可以在每条选通线的驱动时段中向相应的选通线提供栅极导通电压的扫描信号，并且在每条选通线的非驱动时段中向相应的选通线提供栅极截止电压的扫描信号。
选通驱动器200可以包括至少一个选通驱动器IC，并且可以安装在诸如载带封装(TCP)、膜上芯片(COF)、柔性印刷电路(FPC)等的电路膜上以按照带载自动封装(TAB)方式附接到显示面板100，或者可以以玻璃上芯片(COG)方式安装在显示面板100上。另选地，选通驱动器200可以与属于显示面板100的每个子像素P的TFT一起形成在TFT基板上并嵌入在显示面板100的边框区中。
数据驱动器300可以根据从定时控制器400提供的数据控制信号来控制，并且可以将从定时控制器400提供的数字图像数据转换成模拟数据信号，并将模拟数据信号提供给显示面板100的每条数据线。数据驱动器300可以使用通过细分从伽马电压发生器500提供的多个参考伽马电压而获得的灰度级电压将数字图像数据转换成模拟数据信号。
数据驱动器300可以包括至少一个数据驱动IC并且可以安装在诸如TCP、COF、FPC等的电路膜上以按照TAB方式附接到显示面板100，或者可以以COG方式安装在显示面板100的边框区中。
参照图2，数据驱动器300可以包括连接在定时控制器(TCON)400和显示面板100之间并被配置为划分和驱动显示面板100的多条数据线的多个数据驱动IC D-IC1至D-ICn。
为了减少传输线的数量和电磁干扰(EMI)，显示驱动装置的定时控制器400和多个数据驱动IC D-IC1至D-ICn可以通过高速串行接口方法发送和接收数据，该高速串行接口方法将并行数据转换为串行数据并以点对点的方式传输串行数据。
针对高速串行接口，定时控制器400可以包括发送器TX，并且多个数据驱动IC D-IC1至D-ICn中的每一个可以包括接收器RX，并且发送器TX和多个接收器RX中的每一个可以通过多个传输通道TL1至TLn以点对点方式连接。
定时控制器400的发送器TX可以将串行数据转换为诸如低压差分信号(LVDS)或迷你LVDS之类的差分信号，并且可以通过多个传输通道TL1至TLn中的每一个将差分信号发送给多个数据驱动IC D-IC1至D-ICn中的每一个的接收器RX。传输通道TL1至TLn中的每一个可以包括用于传输差分信号的一对线，或者可以包括多对线，例如，两对线或四对线。发送器TX可以仅发送没有时钟的串行传输数据，或者可以发送其中嵌入有时钟的串行传输数据。
串行传输数据可以包括与每个子像素相对应的N比特图像数据串(其中，N为正整数)，并且可以包括多个数据控制信号。另外，串行传输数据可以包括用于锁定多个数据驱动IC D-IC1至D-ICn中的每一个的接收器RX中的时钟发生器的时钟训练模式，并且可以包括用于将由每个接收器RX生成的时钟与输入数据准确地同步的测试数据模式。
例如，发送器TX可以在第一时段期间向数据驱动IC D-IC1至D-Icn中的每一个的接收器RX串行地发送时钟训练模式，并且当时钟发生器使用输入时钟训练模式锁定并生成多个时钟时，每个接收器RX可以生成锁定信号。可以从多个数据驱动IC D-IC1至D-ICn中的每一个的接收器RX依次生成锁定信号，并且从最后一个数据驱动IC D-ICn的接收器RX生成的锁定信号可以被传输给定时控制器400的发送器TX。
发送器TX可以在第二时段期间向数据驱动IC D-IC1至D-ICn中的每一个的接收器RX串行地发送测试数据模式，并且每个接收器RX可以使用时钟发生器的输出时钟从输入数据中恢复测试数据模式。每个接收器RX可以通过将恢复的测试数据模式与预定参考数据模式进行比较，来检测时钟和输入数据之间的异步程度(偏移量)。每个接收器RX可以通过根据检测到的异步程度(偏移量)控制时钟发生器的输出，来恢复与输入数据准确同步的时钟。
发送器TX可以在第三时段期间向数据驱动IC D-IC1至D-ICn中的每一个的接收器RX发送控制信息，并在第四时段期间向每个接收器RX发送图像数据。每个接收器RX可以使用与输入数据同步的时钟从输入数据中准确地采样和恢复数据控制信号，并且可以准确地采样和恢复图像数据。
发送和接收时钟训练模式的第一时段和发送和接收测试数据模式的第二时段可以被包括在显示装置的电源开启并显示每帧的图像之前的初始驱动时段中。发送和接收数据控制信号的第三时段可以被包括在每帧的消隐时段(垂直消隐时段或水平消隐时段)中，以及发送和接收图像数据的第四时段可以被包括在每帧的活动时段中。此外，第一时段和第二时段也可以被包括在每帧的消隐时段的第三时段之前。
图3是例示了根据一个实施方式的各数据驱动IC的内部构造的框图。
参照图3，每个数据驱动IC D-ICn可以包括接收器(RX)310、移位寄存器362、锁存器部364和366、灰度级电压发生器367、数模转换器(DAC)部368和输出缓冲器部370。
每个数据驱动IC D-ICn可以通过多个(m个)(其中，m为正整数)输出通道CH1至CHm向设置在显示面板100中的数据线当中的m条数据线提供相应的数据信号。
每个数据驱动IC D-ICn的接收器(RX)310可以接收从定时控制器400以高速串行接口方法发送的、差分信号形式的传输信号，并且可以从输入的传输信号中恢复时钟、图像数据和控制信号，以将恢复的时钟、图像数据和控制信号发送给逻辑控制器350。
具体而言，接收器(RX)310可以根据从定时控制器400发送的测试数据模式与预定参考数据模式之间的比较结果，恢复与输入数据准确同步的时钟，并且可以使用恢复的时钟准确地采样和恢复图像数据和控制信号。下面将描述接收器(RX)310的详细时钟恢复方法。
逻辑控制器350可以根据操作选项重新排列从接收器(RX)310提供的每个子像素单元的图像数据，并将重新排列的图像数据输出到第一锁存器部364。逻辑控制器350可以使用从接收器310提供的时钟和数据控制信号向移位寄存器362输出起始脉冲和移位时钟，并且向第二锁存器部366、输出缓冲器部370等输出负载信号，并进一步生成和输出其它组件的操作所需的控制信号。
移位寄存器362可以在根据移位时钟依次移位起始脉冲的同时向第一锁存器部364依次输出多个采样信号。移位寄存器362可以包括多个通道的级，并且在执行用于根据移位时钟依次移位起始脉冲的移位操作的同时向第一锁存器部364依次输出多个通道的采样信号。移位寄存器362可以包括与输出通道CH1至CHm的数量相等的m个通道的级，并且可以包括少于m个级的级。
第一锁存器部364可以针对每个子像素单元的每个通道，响应于从移位寄存器362依次输入的多个通道的采样信号而依次锁存通过数据总线从接收器310依次发送的多个通道的各条数据，并且当所有通道的各条数据被锁存时，第一锁存器部364可以将每个通道的锁存数据同时输出到第二锁存器部366。第一锁存器部364可以包括与输出通道CH1至CHm的数量相等的m个通道的第一锁存器。
第二锁存器部366可以响应于从逻辑控制器350提供的负载信号而将从第一锁存器部364接收的每个通道(子像素)的数据同时输出到DAC部368。第二锁存器部366可以包括与输出通道CH1至CHm的数量相等的m个通道的第二锁存器。
灰度级电压发生器367可以通过经由电阻器串划分从伽马电压发生器500提供的参考伽马电压，将参考伽马电压细分为分别对应于图像数据的灰度级值的多个灰度级电压，然后将细分的灰度级电压输出到DAC部368。
DAC部368可以使用从灰度级电压发生器367提供的灰度级电压将从第二锁存器部366提供的每个子像素的数据转换为每个通道的模拟数据信号，并将模拟数据信号输出到输出缓冲器部370。DAC部368可以包括与通道CH1至CHm的数量相等的m个通道的DAC。
输出缓冲器部370可以针对每个通道缓冲从DAC部368提供的每个子像素的数据信号，并且将经缓冲的数据信号输出到多个输出通道CH1至CHm中的每一个。输出缓冲器部370可以包括与输出通道CH1至CHm的数量相等的m个通道的输出缓冲器。
图4是例示了根据一个实施方式的显示驱动装置的定时控制器的发送器和数据驱动IC的接收器的构造的框图。
参照图4，每个数据驱动IC D-ICn的接收器(RX)310可以包括作为接收缓冲器的LVDS RX 320、时钟和数据恢复(CDR)部330和数据比较器340。
定时控制器400的发送器TX 410可以将串行传输数据转换为LVDS形式的差分信号，并通过每个传输通道TLn将差分信号发送给每个数据驱动IC D-ICn的接收器(RX)310。串行传输数据可以包括时钟训练模式、测试数据模式、控制信息、图像数据等。
作为接收缓冲器的LVDS RX 320可以接收从定时控制器400的发送器TX 410通过每个传输通道TLn发送的LVDS形式的差分信号，将接收的差分信号转换成串行数据，并输出串行数据。
CDR部330可以在第一时段期间使用输入的时钟训练模式生成并输出锁相的第一时钟，将第一时钟按照N进行分频以生成具有N个不同相位的第二时钟，并输出具有N个相位的第二时钟中的任何一个。CDR部330可以使用锁相环(PLL)或延迟锁定环(DLL)作为时钟发生器，来生成包括第一时钟和多个第二时钟的多个时钟。
CDR部330可以使用第一时钟和第二时钟在第二时段期间从输入数据模式恢复测试数据模式，并将恢复的测试数据模式输出到数据比较器340。
数据比较器340可以比较由CDR部330恢复的测试数据模式和预定的参考数据模式之间的异步程度(偏移量)，根据比较结果生成控制信号，并将控制信号输出给CDR部330。
CDR部330可以通过根据从数据比较器340提供的控制信号在N个相位的第二时钟当中选择并输出与输入数据同步的任何一个第二时钟，来恢复与输入数据准确同步的第二时钟。
CDR部330可以使用第一时钟和恢复的第二时钟在第三时段期间从输入数据中准确地采样和恢复数据控制信号，并且可以在第四时段期间从输入数据中准确地采样和恢复图像数据。
图5是例示了根据一个实施方式的数据驱动IC的接收器的构造(主要是时钟和数据恢复部)的框图。
参照图5，CDR部330可以包括：PLL 332，其是被配置为生成多个时钟的时钟发生器；以及解串器334，其被配置为将N比特串行数据串转换为并行数据。
PLL 332可以在第一时段期间通过LVDS RX 320接收时钟训练模式，并生成并输出与时钟训练模式同步的锁相的第一时钟x MHz。同时，PLL 332可以将第一时钟x MHz按照N进行分频，以生成N个相位的分频时钟，每个分频时钟具有与N比特数据串相同的周期并且其相位以每个比特为单位(第一时钟的周期)依次延迟，并且PLL 332可以从N个相位的分频时钟当中选择一个第二时钟并输出所选择的第二时钟。PLL 332可以向解串器334输出第一时钟x MHz，并且可以向解串器334和数据比较器340输出第二时钟x/N MHz。
解串器334可以使用PLL 332的输出时钟x MHz和x/N MHz将通过LVDS RX 320输入的N比特串行数据串转换为N比特并行数据，并输出并行数据。解串器334可以通过将在第二时段期间输入的测试数据模式转换成并行形式，来将恢复的测试数据模式输出给数据比较器340。
为此，解串器334可以包括具有串联连接至数据输入线的N个第一D触发器D-FF的第一寄存器336和具有与第一寄存器336的N比特输出并联连接的N个第二D触发器D-FF的第二寄存器338。
在第一寄存器336中，串联连接的第一D触发器D-FF可以根据从PLL 332输出的第一时钟x MHz依次移位N比特串行数据串，并将经移位的并行形式的N比特数据输出到第二寄存器338。
在第二寄存器338中，并联连接的第二D触发器D-FF可以根据从PLL 332输出的第二时钟x/N MHz同时采样并锁存从第一寄存器336并行输出的N比特数据，并且输出经锁存的N比特并行数据。
数据比较器340可以在第二时段期间将通过解串器334恢复的测试数据模式与预定的参考数据模式进行比较，并检测恢复的测试数据模式和参考数据模式之间的异步程度(偏移量)，从而检测从PLL 332输出的第二时钟和输入数据之间的异步程度(偏移量)。数据比较器340可以根据检测到的异步程度生成作为控制信号的Mux选择信号，并且将Mux选择信号输出给PLL 332。
PLL 332可以根据从数据比较器340提供的Mux选择信号，从N相位的分频时钟中选择并输出与输入参考数据模式同步的第二时钟，从而恢复与输入数据同步的第二时钟x/NMHz。
解串器334可以通过使用从PLL 332输出的第一时钟x MHz和恢复的第二时钟x/NMHz对数据控制信号进行准确采样并将数据控制信号转换成并行形式，来在第三时段期间恢复作为串行数据而输入的数据控制信号，并将恢复的数据控制信号输出到参照图3描述的逻辑控制器350。
解串器334可以通过使用从PLL 332输出的第一时钟x MHz和恢复的第二时钟x/NMHz对图像数据进行准确采样，并将图像数据转换成并行形式，来在第四时段期间恢复作为串行数据而输入的图像数据，并且将恢复的图像数据输出到参照图3描述的逻辑控制器350。
图6为例示了根据一个实施方式的数据驱动IC的时钟恢复方法的流程图，并且图7是例示了根据一个实施方式的数据驱动IC的接收器的时钟恢复操作的驱动波形图。
图6所示的时钟恢复方法和图7所示的驱动波形可以由图5所示的数据驱动IC的接收器RX操作，并且因此将结合图5至图7进行描述。
参照图5至图7，CDR部330可以在第一时段期间接收从定时控制器400经由LVDS RX320输入的作为串行数据的时钟训练模式，并且可以在第二时段期间接收作为串行数据输入的多个测试数据模式A0至A3、B0至B3、C0至C3和D0至D3。从定时控制器400发送的测试数据模式A0至A3、B0至B3、C0至C3和D0至D3中的每一个具有由等于图像数据的N比特组成的N比特串并且具有与数据比较器的预定参考数据模式相同的模式。
当根据输入频率所生成的时钟的相位与在第一时段期间输入的时钟训练模式同步地锁存时，PLL 332可以输出激活状态(高逻辑状态)的PLL锁定信号(S602)。
PLL 332可以在第一时段期间的第一定时t10生成并输出与时钟训练模式同步的第一时钟x MHz(S604)。另外，PLL 332可以将第一时钟x MHz按照N进行分频，以生成N个相位的分频时钟x/N MHz_P0、x/N MHz_P1、x/N MHz_P2和x/N MHz_P3，每个分频时钟的周期等于N比特串的周期并且所述分频时钟以每个比特为单位(第一时钟的周期)具有不同相位，并且PLL 332根据初始Mux选择信号(0)选择第一分频时钟x/N MHz_P0，并且输出第一分频时钟x/N MHz_P0作为第二时钟x/N MHz(S604)。PLL 332可以向解串器334输出第一时钟xMHz，并且可以向解串器334和数据比较器340输出第二时钟x/N MHz(＝x/N MHz_P0)。
解串器334可以在第二时段期间从第二定时t20开始，根据从PLL 332输出的第一时钟x MHz和第二时钟x/N MHz(＝x/N MHz_P0)，对以N比特串为单位作为串行数据而依次输入的测试数据模式A0至A3、B0至B3、C0至C3以及D0至D3中的每一个进行采样，并将测试数据模式A0至A3、B0至B3、C0至C3和D0至D3中的每一个转换成N比特并行数据，从而恢复测试数据模式，并将恢复的测试数据模式输出到数据比较器340。
数据比较器340可以在从PLL 332输出的第二时钟x/N MHz(＝x/N MHz_P0)的每个周期从解串器334接收恢复的测试数据模式，并将接收到的测试数据模式与预定的参考数据模式进行比较(S606)。参考数据模式可以被预设为与从定时控制器发送的测试数据模式相同并存储在数据比较器340中。在图7中，“参考数据”表示数据比较器340中的预定的参考数据模式，而“x/N D-FF输出数据”表示由解串器334恢复和输出的测试数据模式。
数据比较器340可以将根据第二时钟恢复的测试数据模式与参考数据模式进行比较，以检测异步程度(偏移量)，并且通过将恢复的测试数据模式与预定的参考数据模式进行比较，来确定从PLL 332输出的第二时钟x/N MHz是否与测试数据模式同步(S606)。
当确定PLL 332的第二时钟x/N MHz(＝x/N MHz_P0)与测试数据模式异步(S606，否)时，数据比较器340可以根据测试数据模式和参考数据模式之间的异步程度(偏移量)生成Mux选择信号，并将Mux选择信号输出到PLL 332(S608)。
例如，作为在PLL 332的第二时钟x/N MHz(＝x/N MHz_P0)的每个周期由解串器334恢复的测试数据模式X和A0至A2、A3和B0至B2、以及B3和C0至C2与预定的参考数据模式A0至A3、B0至B3和C0至C3的比较结果，数据比较器340可以检测到恢复的测试数据模式X和A0至A2、A3和B0至B2、以及B3和C0至C2与参考数据模式A0至A3、B0至B3和C0至C3相比偏移一个比特，并生成与检测到的偏移量(偏移的比特数)相对应的Mux选择信号(1)并将Mux选择信号(1)输出到PLL 332。在图7中，“选择数据”表示从数据比较器340输出的Mux选择信号。
PLL 332可以在第三定时t30根据从数据比较器340提供的Mux选择信号(1)执行转换第二时钟x/N MHz的相位的操作，并在第四定时t40从N个相位的分频时钟x/N MHz_P0、x/N MHz_P1、x/N MHz_P2和x/N MHz_P3当中根据Mux选择信号(1)选择相位延迟一个比特的第二分频时钟x/N MHz_P1，以输出第二分频时钟x/N MHz_P1作为第二时钟x/N MHz(S604)。
解串器334可以使用从PLL 332输出的第一时钟x MHz和第二时钟x/N MHz(＝x/NMHz_P1)，将作为N比特串行数据串输入的测试数据模式A0至A3、B0至B3、C0至C3和D0至D3转换为并行形式，并将测试数据模式A0至A3、B0至B3、C0至C3和D0至D3输出到数据比较器340作为恢复的测试数据模式。
当作为在从PLL 332输出的第二时钟x/N MHz(＝x/N MHz_P1)的每个周期接收从解串器334输出的测试数据模式并将测试数据模式与预定的参考数据模式进行比较的结果，确定出PLL 332的第二时钟x/N MHz(＝x/N MHz_P1)与测试数据模式同步(S606，是)时，数据比较器340可以保持前一时段的Mux选择信号(1)。
因此，PLL 332可以通过根据所保持的Mux选择信号(1)选择并且输出与前一时段的分频时钟相同的分频时钟x/N MHz_P1，来保持输出第二时钟x/N MHz(＝x/N MHz_P1)。因此，PLL 332可以固定地输出与后续时段中的输入数据准确同步的第二时钟x/N MHz(＝x/NMHz_P1)(S610)。
因此，在第二时段之后的第三时段和第四时段期间，解串器334可以使用从PLL332输出的第一时钟xMHz和第二时钟x/N MHz，将作为串行数据输入的数据控制信号和图像数据转换成并行数据，并输出并行数据。
如上所述，根据一个实施方式的数据驱动电路、数据驱动电路的时钟恢复方法及显示驱动装置可以通过将使用PLL的任一时钟从输入数据恢复的测试数据模式与预定的参考数据模式进行比较来检测异步程度(偏移量)，通过根据检测到的异步程度(移位量)选择PLL中的输出时钟来恢复与输入数据准确同步的时钟，并使用所恢复的时钟准确地恢复输入数据，从而提高驱动系统的内部稳定性。
根据实施方式的数据驱动电路及包括数据驱动电路的显示驱动装置可以应用于各种电子装置。例如，根据实施方式的数据驱动电路及包括数据驱动电路的显示驱动装置可以应用于移动装置、视频电话、智能手表、手表电话、可穿戴装置、可折叠装置、可卷曲装置、可弯曲装置、柔性装置、弯曲装置、电子笔记本、电子书、便携式多媒体播放器(PMP)、个人数字助理(PDA)、MPEG音频层3播放器、移动医疗装置、台式个人计算机(PC)、膝上型PC、上网本计算机、工作站、导航装置、车载导航装置、车载显示装置、电视机、壁纸显示装置、标牌装置、游戏装置、笔记本计算机、监视器、相机、摄像机、家用电器等。
上面在本公开的各种示例中描述的特征、结构、效果等被包括在本公开的至少一个示例中，并且未必仅限于一个示例。此外，本公开的技术构想所属领域的技术人员可针对其它示例组合或修改本公开的至少一个示例中示出的特征、结构、效果等。因此，与这些组合和修改有关的内容应该被解释为被包括在本公开的技术精神或范围内。
尽管上述本公开不限于上述实施方式和附图，但是对于本公开所属领域的技术人员而言将显而易见的是，在不脱离本公开的范围的情况下，可对其进行各种替代、修改和改变。因此，本公开的范围由所附权利要求限定，并且从权利要求的含义、范围和等同物推导的所有改变或修改应被解释为被包括在本公开的范围内。
相关申请的交叉引用
本申请要求于2020年12月18日提交的韩国专利申请No.10-2020-0178114的优先权，该韩国专利申请通过引用并入本文，如同在此完整阐述一样。

Claims (20)

1.一种数据驱动电路，该数据驱动电路包括接收器，该接收器包括：
时钟和数据恢复部，该时钟和数据恢复部被配置为使用内部时钟从输入数据恢复测试数据模式；以及
数据比较器，该数据比较器被配置为将恢复的测试数据模式与预定的参考数据模式进行比较，以根据所述恢复的测试数据模式和所述参考数据模式之间的异步程度生成控制信号，
其中，所述时钟和数据恢复部根据所述控制信号恢复与所述输入数据同步的时钟，并使用所恢复的时钟从所述输入数据恢复控制信息和图像数据。
2.根据权利要求1所述的数据驱动电路，其中，
所述时钟和数据恢复部包括：
时钟发生器，该时钟发生器被配置为根据输入频率输出第一时钟，并且根据所述数据比较器的所述控制信号输出第二时钟，该第二时钟选自从所述第一时钟分频并具有不同相位的多个分频时钟；以及
解串器，该解串器被配置为使用所述第一时钟和所述第二时钟将串行形式的所述输入数据转换为并行数据，并输出所述并行数据。
3.根据权利要求2所述的数据驱动电路，其中，
所述时钟发生器被配置为：
生成并输出相位与作为所述输入数据提供的时钟训练模式同步地锁定的所述第一时钟；并且
将所述第一时钟分频为具有与N比特图像数据串的周期相同的周期，生成具有不同相位的N个分频时钟，根据所述数据比较器的所述控制信号从所述N个分频时钟当中选择并输出所述第二时钟，其中，N为等于或大于2的整数。
4.根据权利要求3所述的数据驱动电路，其中，所述解串器通过根据所述第一时钟对作为所述输入数据提供的串行形式的输入测试数据模式进行移位，根据所述第二时钟锁存经移位的测试数据模式并且以并行形式输出经锁存的测试数据模式，来恢复所述测试数据模式。
5.根据权利要求3所述的数据驱动电路，其中，
所述解串器包括：
第一寄存器，该第一寄存器包括串联连接至数据输入线的N个第一触发器，并且被配置为根据所述第一时钟对以N比特串为单位输入的输入测试数据模式进行移位；以及
第二寄存器，该第二寄存器包括并联连接至所述N个第一触发器的N个第二触发器，并且被配置为根据所述第二时钟锁存来自所述第一寄存器的N个比特的所述测试数据模式，并以并行形式输出经锁存的测试数据模式。
6.根据权利要求3所述的数据驱动电路，其中，所述数据比较器将所述恢复的测试数据模式与所述参考数据模式进行比较，检测所述恢复的测试数据模式与所述参考数据模式相比移位的比特数作为所述异步程度，根据所检测到的异步程度生成用于选择所述N个分频时钟中的一个的控制信号，并将所述控制信号输出到所述时钟发生器。
7.根据权利要求1所述的数据驱动电路，其中，
所述接收器被配置为：
使用在第一时段期间从定时控制器发送的串行形式的时钟训练模式生成所述内部时钟；
使用所述内部时钟，将在第二时段期间在没有时钟的情况下从所述定时控制器发送的串行形式的所述测试数据模式恢复为并行形式的测试数据模式，并使用所恢复的测试数据模式恢复与所述输入数据同步的时钟；
使用所恢复的时钟，将在第三时段期间在没有时钟的情况下从所述定时控制器发送的串行形式的控制信息恢复为并行形式的控制信息；并且
使用所恢复的时钟，将在第四时段期间在没有时钟的情况下从所述定时控制器发送的串行形式的图像数据恢复为并行形式的图像数据。
8.根据权利要求7所述的数据驱动电路，其中，
所述第一时段和所述第二时段被包括于在提供每帧的所述图像数据之前的初始驱动时段中，
所述第三时段被包括于每帧的消隐时段中，并且，
所述第四时段被包括于每帧的活动时段中。
9.根据权利要求8所述的数据驱动电路，其中，所述第一时段和所述第二时段还被包括于每帧的所述消隐时段的所述第三时段之前。
10.根据权利要求1所述的数据驱动电路，其中，所述接收器还包括接收缓冲器，该接收缓冲器被配置为通过传输通道从定时控制器的发送器接收差分信号形式的传输信号，将所述传输信号转换为所述输入数据，并将所述输入数据输出到所述时钟和数据恢复部。
11.一种数据驱动电路的时钟恢复方法，该时钟恢复方法包括以下步骤：
使用内部时钟从输入数据恢复测试数据模式；
将恢复的测试数据模式与预定的参考数据模式进行比较，以根据所述恢复的测试数据模式与所述参考数据模式之间的偏移量生成控制信号；以及
通过根据所述控制信号从包括于所述内部时钟中的具有不同相位的多个时钟当中选择任意一个时钟来恢复与所述输入数据同步的时钟。
12.根据权利要求11所述的时钟恢复方法，该时钟恢复方法还包括以下步骤：在恢复所述测试数据模式之前，生成包括第一时钟和第二时钟的所述内部时钟，
其中，在生成所述内部时钟时，
生成相位与从定时控制器发送的时钟训练模式同步地锁定的第一时钟，
所述第一时钟被分频为具有与N比特图像数据串的周期相同的周期，以生成具有不同相位的N个分频时钟，其中，N为等于或大于2的整数，以及
输出所述分频时钟中的一个作为所述第二时钟。
13.根据权利要求12所述的时钟恢复方法，其中，
恢复所述测试数据模式的步骤包括以下步骤：
根据所述第一时钟将作为所述输入数据提供的串行形式的输入测试数据模式进行移位；以及
通过根据所述第二时钟锁存经移位的测试数据模式并以并行形式输出经锁存的测试数据模式来恢复所述测试数据模式。
14.根据权利要求12所述的时钟恢复方法，其中，
生成所述控制信号的步骤包括以下步骤：
将所述恢复的测试数据模式与所述参考数据模式进行比较，并检测所述恢复的测试数据模式与所述参考数据模式相比移位的比特数作为所述偏移量；以及
根据检测到的偏移量，生成用于从所述N个分频时钟当中选择所述第二时钟的所述控制信号。
15.一种显示驱动装置，该显示驱动装置包括：
定时控制器，该定时控制器包括发送器；以及
多个数据驱动电路，所述多个数据驱动电路各自包括接收器，所述接收器通过每个传输通道连接至所述定时控制器的所述发送器，
其中，所述接收器包括：
时钟和数据恢复部，该时钟和数据恢复部被配置为使用内部时钟从由所述发送器发送的输入数据恢复测试数据模式；以及
数据比较器，该数据比较器被配置为将恢复的测试数据模式与预定的参考数据模式进行比较，以根据所述恢复的测试数据模式和所述参考数据模式之间的偏移量生成控制信号，
其中，所述时钟和数据恢复部根据所述控制信号恢复与所述输入数据同步的时钟，并使用恢复的时钟从所述输入数据恢复控制信息和图像数据。
16.根据权利要求15所述的显示驱动装置，其中，
所述时钟和数据恢复部包括：
时钟发生器，该时钟发生器被配置为生成并输出相位与从所述发送器发送的时钟训练模式同步地锁定的第一时钟，将所述第一时钟分频为具有与N比特图像数据串的周期相同的周期，生成具有不同相位的N个分频时钟，并且根据所述数据比较器的所述控制信号从所述N个分频时钟当中选择并输出第二时钟，其中，N为等于或大于2的整数；以及
解串器，该解串器被配置为使用所述第一时钟和所述第二时钟将串行形式的输入数据转换为并行数据，并输出所述并行数据，
其中，所述解串器通过根据所述第一时钟对作为所述输入数据提供的串行形式的输入测试数据模式进行移位，根据所述第二时钟锁存经移位的测试数据模式并且以并行形式输出经锁存的测试数据模式，来恢复所述测试数据模式。
17.根据权利要求16所述的显示驱动装置，其中，所述数据比较器将所述恢复的测试数据模式与所述参考数据模式进行比较，检测所述恢复的测试数据模式与所述参考数据模式相比移位的比特数作为所述偏移量，根据检测到的偏移量生成用于从所述N个分频时钟当中选择所述第二时钟的控制信号，并将所述控制信号输出到所述时钟发生器。
18.根据权利要求15所述的显示驱动装置，其中，
所述接收器被配置为：
使用在第一时段期间从所述发送器发送的串行形式的时钟训练模式生成所述内部时钟；
使用所述内部时钟，将在第二时段期间在没有时钟的情况下从所述发送器发送的串行形式的所述测试数据模式恢复为并行形式的测试数据模式，并使用所述恢复的测试数据模式恢复与所述输入数据同步的时钟；
使用恢复的时钟，将在第三时段期间在没有时钟的情况下从所述发送器发送的串行形式的控制信息恢复为并行形式的控制信息；并且
使用所述恢复的时钟，将在第四时段期间在没有时钟的情况下从所述发送器发送的串行形式的图像数据恢复为并行形式的图像数据。
19.根据权利要求18所述的显示驱动装置，其中，
所述第一时段和所述第二时段被包括于在提供每帧的所述图像数据之前的初始驱动时段中，
所述第三时段被包括于每帧的消隐时段中，
所述第四时段被包括于每帧的活动时段中，并且
所述第一时段和所述第二时段还被包括于每帧的所述消隐时段的所述第三时段之前。
20.根据权利要求15所述的显示驱动装置，其中，
所述定时控制器的所述发送器通过每个传输通道发送差分信号形式的传输信号，并且
所述接收器接收差分信号形式的所述传输信号，将接收到的信号转换为所述输入数据，并将所述输入数据输出到所述时钟和数据恢复部。
CN202111403077.XA 2020-12-18 2021-11-24 数据驱动电路、其时钟恢复方法及具有其的显示驱动装置 Pending CN114648930A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0178114 2020-12-18
KR1020200178114A KR20220087752A (ko) 2020-12-18 2020-12-18 데이터 구동 회로 및 그의 클럭 복원 방법과 디스플레이 장치

Publications (1)

Publication Number Publication Date
CN114648930A true CN114648930A (zh) 2022-06-21

Family

ID=81991988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111403077.XA Pending CN114648930A (zh) 2020-12-18 2021-11-24 数据驱动电路、其时钟恢复方法及具有其的显示驱动装置

Country Status (4)

Country Link
US (1) US11749167B2 (zh)
KR (1) KR20220087752A (zh)
CN (1) CN114648930A (zh)
TW (1) TW202226216A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115100998A (zh) * 2022-08-24 2022-09-23 成都利普芯微电子有限公司 一种驱动电路、驱动ic、驱动设备、显示设备
CN115376448A (zh) * 2022-08-24 2022-11-22 成都利普芯微电子有限公司 一种数据传输电路、芯片、设备

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11790831B2 (en) 2019-03-29 2023-10-17 Creeled, Inc. Active control of light emitting diodes and light emitting diode displays
KR20220134817A (ko) * 2021-03-25 2022-10-06 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20220167849A (ko) 2021-06-14 2022-12-22 삼성디스플레이 주식회사 송수신기 및 그 구동 방법
US12014673B2 (en) * 2022-02-07 2024-06-18 Creeled, Inc. Light-emitting diodes with mixed clock domain signaling
TWI827261B (zh) * 2022-09-15 2023-12-21 大陸商常州欣盛半導體技術股份有限公司 顯示系統內部時脈偏斜之自動調諧
WO2024196168A1 (ko) * 2023-03-22 2024-09-26 주식회사 엘엑스세미콘 송수신 제어 방법과 이를 이용한 디스플레이 드라이버
WO2024196169A1 (ko) * 2023-03-22 2024-09-26 주식회사 엘엑스세미콘 송수신 제어 방법과 이를 이용한 디스플레이 드라이버
US12014677B1 (en) 2023-04-10 2024-06-18 Creeled, Inc. Light-emitting diode packages with transformation and shifting of pulse width modulation signals and related methods

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101169210B1 (ko) * 2009-02-13 2012-07-27 주식회사 실리콘웍스 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치
KR20110052205A (ko) * 2009-11-12 2011-05-18 삼성전자주식회사 외부 루프백 테스트 기능을 갖는 전송 전용 집적회로 칩 및 그에 따른 외부 루프백 테스트 방법
US8362997B2 (en) * 2010-02-12 2013-01-29 Au Optronics Corporation Display with CLK phase or data phase auto-adjusting mechanism and method of driving same
KR101329505B1 (ko) * 2010-05-28 2013-11-13 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR20130051182A (ko) * 2011-11-09 2013-05-20 삼성전자주식회사 디스플레이 데이터 전송 방법
JP5444310B2 (ja) * 2011-11-17 2014-03-19 株式会社東芝 双方向通信インタフェース装置、送信装置及び受信装置
KR20150026361A (ko) * 2013-09-02 2015-03-11 삼성전자주식회사 클럭 데이터 회복 장치 및 이를 포함하는 디스플레이 장치
KR102113618B1 (ko) 2013-12-02 2020-05-21 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
KR102260328B1 (ko) 2014-11-03 2021-06-04 삼성디스플레이 주식회사 구동 회로 및 그것을 포함하는 표시 장치
KR102365310B1 (ko) 2017-07-31 2022-02-22 삼성디스플레이 주식회사 표시장치
KR102502236B1 (ko) * 2017-11-20 2023-02-21 삼성전자주식회사 클락 데이터 복구 회로, 이를 포함하는 장치 및 클락 데이터 복구 방법
JP2019169779A (ja) * 2018-03-22 2019-10-03 東芝メモリ株式会社 クロック・データ再生装置、メモリシステム及びデータ再生方法
CN111010169B (zh) * 2018-10-08 2024-01-19 中兴通讯股份有限公司 相位检测方法、装置、存储介质及电子装置
KR102609460B1 (ko) * 2018-11-20 2023-12-05 삼성디스플레이 주식회사 폴더블 표시 장치 및 이의 구동 방법
TWI694718B (zh) * 2019-01-21 2020-05-21 友達光電股份有限公司 驅動裝置以及其驅動信號產生方法
CN109920040B (zh) * 2019-03-01 2023-10-27 京东方科技集团股份有限公司 显示场景处理方法和装置、存储介质
KR20210042748A (ko) * 2019-10-10 2021-04-20 삼성전자주식회사 Pll 회로 및 이를 포함하는 클록 발생기
KR102655530B1 (ko) * 2019-10-15 2024-04-08 주식회사 엘엑스세미콘 스트림 클럭 생성 장치 및 이를 포함하는 임베디드 디스플레이포트 시스템
KR20210075730A (ko) * 2019-12-13 2021-06-23 삼성전자주식회사 클록 복원 회로, 클록 데이터 복원 회로 및 이를 포함하는 장치
KR20210129327A (ko) * 2020-04-20 2021-10-28 주식회사 엘엑스세미콘 데이터구동장치 및 이의 구동 방법
KR20220064032A (ko) * 2020-11-11 2022-05-18 엘지디스플레이 주식회사 디스플레이 장치, 구동 회로 및 구동 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115100998A (zh) * 2022-08-24 2022-09-23 成都利普芯微电子有限公司 一种驱动电路、驱动ic、驱动设备、显示设备
CN115100998B (zh) * 2022-08-24 2022-11-15 成都利普芯微电子有限公司 一种驱动电路、驱动ic、驱动设备、显示设备
CN115376448A (zh) * 2022-08-24 2022-11-22 成都利普芯微电子有限公司 一种数据传输电路、芯片、设备

Also Published As

Publication number Publication date
KR20220087752A (ko) 2022-06-27
US20220198989A1 (en) 2022-06-23
TW202226216A (zh) 2022-07-01
US11749167B2 (en) 2023-09-05

Similar Documents

Publication Publication Date Title
US11749167B2 (en) Data drive circuit, clock recovery method of the same, and display drive device having the same
EP3188171B1 (en) Display device, source drive integrated circuit, timing controller and driving method thereof
CN110010092B (zh) 显示接口装置
CN104751811B (zh) 显示装置及其驱动方法
KR101333519B1 (ko) 액정표시장치 및 그 구동 방법
CN108269551B (zh) 显示接口装置及其数据传输方法
KR102396469B1 (ko) 디스플레이 장치
US8379002B2 (en) Data transmitting device and flat plate display using the same
US20050219235A1 (en) Electronic device
KR101607155B1 (ko) 표시 장치 및 이의 구동 방법
KR101696458B1 (ko) 액정표시장치
US11640780B2 (en) Data driver circuit correcting skew between a clock and data
US20080192030A1 (en) Serial Data Transmission Method and Related Apparatus for Display Device
KR20090053587A (ko) 액정표시장치의 구동회로 및 구동방법
US8253715B2 (en) Source driver and liquid crystal display device having the same
KR102395214B1 (ko) 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법
US11694652B2 (en) Data interface device and method of display apparatus
KR102529502B1 (ko) 표시장치와 그 데이터 송수신 장치
KR102398505B1 (ko) 표시장치
WO2013051223A1 (ja) 画像データ信号出力装置、画像データ信号入力装置、および画像表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination