[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN114158178B - 具缓冲层及导热掺加物的线路板 - Google Patents

具缓冲层及导热掺加物的线路板 Download PDF

Info

Publication number
CN114158178B
CN114158178B CN202010935218.1A CN202010935218A CN114158178B CN 114158178 B CN114158178 B CN 114158178B CN 202010935218 A CN202010935218 A CN 202010935218A CN 114158178 B CN114158178 B CN 114158178B
Authority
CN
China
Prior art keywords
layer
buffer layer
thermal
circuit board
thermal conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010935218.1A
Other languages
English (en)
Other versions
CN114158178A (zh
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bridge Semiconductor Corp
Original Assignee
Bridge Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bridge Semiconductor Corp filed Critical Bridge Semiconductor Corp
Priority to CN202010935218.1A priority Critical patent/CN114158178B/zh
Publication of CN114158178A publication Critical patent/CN114158178A/zh
Application granted granted Critical
Publication of CN114158178B publication Critical patent/CN114158178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明的线路板主要包括一互连基座、一热电导体、一接合层、一顶部缓冲层、至少一导热掺加物及一顶部路由层。互连基座通过接合层附接于热电导体外围侧壁周围,而混有导热掺加物的顶部缓冲层则覆盖于热电导体及互连基座上,并位于顶部路由层与互连基座/热电导体之间。该顶部缓冲层具有小于热电导体的弹性模数,使得可提供应力缓冲作用。分散于顶部缓冲层中的导热掺加物则有利于组接于顶部路由层上的装置所产生的热得以自顶部路由层传导至热电导体。据此,本发明的线路板可展现优异的热电效能及可靠度。

Description

具缓冲层及导热掺加物的线路板
技术领域
本发明是关于一种线路板,尤指一种具缓冲层及导热掺加物的线路板。
背景技术
高效能微处理器及ASIC需要高效能线路板,以信号互连。然而,随着功率增加,半导体芯片所产生的大量热会使元件效能劣化,并对芯片造成热应力,因此选择具有较佳散热效益的绝缘基板已成为关键。陶瓷材料(如氧化铝或氮化铝)因其理想的电绝缘性、高机械强度及良好导热性,已被广泛应用于基板材料。虽然陶瓷材料同时具有导热及电绝缘特性,但其于某些应用中仍无法满足所需的散热要求,且陶瓷材料应用于基板中所涉及的金属化技术、布线技术及成本高昂等问题亦使其应用受到限制。
此外,随着板设计的复杂度提高,于某些应用中可能需要异构整合(heterogeneous integration)的路由构件,以解决诸多电性或热性相关要求。然而,由于陶瓷材料具低CTE(热膨胀系数)特性,故其与树脂层压板接合时容易因热膨胀系数(CTE)不匹配而产生极大应力,因而导致可靠度不佳。
有鉴于现有基板的各种发展阶段及限制,目前亟需发展可满足所需的热电效能且同时具高可靠度的线路板。
发明内容
本发明的目的是提供一种线路板,其于热电导体上方覆盖一层混有导热掺加物的缓冲层,使得热电导体上方的路由层可通过缓冲层而与热电导体电性隔离,并同时利用缓冲层的较低弹性模数特性,以于侧向延伸面上提供应力缓冲作用。由此,本发明的线路板无需基于电绝缘性考量而受限于仅能选用具绝缘性但导热性无法满足散热需求的陶瓷材料,此有利于大幅提高散热效益,且缓冲层的较低弹性模数特性亦有助于改善线路板及其组体的可靠度。尤其,本发明更利用导热掺加物以有效地将装置所产生的热自路由层传导至热电导体,避免缓冲层阻碍热传导,进而同时达到优异电性及热性效能与高可靠度的要求。
依据上述及其他目的,本发明提供一种线路板,其包括:一互连基座,其具有一顶部电路层于其顶面、一底部电路层于其底面、以及自该顶面延伸至该底面的一穿口;一热电导体,其设于该互连基座的该穿口中;一接合层,其填入该热电导体外围侧壁与该穿口内侧壁之间的一间隙中;一顶部缓冲层,其自该热电导体的一顶面侧向延伸至及该互连基座的该顶面,其中该顶部缓冲层的弹性模数低于该热电导体的弹性模数,且该缓冲层的导热率低于该热电导体的导热率;至少一导热掺加物,其分散于该顶部缓冲层中,其中该至少一导热掺加物的导热率高于该顶部缓冲层的该导热率;以及一顶部路由层,其通过该顶部缓冲层与该热电导体电性隔离,并通过导电贯孔电性连接至该互连基座的该顶部电路层,且通过该至少一导热掺加物热性导通至该热电导体。
本发明的上述及其他特征与优点可通过下述较佳实施例的详细叙述更加清楚明了。
附图说明
参考随附图式,本发明可通过下述较佳实施例的详细叙述更加清楚明了,其中:
图1为本发明第一实施例中,热电导体插入互连基座中的剖视图;
图2为本发明第一实施例中,图1结构中提供接合层的剖视图;
图3为本发明第一实施例中,图2结构中提供顶部缓冲层及导热掺加物的剖视图;
图4为本发明第一实施例中,图3结构上形成盲孔的剖视图;
图5为本发明第一实施例中,图4结构上形成顶部路由层以完成线路板制作的剖视图;
图6为本发明第二实施例中,另一线路板的剖视图;
图7为本发明第三实施例中,又一线路板的剖视图;
图8为本发明第四实施例中,再一线路板的剖视图。
附图标记列表:100、200、300、400:线路板;20:互连基座;201:穿口;206:间隙;21:绝缘层;22:导电通孔;23:内电路层;25:顶部电路层;26、67:导电贯孔;27:底部电路层;30:热电导体;40:接合层;51:顶部缓冲层;52:底部缓冲层;53、54:导热掺加物;55、56:加固掺加物;57:盲孔;61:顶部路由层;62:底部路由层;66:金属化贯孔。
具体实施方式
在下文中,将提供一实施例以详细说明本发明的实施方案。本发明的优点以及功效将通过本发明所揭露的内容而更为显著。在此说明所附的图式是简化过的,且做为例示用。图式中所示的元件数量、形状及尺寸可依据实际情况而进行修改,且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用,且不偏离本发明所定义的精神及范畴的条件下,可进行各种变化以及调整。
[第一实施例]
图1-5为本发明第一实施例中,一种线路板的制作方法图,该线路板包括互连基座、热电导体、接合层、顶部缓冲层、导热掺加物及顶部路由层。
图1为热电导体30插入互连基座20穿口201中的剖视图。互连基座20的穿口201自顶面延伸至底面,其可通过各种技术来形成,如冲孔(punching)、钻孔或激光切割。互连基座20穿口201的内侧壁侧向环绕热电导体30的外围侧壁,并与热电导体30的外围侧壁间隔开。因此,间隙206位于互连基座20内侧壁与热电导体30外围侧壁之间的穿口201中。该间隙206侧向环绕热电导体30,并被互连基座20侧向环绕。于本实施例中,该互连基座20包括绝缘层21、内电路层23、顶部电路层25及底部电路层27,而热电导体30可由导热且导电的无机材料制成,其导电率为100W/mK以上。各层电路层(即内电路层23、顶部电路层25及底部电路层27)通常为图案化的铜层,其以绝缘层21相互隔开,并通过延伸贯穿绝缘层21的导电件(即导电通孔22及导电贯孔26)相互电性连接。更具体地说,于本实施例中,内电路层23间通过导电通孔22相互电性连接,而顶部电路层25及底部电路层27则分别通过导电贯孔26电性连接至内电路层23。据此,该顶部电路层25可与底部电路层27相互电性连接。此外,于此图中,互连基座20的厚度实质上等于热电导体30的厚度,故互连基座20的顶部电路层25及底部电路层27的外表面分别与热电导体30的平坦顶面及底面呈实质上共平面。
图2为接合层40填入该间隙206中的剖视图。该接合层40侧向覆盖、环绕且同形被覆该互连基座20的内侧壁及该热电导体30的外围侧壁,以于互连基座20与热电导体30之间提供牢固的机械性接合。较佳为,接合层40选用弹性模数低于热电导体30弹性模数的有机材料,以吸收互连基座20与热电导体30间任何热膨胀系数(CTE)不匹配所引起的应力。例如,接合层40的弹性模数可低于热电导体30的弹性模数至少约100Gpa。于本实施例中,为达显著效果,该接合层40选用弹性模数小于约10Gpa的材料(其低于互连基座20及热电导体30两者的弹性模数),以有效地释放异质材料中热-机械性引起的应力。
图3为顶部缓冲层51覆盖于互连基座20与热电导体30顶面上且导热掺加物53分散于顶部缓冲层51中的剖视图。该顶部缓冲层51的弹性模数较佳是低于热电导体30的弹性模数,以利于吸收结构中热-机械性引起的应力。例如,该顶部缓冲层51可由弹性模数低于该热电导体30弹性模数至少约100Gpa的有机材料所制成,以提供所需的应力缓冲作用,进而确保结构的可靠度。由此,除了可通过互连基座20与热电导体30间的接合层40(其弹性模数通常小于顶部缓冲层51的弹性模数)吸收结构中热-机械性引起的应力外,顶部缓冲层51更能在侧向延伸面上提供应力缓冲作用。此外,由于顶部缓冲层51的导热率通常低于热电导体30的导热率,故本实施例更利用导热率高于顶部缓冲层51的导热掺加物53,使热可有效通过顶部缓冲层51而传导至热电导体30。为达所需的导热效果,导热掺加物53可由导热率高于顶部缓冲层51导热率至少约10W/mk的无机材料所制成。由此,导热掺加物53可适量(约30%重量百分比)地混于顶部缓冲层51中即可达到所需的散热效益,其无需为达所欲散热效果而大量混于顶部缓冲层51中,故可避免大量导热掺加物53反而对顶部缓冲层51的应力缓冲作用造成不利影响。换言之,通过上述弹性模数与导热率的参数调控,本实施例可同时达到所欲的应力缓冲及散热效益。为进一步提高结构的可靠度,所述导热掺加物53的热膨胀系数较佳是低于该顶部缓冲层51的热膨胀系数,例如导热掺加物53的热膨胀系数可低于顶部缓冲层51的热膨胀系数至少约5ppm/℃,以降低结构内部膨胀及收缩所引起的应力。据此,通过顶部缓冲层51弹性系数与导热掺加物53热膨胀系数的双重参数搭配,可降低应力对结构可靠度造成的不利影响。
图4为顶部缓冲层51中形成盲孔57的剖视图。盲孔57延伸穿过顶部缓冲层51,并对准顶部电路层25的选定部位。盲孔57可通过各种技术形成,如激光钻孔、电浆蚀刻、及光刻技术,其通常具有50微米的直径。可使用脉冲激光提高激光钻孔效能。或者,可使用扫描激光光束,并搭配金属光罩。
图5为形成有一顶部路由层61的剖视图。通过金属沉积及金属图案化制程形成顶部路由层61于顶部缓冲层51上。顶部路由层61自顶部电路层25朝上延伸,并填满盲孔57,以形成直接接触顶部电路层25的导电贯孔67,同时侧向延伸于顶部缓冲层51上。因此,顶部路由层61可提供X及Y方向的水平信号路由以及穿过盲孔57的垂直路由,以作为顶部电路层25的电性连接。
顶部路由层61可通过各种技术沉积为单层或多层,如电镀、无电电镀、蒸镀、溅镀或其组合。举例来说,首先通过将该结构浸入活化剂溶液中,使顶部缓冲层51与无电镀铜产生触媒反应,接着以无电电镀方式被覆一薄铜层作为晶种层,然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者,于晶种层上沉积电镀铜层前,该晶种层可通过溅镀方式形成如钛/铜的晶种层薄膜。一旦达到所需的厚度,即可使用各种技术图案化被覆层,以形成顶部路由层61,如湿蚀刻、电化学蚀刻、激光辅助蚀刻或其组合,并使用蚀刻光罩(图未示),以定义出顶部路由层61。
此阶段已完成线路板100的制作,其包括互连基座20、热电导体30、接合层40、顶部缓冲层51、导热掺加物53及顶部路由层61。该互连基座20通过接合层40接合于热电导体30外围侧壁的周围,并提供水平及垂直信号路由。该顶部路由层61通过顶部缓冲层51与热电导体30电性隔离,并通过导电贯孔67电性连接至互连基座20的顶部电路层25。该顶部缓冲层51不仅可作为顶部路由层61与热电导体30间的电隔离层,其更因具有小于热电导体30的弹性模数而于侧向延伸面上提供应力缓冲作用,此搭配垂直延伸面上接合层40所提供的应力缓解作用,有利于提高结构可靠度。导热掺加物53则因其具有大于顶部缓冲层51的导热率,使得组接于顶部路由层61上的芯片(图未示)所产生的热得以传导至热电导体30,因而提高组体的热效能。
[第二实施例]
图6为本发明第二实施例的线路板剖视图。
为了简要说明的目的,上述第一实施例中任何可作相同应用的叙述皆并于此,且无须再重复相同叙述。
该线路板200类似于图5所示结构,不同处在于,该顶部缓冲层51中更含有加固掺加物55,其与导热掺加物53共同掺混于顶部缓冲层51中,以提高顶部缓冲层51的可靠度。更具体地说,所述加固掺加物55较佳为弹性模数大于顶部缓冲层51的纤维状无机材料,例如加固掺加物55的弹性模数可高于顶部缓冲层51的弹性模数至少约10GPa。据此,具较低弹性模数的顶部缓冲层51与具较高弹性模数的加固掺加物55两者间的组合既可达到应力缓冲效果,又可维持适当刚性(stiffness)。此外,所述加固掺加物55更可具有热膨胀系数小于该顶部缓冲层51热膨胀系数的特性,以与导热掺加物53共同降低结构内部膨胀及收缩所引起的应力。
[第三实施例]
图7为本发明第三实施例的线路板剖视图。
为了简要说明的目的,上述第一实施例及第二实施例中任何可作相同应用的叙述皆并于此,且无须再重复相同叙述。
该线路板300类似于图5所示结构,不同处在于,其更包括一底部缓冲层52及一底部路由层62。该底部缓冲层52自热电导体30底面侧向延伸至互连基座20底面,以由下方覆盖互连基座20、热电导体30及接合层40。类似于顶部缓冲层51,该底部缓冲层52的弹性模数低于热电导体30的弹性模数,例如,该底部缓冲层52的弹性模数低于热电导体30的弹性模数至少约100Gpa,以由结构下方提供侧向延伸面的应力缓冲作用。该底部路由层62通过金属化贯孔66连接至该热电导体30,并通过导电贯孔68电性连接至互连基座20的底部电路层27。由此,组接于顶部路由层61的芯片(图未示)可通过互连基座20电性连接至底部路由层62,且芯片所产生的热传导至顶部路由层61后可经由顶部缓冲层51中的导热掺加物53传送至热电导体30,随后再通过金属化贯孔66传递至底部路由层62以进一步散逸出。此外,于本实施例中,该顶部缓冲层51中的导热掺加物53除了如上所述具有小于顶部缓冲层51的热膨胀系数外,其更可具有弹性模数大于顶部缓冲层51的特性,例如所述导热掺加物53的弹性模数可高于顶部缓冲层51的弹性模数至少约50GPa,使得混有导热掺加物53的顶部缓冲层51具有适当刚性(stiffness)。
[第四实施例]
图8为本发明第四实施例的线路板剖视图。
为了简要说明的目的,上述第一实施例、第二实施例及第三实施例中任何可作相同应用的叙述皆并于此,且无须再重复相同叙述。
该线路板400类似于图7所示结构,不同处在于,其更包括加固掺加物55分散于顶部缓冲层51中以及额外导热掺加物54与额外加固掺加物56分散于底部缓冲层52中,且底部路由层62未包含连接至热电导体30的金属化贯孔。该底部缓冲层52的导热率通常低于热电导体30的导热率,据此,为使传导至热电导体30的热能可有效散逸至底部路由层62,本实施例利用导热率高于底部缓冲层52的导热掺加物54,例如所述导热掺加物54的导热率高于底部缓冲层52的导热率至少约10W/mk,以达到所需的散热效益。此外,所述导热掺加物54的热膨胀系数可小于底部缓冲层52的热膨胀系数,例如导热掺加物54的热膨胀系数可低于底部缓冲层52的热膨胀系数至少约5ppm/℃,以降低结构内部膨胀及收缩所引起的应力。再者,该些加固掺加物55、57较佳为弹性模数大于顶部及底部缓冲层51、52的纤维状无机材,以于顶部及底部缓冲层51、52提供应力缓冲作用的同时足以维持适当刚性。同样地,该些加固掺加物55、56的热膨胀系数亦可小于顶部及底部缓冲层51、52的热膨胀系数,以与导热掺加物53、54共同降低结构内部膨胀及收缩所引起的应力。
如上述实施例所示,本发明建构出一种具有较佳可靠度的独特线路板,其主要包括一互连基座、一热电导体、一接合层、一顶部缓冲层、至少一导热掺加物及一顶部路由层。视情况地,本发明的线路板更可包括一底部缓冲层及一底部路由层。上述的线路板仅为说明范例,本发明尚可通过其他多种实施例实现。此外,上述实施例可基于设计及可靠度的考量,彼此混合搭配使用或与其他实施例混合搭配使用。例如,互连基座可包括排列成阵列形状的多个穿口,且每一穿口可容纳一热电导体于内。
互连基座位于热电导体外围侧壁周围,并包括一顶部电路层于其顶面、一底部电路层于其底面、及一绝缘层于顶部电路层与底部电路层之间,使得为线路板提供多层绕线能力。此外,该互连基座更可视需要选择性地包括至少一内电路层及至少一额外绝缘层,其中每一内电路层位于顶部电路层与底部电路层之间,且每一内电路层与顶部电路层之间以及每一内电路层与底部电路层之间分别隔有至少一绝缘层。该顶部电路层、该底部电路层及可选的内电路层之间可通过导电件(如导电贯孔及/或导电通孔)相互电性连接。据此,该顶部电路层可电性连接至该底部电路层,使得为线路板提供两相反侧之间的电性导通路由。
热电导体可由具导电及导热性的无机材料所组成,该无机材料的导热率较佳为100W/mK以上,以提供优异的散热效益。于一较佳实施例中,该热电导体的厚度实质上等于互连基座的厚度,使得使该热电导体的顶面及底面分别与互连基座的顶部电路层及底部电路层外表面呈实质上共平面。此外。热电导体的热膨胀系数与弹性模数通常不同于互连基座的热膨胀系数与弹性模数。
接合层侧向覆盖、环绕并同形被覆互连基座的穿口侧壁及热电导体的外围侧壁,以于互连基座与热电导体之间提供牢固的机械接合力。较佳为,接合层的弹性模数低于互连基座及热电导体的弹性模数,例如接合层可由弹性模数低于热电导体弹性模数约100Gpa以上的有机材料所制成,以吸收互连基座与热电导体间因任何热膨胀系数(CTE)不匹配所引起的应力。更具体地说,接合层的弹性模数可低于10Gpa,以有效减轻异质材料中的热应力。
顶部缓冲层自顶侧覆盖且接触互连基座、热电导体及接合层,而可选的底部缓冲层则自底侧覆盖且接触互连基座、热电导体及接合层。顶部缓冲层及底部缓冲层可由弹性模数小于热电导体弹性模数的有机绝缘材料所制成,以于侧向延伸面上提供应力缓冲作用。更进一步说,顶部缓冲层及底部缓冲层的弹性模数较佳是低于热电导体的弹性模数约100Gpa以上,且可高于接合层的弹性模数。由此,顶部缓冲层及底部缓冲层不仅可分别作为顶部路由层与热电导体之间及底部路由层与热电导体之间的电隔离层,其弹性模数的特性更有利于降低应力对线路板可靠度造成的不利影响。
导热掺加物除了分散于顶部缓冲层中外,其亦可选择性地分散于底部缓冲层中,使得组接于顶部路由层上的半导体装置(如芯片)所产生的热可通过顶部缓冲层中的导热掺加物传导至热电导体,再由底部缓冲层中的导热掺加物自热电导体传至底部路由层,以进一步散逸出。为达所需的散热效益,导热掺加物较佳由导热率高于缓冲层导热率约10W/mk以上的无机材料所制成。此外,导热掺加物的热膨胀系数较佳是低于缓冲层的热膨胀系数,例如导热掺加物的热膨胀系数可低于缓冲层的热膨胀系数约5ppm/℃以上,以降低结构内部膨胀及收缩所引起的应力。为使缓冲层与导热掺加物所构成的复合材具有适当刚性,导热掺加物的弹性模数可大于缓冲层的弹性模数,例如导热掺加物的弹性模数可高于缓冲层的弹性模数约50GPa以上,以于缓冲层提供应力缓冲作用的同时足以维持适当刚性。
顶部路由层为图案化金属层,其侧向延伸于热电导体及互连基座顶面上方,并通过顶部缓冲层而与热电导体电性隔离,且通过贯穿顶部缓冲层的导电贯孔而与互连基座的顶部电路层电性连接。同样地,该底部路由层为图案化金属层,其侧向延伸于热电导体及互连基座底面下方,且通过贯穿底部缓冲层的导电贯孔而与互连基座的底部电路层电性连接。此外,该底部路由层更可通过贯穿底部缓冲层的金属化贯孔热性导通至热电导体。
本发明的线路板可视情况地进一步包括至少一加固掺加物,其分散于顶部缓冲层及/或底部缓冲层中。加固掺加物可为弹性模数大于缓冲层弹性模数的纤维状无机材料,例如加固掺加物的弹性模数可高于缓冲层的弹性模数约10GPa以上,以提高材料层的刚性。此外,加固掺加物的热膨胀系数亦可小于缓冲层的热膨胀系数,以与导热掺加物共同降低结构内部膨胀及收缩所引起的应力。
本发明亦提供一种半导体组体,其中半导体装置(如芯片)接置于上述线路板的顶部路由层上。具体地说,半导体装置可重迭于热电导体的上方,并且电性耦接至顶部路由层。据此,半导体装置可电性连接至互连基座,且半导体装置所产生的热可通过顶部缓冲层中的导热掺加物自顶部路由层传导至热电导体,以进一步散逸出。
该组体可为第一级或第二级单晶或多晶装置。例如,该组体可为包含单一芯片或多枚芯片的第一级封装体。或者,该组体可为包含单一封装体或多个封装体的第二级模块,其中每一封装体可包含单一或多枚芯片。该半导体元件可为封装芯片或未封装芯片。此外,该半导体装置可为裸芯片,或是晶圆级封装晶粒等。
「覆盖」一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如,于一较佳实施例中,该顶部缓冲层覆盖互连基座及热电导体,而互连基座则侧向覆盖热电导体的外围侧壁,不论另一元件(如接合层)是否位于互连基座与热电导体之间。
「接置于」语意包含与单一或多个元件间的接触与非接触。例如,于一较佳实施例中,半导体装置可接置于热电导体顶侧上,不论半导体装置是否以凸块、顶部路由层及顶部缓冲层而与热电导体相隔。
「环绕」一词意指元件间的相对位置,无论元件之间是否有另一元件。例如,于一较佳实施例中,互连基座侧向环绕热电导体,并以接合层与热电导体相隔开。
「电性连接」、「电性耦接」的词意指直接或间接电性连接。例如,于一较佳实施例中,顶部路由层可通过互连基座,电性连接至底部路由层,但不与底部路由层接触。
通过此方法制备成的线路板为可靠度高、价格低廉、且非常适合大量制造生产。本发明的制作方法具有高度适用性,且以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外,本发明的制作方法不需昂贵工具即可实施。因此,相较于传统技术,此制作方法可大幅提升产量、良率、效能与成本效益。
在此所述的实施例为例示之用,其中该些实施例可能会简化或省略本技术领域已熟知的元件或步骤,以免模糊本发明的特点。同样地,为使图式清晰,图式亦可能省略重复或非必要的元件及元件符号。

Claims (8)

1.一种线路板,其特征在于,包括:
一互连基座,其具有一顶部电路层于其顶面、一底部电路层于其底面、以及自该顶面延伸至该底面的一穿口;
一热电导体,其设于该互连基座的该穿口中;
一接合层,其填入该热电导体外围侧壁与该穿口内侧壁之间的一间隙中;
一顶部缓冲层,其自该热电导体的一顶面侧向延伸至该互连基座的该顶面,其中该顶部缓冲层的弹性模数低于该热电导体的弹性模数至少100Gpa,且该顶部缓冲层的导热率低于该热电导体的导热率;
至少一导热掺加物,其分散于该顶部缓冲层中,其中该至少一导热掺加物的导热率高于该顶部缓冲层的该导热率;以及
一顶部路由层,其通过该顶部缓冲层与该热电导体电性隔离,并通过导电贯孔电性连接至该互连基座的该顶部电路层,且通过该至少一导热掺加物热性导通至该热电导体。
2.如权利要求1所述的该线路板,其特征在于,该至少一导热掺加物的热膨胀系数低于该顶部缓冲层的热膨胀系数。
3.如权利要求2所述的该线路板,其特征在于,该至少一导热掺加物的该热膨胀系数低于该顶部缓冲层的该热膨胀系数至少5ppm/℃。
4.如权利要求1至3中任一项所述的该线路板,其特征在于,该至少一导热掺加物的该导热率高于该顶部缓冲层的该导热率至少10W/mk。
5.如权利要求4所述的该线路板,其特征在于,更包括至少一加固掺加物分散于该顶部缓冲层中。
6.如权利要求1所述的该线路板,其特征在于,更包括:
一底部缓冲层,其自该热电导体的一底面侧向延伸至该顶部基座的该底面,其中该底部缓冲层的弹性模数低于该热电导体的弹性模数;以及
一底部路由层,其通过额外导电贯孔电性连接至该互连基座的该底部电路层。
7.如权利要求6所述的该线路板,其特征在于,该底部缓冲层的导热率低于该热电导体的该导热率,且该线路板更包括至少一额外导热掺加物分散于该底部缓冲层中,该至少一额外导热掺加物的导热率高于该底部缓冲层的该导热率。
8.如权利要求6或7所述的该线路板,其特征在于,该底部路由层更通过金属化贯孔连接至该热电导体。
CN202010935218.1A 2020-09-08 2020-09-08 具缓冲层及导热掺加物的线路板 Active CN114158178B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010935218.1A CN114158178B (zh) 2020-09-08 2020-09-08 具缓冲层及导热掺加物的线路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010935218.1A CN114158178B (zh) 2020-09-08 2020-09-08 具缓冲层及导热掺加物的线路板

Publications (2)

Publication Number Publication Date
CN114158178A CN114158178A (zh) 2022-03-08
CN114158178B true CN114158178B (zh) 2023-11-07

Family

ID=80460724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010935218.1A Active CN114158178B (zh) 2020-09-08 2020-09-08 具缓冲层及导热掺加物的线路板

Country Status (1)

Country Link
CN (1) CN114158178B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202002734A (zh) * 2018-06-19 2020-01-01 歐銳奇有限公司 金屬基高熱傳導基板的製造方法
CN110783300A (zh) * 2018-07-26 2020-02-11 钰桥半导体股份有限公司 具有调节件及防裂结构的导线架衬底及其覆晶组体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190090391A1 (en) * 2014-03-07 2019-03-21 Bridge Semiconductor Corp. Interconnect substrate having stress modulator and flip chip assembly thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202002734A (zh) * 2018-06-19 2020-01-01 歐銳奇有限公司 金屬基高熱傳導基板的製造方法
CN110783300A (zh) * 2018-07-26 2020-02-11 钰桥半导体股份有限公司 具有调节件及防裂结构的导线架衬底及其覆晶组体

Also Published As

Publication number Publication date
CN114158178A (zh) 2022-03-08

Similar Documents

Publication Publication Date Title
US10134711B2 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
KR100276054B1 (ko) 집적회로칩패키지
US7262444B2 (en) Power semiconductor packaging method and structure
US7936054B2 (en) Multi-chip package
US12125799B2 (en) Embedded die packaging with integrated ceramic substrate
US20040080041A1 (en) Semiconductor device with improved heatsink structure
JPH06314890A (ja) 高性能コンピュータ用の3次元パッケージおよび構造
US20170243803A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
KR100721489B1 (ko) 회로 장치 및 그 제조 방법
TWI657546B (zh) 設有電隔離件及基底板之線路板、其半導體組體及其製法
CN110783300B (zh) 具有调节件及防裂结构的导线架衬底及其覆晶组体
JP6719400B2 (ja) 半導体パッケージ
CN114158178B (zh) 具缓冲层及导热掺加物的线路板
TWI720497B (zh) 導熱線路板及其半導體組體
CN111885810B (zh) 导热线路板及其半导体组体
TWI745072B (zh) 具緩衝層及導熱摻物之線路板
CN112087859B (zh) 具有防渗基座及嵌入构件的线路板及其半导体组体
TW201933568A (zh) 中介層及電性元件併於基底板中之線路板製法
US20210289678A1 (en) Interconnect substrate having buffer material and crack stopper and semiconductor assembly using the same
KR20220139385A (ko) 일렉트로닉 모듈 및 일렉트로닉 모듈의 제조 방법
TWI845214B (zh) 具有供電及熱通過之雙重傳導通道的半導體組體
CN110223971A (zh) 具有散热特性的三维可堆叠式半导体组体
CN118866872A (zh) 电路位于双重介电层上的导线架基板及使用其的组体
JP2001267486A (ja) 半導体装置及び半導体モジュール
JPH08274225A (ja) 半導体部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant