[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN114038387A - Goa电路及显示面板 - Google Patents

Goa电路及显示面板 Download PDF

Info

Publication number
CN114038387A
CN114038387A CN202111484678.8A CN202111484678A CN114038387A CN 114038387 A CN114038387 A CN 114038387A CN 202111484678 A CN202111484678 A CN 202111484678A CN 114038387 A CN114038387 A CN 114038387A
Authority
CN
China
Prior art keywords
signal
nth
transistor
chamfering
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111484678.8A
Other languages
English (en)
Other versions
CN114038387B (zh
Inventor
万鹏
陈剑鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202111484678.8A priority Critical patent/CN114038387B/zh
Priority to EP21827378.7A priority patent/EP4447035A1/en
Priority to US17/622,388 priority patent/US12002397B2/en
Priority to JP2021577828A priority patent/JP7536807B2/ja
Priority to PCT/CN2021/137507 priority patent/WO2023102956A1/zh
Publication of CN114038387A publication Critical patent/CN114038387A/zh
Application granted granted Critical
Publication of CN114038387B publication Critical patent/CN114038387B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本申请公开一种GOA电路及显示面板。所述GOA电路包括多级级联的GOA单元。第N级GOA单元包括上拉控制模块、上拉模块、削角控制模块以及下拉模块。其中，所述削角控制模块接入削角控制信号和第一参考低电平信号，并电性连接于所述第N级扫描信号输出端，用于在所述削角控制信号和所述第一参考低电平信号的控制下，且在所述下拉模快下拉所述第一节点的电位和所述第N级扫描信号的电位之前先下拉所述第N级扫描信号的电位。本申请通过在第N级GOA单元中增设削角控制模块，对第N级扫描信号进行削角处理，使得输出的第N级扫描信号为削角波，从而改善显示面板的显示效果，降低生产成本。

Description

GOA电路及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种GOA电路及显示面板。
背景技术
阵列基板栅极驱动技术(Gate Driver on Array，简称GOA)，是将栅极驱动电路集成在显示面板的阵列基板上，以实现逐行扫描的驱动方式，从而可以省掉栅极驱动电路部分，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。
由于显示面板内存在RC delay(阻容延时)，随着扫描信号的传输损耗，显示面板不同位置处的扫描信号波形存在差异。显示面板的尺寸越大，扫描信号波形恶化越严重，易出现闪烁、充电率均匀性较差以及严重色偏等问题，从而影响显示面板的显示效果。
发明内容
本申请提供一种GOA电路及显示面板，以解决由于RC delay导致显示面板的不同位置处的扫描信号波形差异较大，进而影响显示面板显示效果的技术问题。
本申请提供一种GOA电路，其包括多级级联的GOA单元，第N级GOA单元包括：上拉控制模块、上拉模块、削角控制模块以及下拉模块；
所述上拉控制模块接入第N-m级扫描信号，并电性连接于第一节点，用于在所述第N-m级扫描信号的控制下将所述第N-m级扫描信号输出至所述第一节点，N和m均为大于0的整数，且N>m；
所述上拉模块接入时钟信号，并电性连接于所述第一节点和第N级扫描信号输出端，用于在所述第一节点的电位和所述时钟信号的控制下输出第N级扫描信号；
所述削角控制模块接入削角控制信号和第一参考低电平信号，并电性连接于所述第N级扫描信号输出端，用于在所述削角控制信号和所述第一参考低电平信号的控制下下拉所述第N级扫描信号的电位；
所述下拉模块接入第N+m级扫描信号和第二参考低电平信号，并电性连接于所述第一节点和所述第N级扫描信号输出端，用于在所述第N+m级扫描信号和所述第二参考低电平的控制下，且在所述削角控制模块下拉所述第N级扫描信号的电位之后下拉所述第一节点的电位和所述第N级扫描信号的电位。
本申请通过在第N级GOA单元中增设削角控制模块，对第N级扫描信号进行削角处理，使得输出的第N级扫描信号为削角波，从而降低第N级扫描信号G(N)的损耗程度。
可选的，在本申请一些实施例中，所述上拉控制模块包括第一晶体管，所述第一晶体管的栅极以及所述第一晶体管的源极和漏极中的一者均接入所述第N-m级扫描信号，所述第一晶体管的源极和漏极中的另一者电性连接于所述第一节点。
在本实施例中，上拉控制模块的电路结构简单，便于工艺制程的简化。在实际应用中，通过第N-m级扫描信号控制第一晶体管的导通和关闭即可控制第一节点的电位，时序简单。
可选的，在本申请一些实施例中，所述上拉模块包括第二晶体管，所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极和漏极中的一者接入所述时钟信号，所述第二晶体管的源极和漏极中的另一者电性连接于所述第N级扫描信号输出端。
在本实施例中，上拉模块的电路结构简单，便于工艺制程的简化。在实际应用中，通过控制第二晶体管的导通和关闭以及时钟信号的电位，即可输出第N级扫描信号，时序简单。
可选的，在本申请一些实施例中，所述削角控制模块包括第三晶体管，所述第三晶体管的栅极接入所述削角控制信号，所述第三晶体管的源极和漏极中的一者接入所述第一参考低电平信号，所述第三晶体管的源极和漏极中的另一者电性连接于所述第N级扫描信号输出端。
在本实施例中，上拉模块的电路结构简单，便于工艺制程的简化。在实际应用中，通过控制第三晶体管的导通和关闭，即可实现对第N级扫描信号的削角处理，时序简单。
可选的，在本申请一些实施例中，所述第N级扫描信号具有削角宽度和削角深度，所述削角宽度根据所述削角控制信号的占空比调整，所述削角深度根据所述第三晶体管的沟道长宽比调整。
在本实施例中，根据显示面板的规格需求，在制成GOA电路时，可根据第N级扫描信号所需的削角深度设计第三晶体管的沟道长宽比，并进行工艺制备。从而使得GOA电路输出的每一级扫描信号均具有相应的削角深度，不需要后续通过信号控制削角深度。
可选的，在本申请一些实施例中，所述第一参考低电平信号与所述第二参考低电平信号为同一信号。
在本实施例中，将第一参考低电平信号与第二参考低电平信号设置为同一信号可以减少GOA电路中的布线，降低生产成本。
可选的，在本申请一些实施例中，所述下拉模块包括第四晶体管和第五晶体管；
所述第四晶体管的栅极和所述第五晶体管的栅极均接入所述第N+m级扫描信号，所述第四晶体管的源极和漏极中的一者以及所述第五晶体管的源极和漏极中的一者均接入所述第二参考低电平信号，所述第四晶体管的源极和漏极中的另一者以及所述第五晶体管的源极和漏极中的另一者均电性连接于所述第一节点。
在本实施例中，通过设置第四晶体管以及第五晶体管，可在第N+m级扫描信号以及第二参考低电平信号的控制下，同时下拉第一节点的电位以及第N级扫描信号的电位。电路结构以及时序均较简单，便于工艺制程的简化。
可选的，在本申请一些实施例中，所述第N级扫描信号具有削角宽度和削角深度，所述削角宽度根据所述削角控制信号的占空比调整，所述削角深度根据所述第一参考低电平信号的电压幅值调整。
在本实施例中，通过调整削角控制信号的占空比以及第一参考低电平信号的电压幅值对第N级扫描信号进行调制，调整方式更加灵活。可以根据实际应用得到具有所需削角波形的第N级扫描信号，应用范围更加广泛。
可选的，在本申请一些实施例中，所述削角控制信号的占空比小于所述第N级扫描信号的占空比。
本方案设置削角控制信号的占空比小于第N级扫描信号的占空比，仅对第N级扫描信号的接近下降沿处的高电位进行削角，在减小信号差异的同时，可以保留第N级扫描信号的高电位，避免影响显示面板的充电效率。
可选的，在本申请一些实施例中，所述第N级扫描信号的电位被所述削角控制模块下拉至小于或等于所述第二参考低电平的电位。
相应的，本申请还提供一种显示面板，所述显示面板包括显示区域以及集成设置在所述显示区域边缘上的GOA电路，所述GOA电路为上述任一项所述的GOA电路。
本申请提供一种GOA电路及显示面板。所述GOA电路包括多级级联的GOA单元。第N级GOA单元包括上拉控制模块、上拉模块、削角控制模块以及下拉模块。其中，所述削角控制模块接入削角控制信号和第一参考低电平信号，并电性连接于所述第N级扫描信号输出端，用于在所述削角控制信号和所述第一参考低电平信号的控制下，且在所述下拉模快下拉所述第一节点的电位和所述第N级扫描信号的电位之前下拉所述第N级扫描信号的电位。本申请通过在第N级GOA单元中增设削角控制模块，在下拉模快下拉第一节点的电位之前对第N级扫描信号进行下拉，从而对第N级扫描信号进行削角处理，使得输出的第N级扫描信号为削角波，从而降低第N级扫描信号G(N)的损耗程度，改善显示面板的显示效果，降低生产成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。
图1是本申请提供的第N级GOA单元的结构示意图；
图2是本申请提供的不同波形的第N级扫描信号的传输损耗示意图；
图3是本申请提供的第N级GOA单元的电路示意图；
图4是本申请提供的第N级GOA单元的信号时序图；
图5是本申请提供的第N级扫描信号的第一削角理论示意图；
图6是本申请提供的第N级扫描信号的第二削角理论示意图；
图7是本申请提供的第N级扫描信号的第一种波形的产生示意图；
图8是本申请提供的第N级扫描信号的第二种波形的产生示意图；
图9是本申请提供的第N级扫描信号的第三种波形的产生示意图；
图10是本申请提供的显示面板的一种结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获取的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”和“第二”等的特征可以明示或者隐含地包括一个或者更多个所述特征，因此不能理解为对本申请的限制。
本申请提供一种GOA电路及显示面板，以下进行详细说明。需要说明的是，以下实施例的描述顺序不作为对本申请实施例优选顺序的限定。
请参阅图1，图1是本申请提供的第N级GOA单元的结构示意图。本申请提供一种GOA电路。GOA电路包括多级级联的GOA单元。第N级GOA单元100包括上拉控制模块101、上拉模块102、削角控制模块103以及下拉模块104。
其中，上拉控制模块101接入第N-m级扫描信号G(N-m)，并电性连接于第一节点Q(N)。上拉控制模块101用于在第N-m级扫描信号G(N-m)的控制下将第N-m级扫描信号G(N-m)输出至第一节点Q(N)。
其中，上拉模块102接入时钟信号，并电性连接于第一节点Q(N)和第N级扫描信号输出端P。上拉模块102用于在第一节点Q(N)的电位和时钟信号的控制下输出第N级扫描信号G(N)。
需要说明的是，时钟信号可以是本级时钟信号CK或者互补时钟信号XCK。本级时钟信号CK和互补时钟信号XCK保持反相。当本级时钟信号CK(N)的电位为高时，互补时钟信号XCK的电位为低。当本级时钟信号CK(N)的电位为低时，互补时钟信号XCK的电位为高。比如，在GOA电路中，当N为奇数时，第N级GOA单元接入本级时钟信号CK。当N为偶数时，第N级GOA单元接入互补时钟信号XCK。当然，本申请并不限于此。在本申请其它实施例中，GOA电路也可以仅使用一个时钟信号。
其中，削角控制模块103接入削角控制信号CT和第一参考低电平信号VGG，并电性连接于第N级扫描信号输出端P。削角控制模块103用于在削角控制信号CT和第一参考低电平信号VGG的控制下下拉第N级扫描信号G(N)的电位。
其中，下拉模块104接入第N+m级扫描信号G(N+m)和第二参考低电平信号VSS，并电性连接于第一节点Q(N)和第N级扫描信号输出端P。下拉模块104用于在第N+m级扫描信号G(N+m)和第二参考低电平VSS的控制下，且在削角控制模块103下拉第N级扫描信号G(N)的电位之后下拉第一节点Q(N)的电位和第N级扫描信号G(N)的电位。
在本申请中，N和m均为大于0的整数。N的数值可以根据显示面板的驱动架构以及扫描线的数量确定。m的数值可以根据GOA电路中各GOA单元之间的级联关系确定。比如，m可以是1、3、4等。
需要说明的是，在GOA电路中，对于前m级GOA单元而言，N≤m，则第N-m级扫描信号G(N-m)不存在。因此，在前m级GOA单元中，可设置起始信号替代扫描信号G(N-m)，以驱动上拉控制模块101工作。
在本申请提供的GOA电路中，通过在第N级GOA单元100中增设削角控制模块103，在下拉模快104下拉第一节点Q(N)的电位之前对第N级扫描信号G(N)进行下拉，从而对第N级扫描信号G(N)进行削角处理，使得输出的第N级扫描信号G(N)为削角波。从而降低第N级扫描信号G(N)的损耗程度，改善显示面板的显示效果。此外，相较于现有技术在Power IC(电源管理芯片)上通过电阻分压实现削角的方式，本申请设置削角控制模块103的方式极大地降低了显示面板的生产成本，提高了生产效益。
在本申请中，第N级扫描信号G(N)的电位被削角控制模块103下拉至小于或等于第二参考低电平VSS的电位。
具体的，通常削角控制模块103将第N级扫描信号G(N)下拉至大于第二参考低电平信号VSS的电位。然后，下拉模块104再将其继续下拉至第二参考低电平信号VSS的电位。当然，可以理解的是，削角控制模块103也可以将第N级扫描信号G(N)直接下拉至第二参考低电平信号VSS的电位。然后，下拉模块104将第N级扫描信号G(N)的电位维持在第二参考低电平信号VSS的电位即可。具体可根据削角控制模块103的削角过程决定，以下实施例将进行具体介绍，在此不再赘述。
具体的，请参阅图2，图2是本申请提供的不同波形的第N级扫描信号的传输损耗示意图。结合图1和图2所示，可以理解的是，显示面板通常采用双侧GOA驱动。第N级GOA单元100输出的第N级扫描信号G(N)需要从显示面板的边缘位置传输至中心位置。当第N级扫描信号G(N)为正常波形时，在传输的过程中，由于RC delay造成的信号损耗，第N级扫描信号G(N)的波形发生变化，影响充电效率。而当第N级扫描信号G(N)为削角波形时，削角后的第N级扫描信号G(N)经传输损耗后也为削角波形。因此，损耗前的第N级扫描信号G(N)与损耗后的第N级扫描信号G(N)的波形相差较小，从而减小第N级扫描信号G(N)在显示面板不同位置处的差异。
请参阅图3，图3是本申请提供的第N级GOA单元的电路示意图。在本申请中，上拉控制模块101包括第一晶体管T1。第一晶体管T1的栅极以及第一晶体管T1的源极和漏极中的一者均接入第N-m级扫描信号G(N-m)。第一晶体管T1的源极和漏极中的另一者电性连接于第一节点Q(N)。当然，可以理解的是，上拉控制模块101也可以包括多个串联的晶体管，或者多个交替工作的晶体管。
在本申请中，上拉模块102包括第二晶体管T2。第二晶体管T2的栅极电性连接于第一节点Q(N)。第二晶体管T2的源极和漏极中的一者接入时钟信号，比如本级时钟信号CK1或者互补时钟信号CK2。第二晶体管T2的源极和漏极中的另一者电性连接于第N级扫描信号输出端P。当然，可以理解的是，上拉模块102也可以包括多个串联的晶体管。
在本申请中，削角控制模块103包括第三晶体管T3。第三晶体管T3的栅极接入削角控制信号CT。第三晶体管T3的源极和漏极中的一者接入第一参考低电平信号VGG。第三晶体管T3的源极和漏极中的另一者电性连接于第N级扫描信号输出端P。
在本申请中，下拉模块104包括第四晶体管T4和第五晶体管T5。第四晶体管T4的栅极和第五晶体管T5的栅极均接入第N+m级扫描信号G(N+m)。第四晶体管T4的源极和漏极中的一者以及第五晶体管T5的源极和漏极中的一者均接入第二参考低电平信号VSS。第四晶体管T4的源极和漏极中的另一者以及第五晶体管T5的源极和漏极中的另一者均电性连接于第一节点Q(N)。
本申请中所采用的晶体管可以包括P型晶体管和/或N型晶体管两种。其中，P型晶体管在栅极为低电平时导通，在栅极为高电平时截止。N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。此外，本申请中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。需要说明的是，本申请以下实施例中的晶体管均以N型晶体管为例进行说明，但不能理解为对本申请的限制。
具体的，请参阅图4，图4是本申请提供的第N级GOA单元的电路示意图。结合图3和图4所示，第N级GOA单元100包括以下工作过程：
首先，当第N-m级扫描信号G(N-m)升为高电位时，第一晶体管T1打开。第一节点Q(N)的电位被拉高至第N-m级扫描信号G(N-m)的电位。由于第一节点Q(N)的电位被拉高，第二晶体管T2打开。本级时钟信号CK由低电位升为高电位，从而通过第二晶体管T2在第N级扫描信号输出端P输出第N级扫描信号G(N)。
然后，在第N级扫描信号G(N)的输出过程中，削角控制信号CT由低电位升为高电位。第三晶体管T3打开。第N级扫描信号输出端P与第一参考低电平信号VGG连通。从而对第N级扫描信号G(N)进行下拉，改变第N级扫描信号G(N)的波形，使得第N级扫描信号G(N)成为削角波。
接着，第N+m级扫描信号G(N+m)由低电位升为高电位，第五晶体管T5和第四晶体管T4均打开。第一节点Q(N)以及第N级扫描信号输出端P均与第二参考低电平信号VSS连通。即，将第一节点Q(N)的电位以及将第N级扫描信号G(N)的电位均拉低至第二参考低电平VSS的电位。
进一步的，第N+1级扫描信号G(N+1)的输出以及削角过程如上所述，循环往复以输出多级扫描信号。
可以理解的是，本申请通过在第N级GOA单元100中增设削角控制模块103，使得在下拉模块104对第N级扫描信号G(N)进行下拉前，先一步下拉第N级扫描信号G(N)，从而实现两段式下拉，以达到对输出的第N级扫描信号G(N)的波形削角的目的。
请同时参阅图3、图5和图6。图5是本申请提供的第N级扫描信号的第一削角理论示意图。图6是本申请提供的第N级扫描信号的第二削角理论示意图。
其中，第N级扫描信号G(N)具有削角宽度和削角深度。如图5所示，削角宽度根据削角控制信号CT的占空比调整。占空比是指在一个脉冲循环内，通电时间相对于总时间所占的比例。可以理解的是，当第三晶体管T3打开，在第一参考低电平信号VGG的作用下，第N级扫描信号G(N)被下拉。当第三晶体管T3关闭，下拉动作停止。也即，第N级扫描信号G(N)的削角过程即为第N级扫描信号G(N)的下拉过程。因此，在削角过程中，第N级扫描信号G(N)被下拉的持续时长即为第N级扫描信号G(N)的削角宽度。
比如，当削角控制信号CT的高电平的持续时长为a1时，第N级扫描信号G(N)的削角宽度为a1。当削角控制信号CT的高电平的持续时长为a2时，第N级扫描信号G(N)的削角宽度为a2。可知，削角控制信号CT的占空比越大，第N级扫描信号G(N)的削角宽度越大。因此，可通过削角控制信号CT的占空比调整第N级扫描信号G(N)的削角宽度。
结合图3和图6所示，第N级扫描信号G(N)的削角深度可根据第一参考低电平信号VGG的电压幅值或者第三晶体管T3的沟道长宽比调整。由上述分析可知，第N级扫描信号G(N)的削角过程即为第N级扫描信号G(N)的下拉过程。在第N级扫描信号G(N)被削角的期间，第N级扫描信号G(N)的电平高度由初始的高电平被拉低至一中间电平或者被下拉至低电平处。因此，在在削角过程中，第N级扫描信号G(N)的电平变化量即为第N级扫描信号G(N)的削角深度。
具体的，当削角控制信号CT的占空比相同时，第N级扫描信号G(N)的削角宽度相同。此时，第一参考低电平信号VGG的电压幅值越大，第N级扫描信号G(N)的削角深度越大。第三晶体管T3的沟道长宽比越大，第N级扫描信号G(N)的削角深度越大。可以理解的是，当第一参考低电平信号VGG的电压幅值较小，和/或第三晶体管T3的沟道长宽比较小时，第N级扫描信号G(N)的下拉速度较慢。此时，第N级扫描信号G(N)的削角深度较小，为b1。同样的，当第一参考低电平信号VGG的电压幅值较大，和/或第三晶体管T3的沟道长宽比较大时，第N级扫描信号G(N)的下拉速度较快，在同样的下拉时间内，下拉幅度较大。此时，第N级扫描信号G(N)的削角深度较大，为b2。
在本申请中，第N级扫描信号G(N)的削角方式可以为多种。第N级扫描信号G(N)的波形可根据削角控制信号CT、第三晶体管T3的沟道长宽比和/或第一参考低电平信号VGG的电压幅值进行调制。
具体的，请参阅图7，图7是本申请提供的第N级扫描信号的第一种波形的产生示意图。本实施例中，削角控制信号CT的占空比较大，第N级扫描信号G(N)的削角宽度为a3。同时，第三晶体管T3的沟道长宽比较大，和/或第一参考低电平信号VGG的电压幅值较大，下拉速度快。因此，在下拉过程中，第N级扫描信号G(N)从高电平处直接被下拉至低电平处。此低电平可以与第二参考低电平信号VSS的电位相等。
请参阅图8，图8是本申请提供的第N级扫描信号的第二种波形的产生示意图。相较于图7，本实施例中，削角控制信号CT的占空比居中，第N级扫描信号G(N)的削角宽度为a4，a4<a3。同时，第三晶体管T3的沟道长宽比和/或第一参考低电平信号VGG的电压幅值被调整至一个合适的范围，使得在下拉过程中，第N级扫描信号G(N)从高电平处被下拉至一中间电平处，未被下拉至低电平处。此中间电平小于第二参考低电平信号VSS的电位。
请参阅图9，图9是本申请提供的第N级扫描信号的第三种波形的产生示意图。相较于图7和图8，本实施例中，削角控制信号CT的占空比较小，第N级扫描信号G(N)的削角宽度为a5，a5<a4<a3。同时，第三晶体管T3的沟道长宽比较大，和/或第一参考低电平信号VGG的电压幅值较大，下拉速度极快。下拉过程非常短。因此，相较于图8，虽然下拉时间更短，第N级扫描信号G(N)的电压幅值也能被下拉一定的幅度，且未被下拉至第二参考低电平信号VSS的电位。
图7-图9所示的第N级扫描信号G(N)的波形仅为说明本申请的方案，不能理解为对本申请的限定。根据实际需求，可通过调整削角控制信号CT、第三晶体管T3的沟道长宽比和/或第一参考低电平信号VGG的电压幅值，得到具有所需削角波形的第N级扫描信号G(N)。
在本申请一些实施例中，第一参考低电平信号VGG与第二参考低电平信号VSS为同一信号。从而减少GOA电路中的布线，减少生产成本。此时，第一参考低电平信号VGG的电压幅值固定。因此，可仅通过调整第三晶体管T3的沟道长宽比调整第N级扫描信号G(N)的削角深度。
在本申请一些实施例中，削角控制信号CT的占空比小于第N级扫描信号G(N)的占空比。可以理解的是，由于RC delay造成的传输损耗，第N级扫描信号G(N)的波形恶化主要体现在下降沿。因此，本申请设置削角控制信号CT的占空比小于第N级扫描信号G(N)的占空比，仅对第N级扫描信号G(N)的接近下降沿处的高电位进行削角，在减小信号差异的同时，可以保留第N级扫描信号G(N)的高电位，避免影响显示面板的充电效率。
需要说明的是，在本申请提供的GOA电路中，第N级GOA单元100仅包括上拉控制模块101、上拉模块102、削角控制模块103以及下拉模块104，但并不能理解为对本申请的限定。比如，在本申请其它实施例中，第N级GOA单元100还可以包括重置模块、下拉维持模块等，此为本领域技术人员熟知的技术，在此不再赘述。也即，本申请提供的第N级GOA单元100中的削角控制模块103可以应用到多种类型的GOA电路中。
相应的，本申请还提供一种显示面板。显示面板包括GOA电路。GOA电路用于提供显示面板显示画面所需的扫描信号。GOA电路为上述任一实施例所述GOA电路，具体可参阅上述内容。
请参阅图10，图10是本申请提供的显示面板的一种结构示意图。显示面板1000包括显示区域AA以及集成设置在显示区域AA边缘上的GOA电路200。GOA电路200包括多级级联的GOA单元。其中，GOA电路200设置在显示面板1000的两侧。
在本申请提供的显示面板1000中，第N级GOA单元包括上拉控制模块、上拉模块、削角控制模块以及下拉模块。本申请通过在第N级GOA单元100中增设削角控制模块，对第N级扫描信号进行削角处理，使得输出的第N级扫描信号为削角波，从而降低第N级扫描信号的损耗程度，改善显示面板的显示效果。
需要说明的是，本申请提供的显示面板1000以GOA电路200设置在显示区域AA两侧的双侧驱动方式为例进行介绍，但不能理解为对本申请的限制。在一些实施例中，也可根据显示面板1000的实际需求采用单侧驱动或其他驱动方式，本申请对此作具体限定。
以上对本申请提供的GOA电路及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (11)

1.一种GOA电路，其特征在于，包括多级级联的GOA单元，第N级GOA单元包括：上拉控制模块、上拉模块、削角控制模块以及下拉模块；
所述上拉控制模块接入第N-m级扫描信号，并电性连接于第一节点，用于在所述第N-m级扫描信号的控制下将所述第N-m级扫描信号输出至所述第一节点，N和m均为大于0的整数，且N>m；
所述上拉模块接入时钟信号，并电性连接于所述第一节点和第N级扫描信号输出端，用于在所述第一节点的电位和所述时钟信号的控制下输出第N级扫描信号；
所述削角控制模块接入削角控制信号和第一参考低电平信号，并电性连接于所述第N级扫描信号输出端，用于在所述削角控制信号和所述第一参考低电平信号的控制下下拉所述第N级扫描信号的电位；
所述下拉模块接入第N+m级扫描信号和第二参考低电平信号，并电性连接于所述第一节点和所述第N级扫描信号输出端，用于在所述第N+m级扫描信号和所述第二参考低电平的控制下，且在所述削角控制模块下拉所述第N级扫描信号的电位之后下拉所述第一节点的电位和所述第N级扫描信号的电位。
2.根据权利要求1所述的GOA电路，其特征在于，所述上拉控制模块包括第一晶体管，所述第一晶体管的栅极以及所述第一晶体管的源极和漏极中的一者均接入所述第N-m级扫描信号，所述第一晶体管的源极和漏极中的另一者电性连接于所述第一节点。
3.根据权利要求1所述的GOA电路，其特征在于，所述上拉模块包括第二晶体管，所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极和漏极中的一者接入所述时钟信号，所述第二晶体管的源极和漏极中的另一者电性连接于所述第N级扫描信号输出端。
4.根据权利要求1所述的GOA电路，其特征在于，所述削角控制模块包括第三晶体管，所述第三晶体管的栅极接入所述削角控制信号，所述第三晶体管的源极和漏极中的一者接入所述第一参考低电平信号，所述第三晶体管的源极和漏极中的另一者电性连接于所述第N级扫描信号输出端。
5.根据权利要求4所述的GOA电路，其特征在于，所述第N级扫描信号具有削角宽度和削角深度，所述削角宽度根据所述削角控制信号的占空比调整，所述削角深度根据所述第三晶体管的沟道长宽比调整。
6.根据权利要求5所述的GOA电路，其特征在于，所述第一参考低电平信号与所述第二参考低电平信号为同一信号。
7.根据权利要求1所述的GOA电路，其特征在于，所述下拉模块包括第四晶体管和第五晶体管；
所述第四晶体管的栅极和所述第五晶体管的栅极均接入所述第N+m级扫描信号，所述第四晶体管的源极和漏极中的一者以及所述第五晶体管的源极和漏极中的一者均接入所述第二参考低电平信号，所述第四晶体管的源极和漏极中的另一者以及所述第五晶体管的源极和漏极中的另一者均电性连接于所述第一节点。
8.根据权利要求1所述的GOA电路，其特征在于，所述第N级扫描信号具有削角宽度和削角深度，所述削角宽度根据所述削角控制信号的占空比调整，所述削角深度根据所述第一参考低电平信号的电压幅值调整。
9.根据权利要求1-8任一项所述的GOA电路，其特征在于，所述削角控制信号的占空比小于所述第N级扫描信号的占空比。
10.根据权利要求1所述的GOA电路，其特征在于，所述第N级扫描信号的电位被所述削角控制模块下拉至小于或等于所述第二参考低电平的电位。
11.一种显示面板，其特征在于，所述显示面板包括显示区域以及集成设置在所述显示区域边缘上的GOA电路，所述GOA电路为权利要求1-10任一项所述的GOA电路。
CN202111484678.8A 2021-12-07 2021-12-07 Goa电路及显示面板 Active CN114038387B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202111484678.8A CN114038387B (zh) 2021-12-07 2021-12-07 Goa电路及显示面板
EP21827378.7A EP4447035A1 (en) 2021-12-07 2021-12-13 Goa circuit and display panel
US17/622,388 US12002397B2 (en) 2021-12-07 2021-12-13 GOA circuit and display panel
JP2021577828A JP7536807B2 (ja) 2021-12-07 2021-12-13 Ｇｏａ回路及び表示パネル
PCT/CN2021/137507 WO2023102956A1 (zh) 2021-12-07 2021-12-13 Goa 电路及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111484678.8A CN114038387B (zh) 2021-12-07 2021-12-07 Goa电路及显示面板

Publications (2)

Publication Number Publication Date
CN114038387A true CN114038387A (zh) 2022-02-11
CN114038387B CN114038387B (zh) 2023-08-01

Family

ID=80146290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111484678.8A Active CN114038387B (zh) 2021-12-07 2021-12-07 Goa电路及显示面板

Country Status (5)

Country Link
US (1) US12002397B2 (zh)
EP (1) EP4447035A1 (zh)
JP (1) JP7536807B2 (zh)
CN (1) CN114038387B (zh)
WO (1) WO2023102956A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632563A (zh) * 2016-01-05 2016-06-01 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
US20160275887A1 (en) * 2014-04-24 2016-09-22 Shenzhen China Star Optoelectronics Co., Ltd. Gate driver on array (goa) circuit and lcd device using the same
CN106057116A (zh) * 2016-06-20 2016-10-26 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN107492362A (zh) * 2017-09-27 2017-12-19 深圳市华星光电技术有限公司 一种栅极驱动电路及液晶显示器
CN107731180A (zh) * 2017-09-12 2018-02-23 昆山龙腾光电有限公司 栅极驱动电路
CN111754925A (zh) * 2020-07-13 2020-10-09 武汉华星光电技术有限公司 Goa电路以及显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102129845B (zh) 2010-01-14 2012-12-26 群康科技(深圳)有限公司 液晶面板驱动电路和液晶显示装置
WO2014054518A1 (ja) 2012-10-05 2014-04-10 シャープ株式会社 シフトレジスタ
CN102968969B (zh) * 2012-10-31 2014-07-09 北京大学深圳研究生院 栅极驱动单元电路及其栅极驱动电路和显示装置
TWI475550B (zh) * 2013-02-01 2015-03-01 Chunghwa Picture Tubes Ltd 產生削角訊號的掃描電路、液晶面板及產生削角訊號的方法
CN104078019B (zh) 2014-07-17 2016-03-09 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
US9514695B2 (en) 2014-10-31 2016-12-06 Shenzhen China Star Optoelectronics Technology Co., Ltd. Gate driver on array circuit and liquid crystal display device
US9390674B2 (en) 2014-11-03 2016-07-12 Shenzhen China Star Optoelectronics Technology Co., Ltd GOA circuit based on LTPS semiconductor TFT
CN104376824A (zh) 2014-11-13 2015-02-25 深圳市华星光电技术有限公司 用于液晶显示的goa电路及液晶显示装置
US9858880B2 (en) 2015-06-01 2018-01-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. GOA circuit based on oxide semiconductor thin film transistor
CN205092045U (zh) * 2015-11-09 2016-03-16 重庆京东方光电科技有限公司 显示驱动电路、显示装置
CN105206248B (zh) 2015-11-09 2019-07-05 重庆京东方光电科技有限公司 显示驱动电路、显示装置和显示驱动方法
CN106128409B (zh) 2016-09-21 2018-11-27 深圳市华星光电技术有限公司 扫描驱动电路及显示装置
CN106486078B (zh) 2016-12-30 2019-05-03 深圳市华星光电技术有限公司 一种扫描驱动电路、驱动电路及显示装置
CN208433206U (zh) * 2018-07-27 2019-01-25 昆山龙腾光电有限公司 栅极驱动电路以及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160275887A1 (en) * 2014-04-24 2016-09-22 Shenzhen China Star Optoelectronics Co., Ltd. Gate driver on array (goa) circuit and lcd device using the same
CN105632563A (zh) * 2016-01-05 2016-06-01 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN106057116A (zh) * 2016-06-20 2016-10-26 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN107731180A (zh) * 2017-09-12 2018-02-23 昆山龙腾光电有限公司 栅极驱动电路
CN107492362A (zh) * 2017-09-27 2017-12-19 深圳市华星光电技术有限公司 一种栅极驱动电路及液晶显示器
CN111754925A (zh) * 2020-07-13 2020-10-09 武汉华星光电技术有限公司 Goa电路以及显示面板

Also Published As

Publication number Publication date
CN114038387B (zh) 2023-08-01
US20240038115A1 (en) 2024-02-01
JP7536807B2 (ja) 2024-08-20
WO2023102956A1 (zh) 2023-06-15
EP4447035A1 (en) 2024-10-16
JP2024502217A (ja) 2024-01-18
US12002397B2 (en) 2024-06-04

Similar Documents

Publication Publication Date Title
JP7001805B2 (ja) シフトレジスタ及びその駆動方法、ゲート駆動回路と表示装置
US10657879B1 (en) Gate driving circuit, method for driving the same, and display apparatus
CN108766340B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105427825B (zh) 一种移位寄存器、其驱动方法及栅极驱动电路
US10796654B2 (en) Switching circuit, control circuit, display device, gate driving circuit and method
CN109493783B (zh) Goa电路及显示面板
EP3367376A1 (en) Shift register unit, gate drive device, display device, and control method
CN107516505B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示面板
CN112216249A (zh) 栅极驱动电路及显示装置
CN112102768B (zh) Goa电路及显示面板
EP3758002B1 (en) Shift register, gate driver on array circuit and display device
CN111583882A (zh) 阵列基板以及显示面板
CN106991958B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN104966503A (zh) 一种栅极驱动电路及其驱动方法、电平移位器
CN106128378B (zh) 移位寄存单元、移位寄存器及显示面板
US20210272506A1 (en) Shift register and driving method thereof, gate driving circuit and display device
CN109979407B (zh) 一种goa电路、tft基板及显示装置
CN111986609A (zh) 栅极驱动电路及显示装置
CN106683617A (zh) 移位寄存器单元、阵列基板和显示装置
KR20180118222A (ko) 시프트 레지스터 회로, ｇｏａ 회로, 및 디스플레이 장치와 그 구동 방법
CN107564450B (zh) 栅极驱动电路和显示装置
US11227525B2 (en) Shift register unit and method for driving the same, gate driving circuit and method for driving the same, and display apparatus
CN114038387A (zh) Goa电路及显示面板
US11776446B1 (en) Display panel
CN115938324A (zh) Goa电路及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant