CN114023771A - 显示基板及显示装置 - Google Patents

Abstract

一种显示基板，包括：衬底基板、多个子像素、多条数据线、多条第一数据扇出线、多条第二数据扇出线以及多条扇出补偿线。衬底基板包括显示区域和至少部分围绕显示区域的边框区域。边框区域包括：位于显示区域一侧的信号接入区域、以及位于显示区域和信号接入区域之间的扇出区域。扇出区域至少被划分为第一区域、第二区域和第三区域，第二区域在第一方向上位于第一区域和第三区域之间。多条第一数据扇出线位于扇出区域的第一区域和第三区域。多条第二数据扇出线位于扇出区域的第二区域。多条扇出补偿线位于扇出区域的第一区域和第三区域。至少一条扇出补偿线与至少一条第一数据扇出线并联连接。

Description

显示基板及显示装置

技术领域

本文涉及但不限于显示技术领域，尤指一种显示基板及显示装置。

背景技术

随着显示技术的不断发展，显示产品的种类越来越多，例如，液晶显示器(LCD，Liquid Crystal Display)、有机发光二极管(OLED，Organic Light-Emitting Diode)显示器、等离子体显示面板(PDP，Plasma Display Panel)、场发射显示器(FED，Field EmissionDisplay)等。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开实施例提供了一种显示基板及显示装置。

一方面，本公开实施例提供一种显示基板，包括：衬底基板、多个子像素、多条数据线、多条第一数据扇出线、多条第二数据扇出线以及多条扇出补偿线。衬底基板包括显示区域和至少部分围绕所述显示区域的边框区域。所述边框区域包括：位于所述显示区域一侧的信号接入区域、以及位于所述显示区域和所述信号接入区域之间的扇出区域。所述扇出区域包括：第一区域、第二区域和第三区域，所述第二区域在第一方向上位于所述第一区域和第三区域之间。多个子像素和多条数据线位于所述显示区域，所述多条数据线沿第二方向延伸，并与所述多个子像素电连接，所述多条数据线被配置为向所述多个子像素提供数据信号。所述第二方向与所述第一方向交叉。多条第一数据扇出线位于所述扇出区域的所述第一区域和第三区域。多条第二数据扇出线位于所述扇出区域的第二区域。所述多条第一数据扇出线和多条第二数据扇出线被配置为连接所述多条数据线。多条扇出补偿线位于所述扇出区域的所述第一区域和第三区域。所述多条扇出补偿线中的至少一条扇出补偿线与所述多条第一数据扇出线中的至少一条第一数据扇出线并联连接。

在一些示例性实施方式中，与所述扇出补偿线并联连接后的所述第一数据扇出线的电阻值与所述第二数据扇出线的电阻值之间的差异小于或等于3千欧。

在一些示例性实施方式中，所述扇出补偿线在所述衬底基板的正投影与所并联连接的第一数据扇出线在所述衬底基板的正投影至少部分交叠。

在一些示例性实施方式中，所述扇出补偿线位于所述第一数据扇出线远离所述衬底基板的一侧。

在一些示例性实施方式中，所述扇出补偿线通过多个连接电极与所述第一数据扇出线并联连接，所述连接电极位于所述扇出补偿线和所述第一数据扇出线远离所述衬底基板的一侧。

在一些示例性实施方式中，在所述第一区域或第三区域，邻近所述第二区域的扇出补偿线的长度大于远离所述第二区域的扇出补偿线的长度。

在一些示例性实施方式中，所述多条第二数据扇出线被分为两组，第一组的多条第二数据扇出线和第二组的多条第二数据扇出线为异层结构，第一组的多条第二数据扇出线和第二组的多条第二数据扇出线在所述衬底基板的正投影没有交叠，且第一组的多条第二数据扇出线和第二组的多条第二数据扇出线间隔排布。

在一些示例性实施方式中，所述多条第一数据扇出线被分为两组，第一组的多条第一数据扇出线和第二组的多条第一数据扇出线为异层结构，第一组的多条第一数据扇出线和第二组的多条第一数据扇出线在所述衬底基板的正投影没有交叠，且第一组的多条第一数据扇出线和第二组的多条第一数据扇出线间隔排布。

在一些示例性实施方式中，所述显示区域至少包括：设置在所述衬底基板上的驱动结构层、设置在所述驱动结构层上的发光元件；所述发光元件与所述驱动结构层电连接。所述驱动结构层包括：依次设置在所述衬底基板上的第一半导体层、第一栅金属层、第二栅金属层、第二半导体层、第三栅金属层以及源漏金属层。所述多条第一数据扇出线中的至少一条第一数据扇出线与所述第一栅金属层或第二栅金属层为同层结构，所述多条第二数据扇出线中的至少一条第二数据扇出线与所述第一栅金属层或第二栅金属层为同层结构，所述多条扇出补偿线中的至少一条扇出补偿线与所述第三栅金属层为同层结构。

在一些示例性实施方式中，连接所述扇出补偿线和第一数据扇出线的连接电极与所述源漏金属层为同层结构。

另一方面，本公开实施例提供一种显示装置，包括如上所述的显示基板。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。

图1为本公开至少一实施例提供的显示基板的示意图；

图2为本公开至少一实施例提供的显示基板的第一边框区域的示意图；

图3A为本公开至少一实施例的第一扇出区域的示意图；

图3B为本公开至少一实施例的第一扇出区域的走线示意图；

图4为图3A中区域S1的局部放大示意图；

图5为图3A中区域S2的局部放大示意图；

图6为本公开至少一实施例的多条扇出补偿线的排布示意图；

图7为图4中沿B-B’方向的局部剖面示意图；

图8为图4中沿Q-Q’方向的局部剖面示意图；

图9为图4中沿R-R’方向的局部剖面示意图；

图10为图5中沿P-P’方向的局部剖面示意图；

图11为图2中沿A-A’方向的局部剖面示意图；

图12为一种显示基板的数据扇出线进行电阻补偿前后的电阻分布曲线示意图；

图13为本公开至少一实施例的显示基板的数据扇出线进行电阻补偿前后的电阻分布曲线示意图；

图14为本公开至少一实施例提供的显示基板的第一边框区域的另一示意图；

图15为本公开至少一实施例的显示装置的示意图。

具体实施方式

下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为一种或多种形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。

本公开中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个或两个以上的数量。

在本公开中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。

在本公开中，晶体管是指至少包括栅电极(栅极或栅电极端子)、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏极)与源电极(源电极端子、源区域或源极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。在本公开中，沟道区域是指电流主要流过的区域。

在本公开中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本公开中，“源电极”和“漏电极”可以互相调换。另外，栅电极还可以称为控制极。

在本公开中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有一种或多种功能的元件等。

在本公开中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，可以包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，可以包括85°以上且95°以下的角度的状态。

在本公开中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。

本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。

本公开至少一实施例提供一种显示基板，包括：衬底基板、多个子像素、多条数据线、多条第一数据扇出线、多条第二数据扇出线以及多条扇出补偿线。衬底基板包括显示区域和至少部分围绕显示区域的边框区域。边框区域包括：位于显示区域一侧的信号接入区域、以及位于显示区域和信号接入区域之间的扇出区域。扇出区域至少被划分为第一区域、第二区域和第三区域，第二区域在第一方向上位于第一区域和第三区域之间。多个子像素和多条数据线位于显示区域。多条数据线沿第二方向延伸，并与多个子像素电连接。多条数据线被配置为向多个子像素提供数据信号。多条第一数据扇出线位于扇出区域的第一区域和第三区域，多条第二数据扇出线位于扇出区域的第二区域。多条第一数据扇出线和多条第二数据扇出线被配置为连接多条数据线。多条扇出补偿线位于扇出区域的第一区域和第三区域。多条扇出补偿线中的至少一条扇出补偿线与多条第一数据扇出线中的至少一条第一数据扇出线并联连接。第二方向与第一方向交叉。例如，第二方向垂直于第一方向。然而，本实施例对此并不限定。

本实施例提供的显示基板，利用扇出补偿线减小位于扇出区域的第一区域和第三区域的第一数据扇出线的电阻值，从而缩小位于第一区域和第三区域的第一数据扇出线和位于第二区域的第二数据扇出线之间的电阻值差异，进而改善显示基板的显示效果。

在一些示例性实施方式中，与扇出补偿线并联连接后的第一数据扇出线的电阻值与第二数据扇出线的电阻值之间的差异可以小于或等于3千欧(KΩ)。本示例性实施方式提供的显示基板，通过减小第一数据扇出线和第二数据扇出线之间的电阻值差异，可以改善显示基板的显示效果。

在一些示例性实施方式中，扇出补偿线在衬底基板的正投影与所并联连接的第一数据扇出线在衬底基板的正投影至少部分交叠。例如，扇出补偿线的线宽和第一数据扇出线的线宽可以大致相同，且扇出补偿线和第一数据扇出线在衬底基板的正投影可以交叠。然而，本实施例对此并不限定。

在一些示例性实施方式中，扇出补偿线位于第一数据扇出线远离衬底基板的一侧。然而，本实施例对此并不限定。例如，扇出补偿线可以位于第一数据扇出线靠近衬底基板的一侧。

在一些示例性实施方式中，扇出补偿线通过多个连接电极与第一数据扇出线并联连接。连接电极位于扇出补偿线和第一数据扇出线远离衬底基板的一侧。连接电极在衬底基板的正投影与扇出补偿线和第一数据扇出线在衬底基板的正投影均存在交叠。然而，本实施例对此并不限定。例如，扇出补偿线可以直接与第一数据扇出线电连接。

在一些示例性实施方式中，在第一区域或第三区域，邻近第二区域的扇出补偿线的长度大于远离第二区域的扇出补偿线的长度。在本示例中，通过控制与第一数据扇出线并联连接的扇出补偿线的长度，可以调节第一数据扇出线的电阻值变化，从而控制多条相邻第一数据扇出线的电阻值没有突变。

在一些示例性实施方式中，多条第二数据扇出线被分为两组，第一组的多条第二数据扇出线和第二组的多条第二数据扇出线为异层结构，第一组的多条第二数据扇出线和第二组的多条第二数据扇出线在衬底基板的正投影没有交叠，且第一组的多条第二数据扇出线和第二组的多条第二数据扇出线间隔排布。在本示例中，多条第二数据扇出线被设计为在两个走线层交替排布。然而，本实施例对此并不限定。在一些示例中，多条第二数据扇出线可以位于同一走线层。

在一些示例性实施方式中，多条第一数据扇出线被分为两组，第一组的多条第一数据扇出线和第二组的多条第一数据扇出线为异层结构，第一组的多条第一数据扇出线和第二组的多条第一数据扇出线在衬底基板的正投影没有交叠，且第一组的多条第一数据扇出线和第二组的多条第一数据扇出线间隔排布。在本示例中，多条第一数据扇出线被设计为在两个走线层交替排布。然而，本实施例对此并不限定。在一些示例中，多条第一数据扇出线可以位于同一走线层。

在一些示例性实施方式中，显示区域至少包括：设置在衬底基板上的驱动结构层、设置在驱动结构层上的发光元件。发光元件与驱动结构层电连接。驱动结构层包括：依次设置在衬底基板上的第一半导体层、第一栅金属层、第二栅金属层、第二半导体层、第三栅金属层以及源漏金属层。多条第一数据扇出线中的至少一条第一数据扇出线与第一栅金属层或第二栅金属层为同层结构，多条第二数据扇出线中的至少一条第二数据扇出线与第一栅金属层或第二栅金属层为同层结构，多条扇出补偿线中的至少一条扇出补偿线与第三栅金属层为同层结构。然而，本实施例对此并不限定。例如，扇出补偿线可以与源漏金属层为同层结构。

在一些示例性实施方式中，本实施例的显示基板可以为低温多晶氧化物(LTPO，Low Temperature Polycrystalline Oxide)显示基板，或者，可以为低温多晶硅(LTPS，LowTemperature Poly-Silicon)显示基板。然而，本实施例对此并不限定。

下面通过一些示例对本实施例的显示基板进行举例说明。下述示例性实施例中以显示基板为OLED显示基板为例进行说明。其中，由于显示区域的数据线和扇出区域的数据扇出线的数量通常较多，附图中仅示意部分数据线和数据扇出线或仅示意扇出区域的位置，并不限定数据线和数据扇出线的数量。

图1为本公开至少一实施例的显示基板的示意图。如图1所示，本示例性实施例提供的显示基板，包括：显示区域100以及位于显示区域100周边的边框区域。边框区域包括：位于显示区域100一侧的第一边框区域200、以及位于显示区域100外围且远离第一边框区域200的第二边框区域300。第一边框区域200和第二边框区域300连通后围绕显示区域100。在一些示例中，第一边框区域200可以为显示基板的下边框，第二边框区域300可以包括显示基板的上边框、左边框和右边框。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图1所示，显示区域100至少包括多个子像素1001、沿第一方向D1延伸的多条栅线(图未示)以及沿第二方向D2延伸的多条数据线(Data Line)1002。第一方向D1和第二方向D2交叉，例如第一方向D1与第二方向D2垂直。多条栅线和多条数据线1002在衬底基板上的正投影交叉形成多个子像素区域，每个子像素区域内设置一个子像素1001。多条数据线1002与多个子像素1001电连接，多条数据线1002被配置为向多个子像素1001提供数据信号。多条栅线与多个子像素1001电连接，多条栅线被配置为向多个子像素1001提供扫描信号。

在一些示例性实施方式中，一个像素单元可以包括三个子像素，三个子像素分别为红色子像素、绿色子像素和蓝色子像素。然而，本实施例对此并不限定。在一些示例中，一个像素单元可以包括四个子像素，四个子像素分别为红色子像素、绿色子像素、蓝色子像素和白色子像素。

在一些示例性实施方式中，子像素1001的形状可以是矩形、菱形、五边形或六边形。一个像素单元包括三个子像素时，三个子像素可以采用水平并列、竖直并列或品字方式排列；一个像素单元包括四个子像素时，四个子像素可以采用水平并列、竖直并列或正方形方式排列。然而，本实施例对此并不限定。

在一些示例性实施方式中，第二边框区域300至少包括向显示区域100的多个子像素1001提供扫描信号的栅极驱动电路、以及向多个子像素1001传输电压信号的电源线(例如，低电压电源线(VSS))。然而，本实施例对此并不限定。

图2为本公开至少一实施例的显示基板的第一边框区域的示意图。在一些示例性实施方式中，如图2所示，第一边框区域200至少包括：在第二方向D2上沿着远离显示区域100的一侧依次排布的第一扇出区域201、信号接入区域208以及绑定连接区域209。在本示例中，第一边框区域200内的扇出区域可以包括：第一扇出区域201。第一扇出区域201位于显示区域100和信号接入区域208之间。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图2所示，第一扇出区域201设置有多条数据扇出线、第一电源线和第二电源线。多条数据扇出线被配置为以扇出走线方式与显示区域100的多条数据线一一对应电连接。第一电源线被配置为连接显示区域100的高电压电源线(VDD)。第二电源线被配置为连接第二边框区域300的低电压电源线(VSS)。信号接入区域208包括多个信号输入垫，配置为连接驱动集成电路(IC，Integrated Circuit)。驱动集成电路可以通过多个信号输入垫与第一扇出区域201的多条数据扇出线电连接，被配置为向显示区域100的多条数据线提供数据信号。绑定连接区域209包括多个绑定焊盘，被配置为与外部的柔性线路板(FPC，Flexible Printed Circuit)绑定连接。

图3A为本公开至少一实施例的第一扇出区域的示意图。图3B为本公开至少一实施例的第一扇出区域的走线示意图。在一些示例性实施方式中，如图3A和图3B所示，第一扇出区域201包括：第一区域201a、第二区域201b和第三区域201c。第二区域201b在第一方向D1上位于第一区域201a和第三区域201c之间，且第二区域201b与第一区域201a和第三区域201c均相邻。第一扇出区域201的多条数据扇出线可以包括：位于第一区域201a和第三区域201c的多条第一数据扇出线、以及位于第二区域201b的多条第二数据扇出线。多条第一数据扇出线和多条第二数据扇出线与显示区域100的多条数据线电连接，配置为给多条数据线提供数据信号。在一些示例中，如图3B所示，沿着第一方向D1从两侧朝向中间区域的方向，第一扇出区域201的数据扇出线的长度逐渐缩短。本实施例对于第一区域201a、第二区域201b和第三区域201c的范围并不限定。在一些示例中，可以根据显示基板的分辨率以及显示基板的外形来确定第一区域、第二区域和第三区域各自的范围。在本示例中，由于第一数据扇出线和第二数据扇出线以扇出走线方式延伸，因此，可以根据数据扇出线沿第二方向D2的走线部分所处的位置来确定数据扇出线属于第一区域、第二区域或第三区域。

下面以第一扇出区域的第一区域和第二区域为例进行说明。关于第三区域的相关说明可以参照第一区域的描述，故于此不再赘述。

图4为图3A中区域S1的局部放大示意图。在一些示例性实施方式中，如图4所示，第一区域201a的多条第一数据扇出线可以被分成两组。第一组的多条第一数据扇出线(例如，第一数据扇出线61a)和第二组的多条第一数据扇出线(例如，第一数据扇出线61b)为异层结构。例如，第一数据扇出线61b可以位于第一数据扇出线61a远离衬底基板的一侧。第一组的多条第一数据扇出线和第二组的多条第一数据扇出线在衬底基板上的正投影没有交叠，且第一组的多条第一数据扇出线和第二组的多条第一数据扇出线间隔排布。如图4所示，在第一区域201a内，位于不同走线层的第一数据扇出线61a和61b间隔交替排布。然而，本实施例对此并不限定。例如，第一扇出区域的多条第一数据扇出线可以为同层结构。

图5为图3A中区域S2的局部放大示意图。在一些示例性实施方式中，如图5所示，第二区域201b的多条第二数据扇出线可以被分成两组。第一组的多条第二数据扇出线(例如，第二数据扇出线62a)和第二组的多条第二数据扇出线(例如，第二数据扇出线62b)为异层结构。例如，第二数据扇出线62b可以位于第一数据扇出线62a远离衬底基板的一侧。第一组的多条第二数据扇出线和第二组的多条第二数据扇出线在衬底基板上的正投影没有交叠，且第一组的多条第二数据扇出线和第二组的多条第二数据扇出线间隔排布。如图5所示，在第二区域201b内，位于不同走线层的第二数据扇出线62a和62b间隔交替排布。然而，本实施例对此并不限定。例如，第一扇出区域的多条第二数据扇出线可以为同层结构。

图6为本公开至少一实施例的多条扇出补偿线的排布示意图。在一些示例性实施方式中，如图6所示，第一扇出区域的第一区域201a和第三区域201c设置有多条扇出补偿线63。第二区域201b不设置扇出补偿线63。多条扇出补偿线63沿第二方向D2延伸，并沿第一方向D1依次排布。在第一区域201a和第三区域201c，多条扇出补偿线63和多条第一数据扇出线可以一一对应并联连接。在本示例中，第一扇出区域的第二区域201b的第二数据扇出线为单层走线，第一区域201a和第三区域201c的第一数据扇出线通过与扇出补偿线63并联连接，可以实现双层走线。在本示例中，第一数据扇出线通过与扇出补偿线并联连接，可以减小第一数据扇出线的电阻值，从而缩小第一数据扇出线和第二数据扇出线之间的电阻值差异。

在一些示例性实施方式中，如图6所示，第一区域201a内，邻近第二区域201b的扇出补偿线63的长度(即沿第二方向D2的长度)可以小于远离第二区域201b的扇出补偿线63的长度。在第三区域201c内，邻近第二区域201b的扇出补偿线63的长度可以小于远离第二区域201b的扇出补偿线63的长度。多条扇出补偿线63的线宽(即沿第一方向D1的长度)可以大致相同。例如，在第一区域201a内，沿着第一方向D1从左侧至右侧，扇出补偿线63的长度可以依次递减；在第三区域201c内，沿着第一方向D1从左侧至右侧，扇出补偿线63的长度可以依次递增。在本示例中，通过调节第一数据扇出线所并联连接的扇出补偿线的长度，确保相邻第一数据扇出线的电阻值无突变。而且，通过设置靠近第二区域的扇出补偿线的长度小于远离第二区域的扇出补偿线的长度，可以缩小中间区域的第二数据扇出线与两侧边缘区域的第一数据扇出线的电阻值差异。然而，本实施例对此并不限定。在一些示例中，可以根据第一扇出区域的数据扇出线所需的电阻值来调节扇出补偿线的长度。

在本公开中，走线的长度为沿着走线延伸方向的特征尺寸，走线的线宽可以为在走线延伸方向的垂直方向上的特征尺寸。

图7为图4中沿B-B’方向的局部剖面示意图。图8为图4中沿Q-Q’方向的局部剖面示意图。图9为图4中沿R-R’方向的局部剖面示意图。图10为图5中沿P-P’方向的局部剖面示意图。

在一些示例性实施方式中，如图7至图10所示，在垂直于显示基板的方向上，第一扇出区域201可以包括：依次设置在衬底基板30上的第一走线层、第二走线层、第三走线层和第四走线层。第一走线层和衬底基板30之间设置第一绝缘层31和第二绝缘层32，第一走线层和第二走线层之间设置第三绝缘层33，第二走线层和第三走线层之间设置第四绝缘层34和第五绝缘层35，第三走线层和第四走线层之间设置第六绝缘层36。在一些示例中，第一走线层可以包括：第一组的多条第一数据扇出线61a和第一组的多条第二数据扇出线62a。第二走线层可以包括：第二组的多条第一数据扇出线61b和第二组的多条第二数据扇出线62b。第三走线层可以包括：多条扇出补偿线63。第四走线层可以包括：多个连接电极64。在一些示例中，第一绝缘层31至第六绝缘层36可以均为无机绝缘层。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图4和图8所示，第六绝缘层36上开设有第一过孔K1和第二过孔K2。第一过孔K1内的第六绝缘层36、第五绝缘层35、第四绝缘层34和第三绝缘层33被刻蚀掉，暴露出第一走线层的表面。第二过孔K2内的第六绝缘层36被刻蚀掉，暴露出第三走线层的表面。连接电极64位于第四走线层。一个连接电极64通过第一过孔K1与位于第一走线层的第一数据扇出线61a电连接，还通过第二过孔K2与位于第三走线层的一个扇出补偿线63电连接，从而实现第一数据扇出线61a和扇出补偿线63的一端的电连接。扇出补偿线63的另一端可以通过类似方式与第一数据扇出线61a的另一端电连接，从而实现扇出补偿线63和第一数据扇出线61a并联连接。在一些示例中，在第一扇出区域201的第一区域201a内，扇出补偿线63可以通过多个连接电极64与第一数据扇出线61a电连接，从而实现扇出补偿线63与第一数据扇出线61a并联连接。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图4所示，扇出补偿线63在衬底基板的正投影与第一数据扇出线61a在衬底基板的正投影存在交叠。例如，扇出补偿线63的线宽和第一数据扇出线61a的线宽可以大致相同。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图4和图9所示，第六绝缘层36上开设有第三过孔K3和第四过孔K4。第三过孔K3内的第六绝缘层36、第五绝缘层35和第四绝缘层34被刻蚀掉，暴露出第二走线层的表面。第四过孔K4内的第六绝缘层36被刻蚀掉，暴露出第三走线层的表面。连接电极64位于第四走线层。一个连接电极64通过第三过孔K1与位于第二走线层的第一数据扇出线61b电连接，还通过第四过孔K4与位于第三走线层的一个扇出补偿线63电连接，从而实现第一数据扇出线61b和扇出补偿线63的一端的电连接。扇出补偿线63的另一端可以通过类似方式与第一数据扇出线61b的另一端电连接，从而实现扇出补偿线63和第一数据扇出线61b并联连接。扇出补偿线63在衬底基板的正投影与第一数据扇出线61b在衬底基板的正投影存在交叠。例如，扇出补偿线63的线宽和第一数据扇出线61b的线宽可以大致相同。在一些示例中，在第一扇出区域201的第一区域201a内，扇出补偿线63可以通过多个连接电极64与第一数据扇出线61b电连接，从而实现扇出补偿线63与第一数据扇出线61b并联连接。然而，本实施例对此并不限定。

图11为图2中沿A-A’方向的局部剖面示意图。图11中仅以显示区域100的一个发光元件以及一个像素电路的一个第一类型晶体管401、一个第二类型晶体管402以及一个存储电容403为例进行示意。图11中还示意了第一扇出区域201的第一数据扇出线61和第二数据扇出线62。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图11所示，在垂直于显示基板的方向上，显示区域100可以包括：依次设置在衬底基板30的驱动结构层、发光结构层以及封装层52。驱动结构层可以包括：依次设置在衬底基板30的第一半导体层、第一栅金属层、第二栅金属层、第二半导体层、第三栅金属层以及源漏金属层。第一半导体层和衬底基板30之间设置第一绝缘层31，第一半导体层和第一栅金属层之间设置第二绝缘层32，第一栅金属层和第二栅金属层之间设置第三绝缘层33，第二栅金属层和第二半导体层之间设置第四绝缘层34，第二半导体层和第三栅金属层之间设置第五绝缘层35，第三栅金属层和源漏金属层之间设置第六绝缘层36。源漏金属层和发光结构层之间设置第七绝缘层37(或称为平坦层)。发光结构层可以包括：像素定义层408、阳极层、阴极层以及夹设在阳极层和阴极层之间的有机发光层。发光结构层包括多个发光元件。例如，至少一个发光元件包括阳极405、阴极407以及夹设在阳极405和阴极407之间的有机发光层406。有机发光层406可以包括叠设的空穴注入层、空穴传输层、发光层、电子传输层和电子注入层，形成在显示区域100的像素开口内，实现有机发光层406与阳极405连接。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图11所示，第一半导体层至少包括：第一类型晶体管401的有源层。第一半导体层的材料例如可以为多晶硅。第一栅金属层至少包括：第一类型晶体管401的栅极、以及存储电容403的第一电极。第二栅金属层至少包括：存储电容403的第二电极。第二半导体层至少包括：第二类型晶体管402的有源层。第二半导体层的材料例如可以包括氧化铟镓锌(IGZO，Indium Gallium Zinc Oxide)。第三栅金属层至少包括：第二类型晶体管402的栅极。源漏金属层至少包括：第一类型晶体管401的第一极和第二极、第二类型晶体管402的第一极和第二极。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图11所示，显示区域100的第一栅金属层与第一扇出区域201的第一走线层可以为同层结构。显示区域100的第二栅金属层与第一扇出区域201的第二走线层为同层结构。显示区域100的第三栅金属层与第一扇出区域201的第三走线层为同层结构。显示区域100的源漏金属层与第一扇出区域201的第四走线层为同层结构。然而，本实施例对此并不限定。

在一些示例性实施方式中，像素定义层408远离衬底基板30的一侧还设置有隔离柱层51。隔离柱层51可以包括多个隔离柱。在一些示例中，第七绝缘层37、像素定义层408和隔离柱层51可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等有机材料。

在一些示例性实施方式中，第一绝缘层31又可以称为缓冲层，第二绝缘层32、第三绝缘层33和第五绝缘层35还可以称为栅绝缘层，第四绝缘层34和第六绝缘层36还可以称为层间绝缘层。第一绝缘层31、第二绝缘层32、第三绝缘层33、第四绝缘层34、第五绝缘层35和第六绝缘层36可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层31可以用于提高衬底基板30的抗水氧能力。第一走线层至第四走线层、第一栅金属层、第二栅金属层、第三栅金属层以及源漏金属层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。然而，本实施例对此并不限定。

在一些示例性实施方式中，第一类型晶体管401可以为低温多晶硅薄膜晶体管，第二类型晶体管402可以为氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用LTPS，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成LTPO显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。然而，本实施例对此并不限定。例如，显示区域的像素电路的多个晶体管可以均采用低温多晶硅薄膜晶体管，或者，均采用氧化物薄膜晶体管。

本示例性实施例的显示基板的结构仅仅是一种示例性说明。在一些示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。例如，扇出补偿线可以位于源漏金属层，并直接与第一数据扇出线电连接。或者，显示区域的第二半导体层可以位于第一栅金属层和第二栅金属层之间。然而，本实施例对此并不限定。

本示例性实施例的制备工艺利用现有成熟的制备设备即可实现，可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。

图12为一种显示基板的数据扇出线进行电阻补偿前后的电阻分布曲线示意图。图13为本公开至少一实施例的显示基板的数据扇出线进行电阻补偿前后的电阻分布曲线示意图。在图12和图13中，横坐标表示图1所示的第一边框区域200内沿第一方向D1从左侧边缘至右侧边缘的多条数据扇出线的顺序，纵坐标表示电阻值，单位为欧姆。

图12和图13中的曲线a表示沿第一边框区域200沿第一方向D1从左侧边缘至右侧边缘的多条数据扇出线未进行电阻补偿之前的电阻值情况。根据曲线a可见，第一边框区域200沿第一方向D1的左侧边缘和右侧边缘的数据扇出线的电阻值与中间区域的数据扇出线的电阻值差异较大(例如，电阻值差异约为4千欧姆至10千欧姆)，容易引起显示区域的左右两侧边缘的显示发黄的不良现象。在一些实现方式中，为了改善显示效果，会将第一边框区域200的中间区域的数据扇出线的电阻值增大，以减小边缘区域和中间区域的数据扇出线的电阻值差异。图12中的曲线b为采用增大中间区域的数据扇出线的电阻值后的电阻值分布情况。如图12所示，中间区域的多条数据扇出线的电阻值都加大，会导致显示区域的数据线的负载增加，从而不利于低灰阶的显示均一性。

图13中的曲线c为本实施例的显示基板的数据扇出线的电阻值分布情况。如图13所示，位于第一边框区域边缘区域的第一数据扇出线和位于中间区域的第二数据扇出线之间的电阻值差异可以小于或等于3千欧姆。本示例性实施方式，通过对边缘区域的数据扇出线的电阻值进行补偿来降低边缘区域的数据扇出线的电阻值，从而缩小边缘区域和中间区域的数据扇出线的电阻值差异，如此一来，不仅可以改善显示区域的左右两侧边缘显示发黄的不良现象，而且可以降低显示区域的数据线的负载，从而提高低灰阶的显示均一性。另外，根据图13的曲线c可见，第一边框区域的多条数据扇出线的电阻可以大致平滑过渡，避免存在较大的电阻突变。

图14为本公开至少一实施例的第一边框区域的另一示意图。在一些示例性实施方式中，如图14所示，第一边框区域200可以包括：在第二方向D2上沿着远离显示区域100的一侧依次排布的第一扇出区域201、弯折区域202、第二扇出区域203、防静电区域204、测试电路区域205、数据选择电路区域206、第三扇出区域207、信号接入区域208以及绑定连接区域209。在本示例中，第一边框区域200内的扇出区域可以包括：第一扇出区域201、第二扇出区域203以及第三扇出区域207。第一扇出区域201位于显示区域100和弯折区域202之间，第二扇出区域203位于弯折区域202和防静电区域204之间，第三扇出区域207位于数据选择电路区域206和信号接入区域208之间。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图14所示，第一边框区域200的第一扇出区域201、第二扇出区域203和第三扇出区域207均可以设置多条数据扇出线，以实现数据信号或测试数据信号的传输。第一扇出区域201的多条数据扇出线被配置为以扇出走线方式连接显示区域100的多条数据线。弯折区域202被配置为使部分第一边框区域200弯折到显示区域100的背面。弯折区域202至少设置有多条数据连接线、多条电源连接线。多条数据连接线配置为与第一扇出区域201的多条数据扇出线一一对应连接。多条电源连接线可以包括第一电源连接线(例如，高电压电源连接线)和第二电源连接线(例如，低电压电源连接线)；第一电源连接线配置为与第一扇出区域201的第一电源线连接，第二电源连接线配置为与第一扇出区域201的第二电源线连接。在一些示例中，多条数据连接线和多条电源连接线可以同层设置。电源连接线可以排布在多条数据连接线的中间。第二扇出区域203的多条数据扇出线被配置为以扇出走线方式连接弯折区域202的多条数据连接线，且多条数据扇出线与弯折区域202的多条数据连接线一一对应连接。

在一些示例性实施方式中，如图14所示，防静电区域204包括防静电电路。测试电路区域205包括测试电路。数据选择电路区域206包括数据选择电路。第二扇出区域203的多条数据扇出线可以依次与防静电电路、测试电路和数据选择电路电连接，以接收数据信号或测试数据信号。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图14所示，信号接入区域208包括多个信号输入垫，配置为连接驱动集成电路。驱动集成电路可以通过多个信号输入垫与第三扇出区域207的多条数据扇出线连接，被配置为向显示区域100的多条数据线提供数据信号。绑定连接区域209包括多个绑定焊盘，被配置为与外部的FPC绑定连接。

在一些示例性实施方式中，在第一方向D1上，位于第一边框区域200的左右两侧边缘区域的多条数据扇出线可以在第一走线层和第二走线层交替排布，位于第一边框区域200的中间区域的多条数据扇出线可以在第一走线层和第二走线层交替排布。第一边框区域200在第一方向D1的左右两侧的边缘区域可以设置扇出补偿线，扇出补偿线可以与第一扇出区域、第二扇出区域和第三扇出区域中至少之一中的数据扇出线并联连接，从而缩小左右两侧的边缘区域的数据扇出线和中间区域的数据扇出线的电阻值差异。例如，扇出补偿线可以设置在第一扇出区域在第一方向D1上的两侧边缘区域，并与该区域的数据扇出线并联连接；或者，扇出补偿线可以设置在第二扇出区域在第一方向D1上的两侧边缘区域，并与该区域的数据扇出线并联连接；或者，扇出补偿线可以设置在第一扇出区域和第二扇出区域在第一方向D1上的两侧边缘区域，并与该区域的数据扇出线并联连接。然而，本实施例对此并不限定。

在一些示例性实施方式中，第一边框区域200在第一方向D1的左右两侧的边缘区域内，邻近中间区域的扇出补偿线的长度可以小于远离中间区域的扇出补偿线的长度。例如，第一边框区域200在第一方向D1的左右两侧的边缘区域内，扇出补偿线可以沿着远离中间区域的方向递增。然而，本实施例对此并不限定。在一些示例中，第一扇出区域在第一方向的左右两侧的边缘区域内，扇出补偿线可以沿着远离中间区域的方向递减。

另外，关于扇出补偿线与数据扇出线的位置关系以及连接方式可以参照前述实施例的说明，故于此不再赘述。

本实施方式所示的结构(或方法)可以与其它实施方式所示的结构(或方法)适当地组合。

图15为本公开至少一实施例的显示装置的示意图。如图15所示，本实施例提供一种显示装置91，包括：显示基板910。显示基板910为前述实施例提供的显示基板。其中，显示基板910可以为OLED显示基板、QLED显示基板、Micro-LED显示基板、或者Mini-LED显示基板。显示装置91可以为：OLED显示装置、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。然而，本实施例对此并不限定。

本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。

本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。

Claims (11)

1.一种显示基板，其特征在于，包括：

衬底基板，包括显示区域和至少部分围绕所述显示区域的边框区域，所述边框区域包括：位于所述显示区域一侧的信号接入区域、以及位于所述显示区域和所述信号接入区域之间的扇出区域；所述扇出区域至少被划分为第一区域、第二区域和第三区域，所述第二区域在第一方向上位于所述第一区域和第三区域之间；

多个子像素和多条数据线，位于所述显示区域，所述多条数据线沿第二方向延伸，并与所述多个子像素电连接，所述多条数据线被配置为向所述多个子像素提供数据信号；所述第二方向与所述第一方向交叉；

多条第一数据扇出线，位于所述扇出区域的所述第一区域和第三区域；

多条第二数据扇出线，位于所述扇出区域的第二区域；所述多条第一数据扇出线和多条第二数据扇出线被配置为连接所述多条数据线；

多条扇出补偿线，位于所述扇出区域的所述第一区域和第三区域，所述多条扇出补偿线中的至少一条扇出补偿线与所述多条第一数据扇出线中的至少一条第一数据扇出线并联连接。

2.根据权利要求1所述的显示基板，其特征在于，与所述扇出补偿线并联连接后的所述第一数据扇出线的电阻值与所述第二数据扇出线的电阻值之间的差异小于或等于3千欧。

3.根据权利要求1所述的显示基板，其特征在于，所述扇出补偿线在所述衬底基板的正投影与所并联连接的第一数据扇出线在所述衬底基板的正投影至少部分交叠。

4.根据权利要求1所述的显示基板，其特征在于，所述扇出补偿线位于所述第一数据扇出线远离所述衬底基板的一侧。

5.根据权利要求1所述的显示基板，其特征在于，所述扇出补偿线通过多个连接电极与所述第一数据扇出线并联连接，所述连接电极位于所述扇出补偿线和所述第一数据扇出线远离所述衬底基板的一侧。

6.根据权利要求1所述的显示基板，其特征在于，在所述第一区域或第三区域，邻近所述第二区域的扇出补偿线的长度大于远离所述第二区域的扇出补偿线的长度。

7.根据权利要求1至6中任一项所述的显示基板，其特征在于，所述多条第二数据扇出线被分为两组，第一组的多条第二数据扇出线和第二组的多条第二数据扇出线为异层结构，第一组的多条第二数据扇出线和第二组的多条第二数据扇出线在所述衬底基板的正投影没有交叠，且第一组的多条第二数据扇出线和第二组的多条第二数据扇出线间隔排布。

8.根据权利要求1至6中任一项所述的显示基板，其特征在于，所述多条第一数据扇出线被分为两组，第一组的多条第一数据扇出线和第二组的多条第一数据扇出线为异层结构，第一组的多条第一数据扇出线和第二组的多条第一数据扇出线在所述衬底基板的正投影没有交叠，且第一组的多条第一数据扇出线和第二组的多条第一数据扇出线间隔排布。

9.根据权利要求1至6中任一项所述的显示基板，其特征在于，所述显示区域至少包括：设置在所述衬底基板上的驱动结构层、设置在所述驱动结构层上的发光元件；所述发光元件与所述驱动结构层电连接；

所述驱动结构层包括：依次设置在所述衬底基板上的第一半导体层、第一栅金属层、第二栅金属层、第二半导体层、第三栅金属层以及源漏金属层；

所述多条第一数据扇出线中的至少一条第一数据扇出线与所述第一栅金属层或第二栅金属层为同层结构，所述多条第二数据扇出线中的至少一条第二数据扇出线与所述第一栅金属层或第二栅金属层为同层结构，所述多条扇出补偿线中的至少一条扇出补偿线与所述第三栅金属层为同层结构。

10.根据权利要求9所述的显示基板，其特征在于，连接所述扇出补偿线和第一数据扇出线的连接电极与所述源漏金属层为同层结构。

11.一种显示装置，其特征在于，包括如权利要求1至10中任一项所述的显示基板。

Images