[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR20130071996A - 유기전계발광 표시장치 및 그 제조 방법 - Google Patents

유기전계발광 표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20130071996A
KR20130071996A KR1020110139530A KR20110139530A KR20130071996A KR 20130071996 A KR20130071996 A KR 20130071996A KR 1020110139530 A KR1020110139530 A KR 1020110139530A KR 20110139530 A KR20110139530 A KR 20110139530A KR 20130071996 A KR20130071996 A KR 20130071996A
Authority
KR
South Korea
Prior art keywords
electrode
thin film
film transistor
gate
mask process
Prior art date
Application number
KR1020110139530A
Other languages
English (en)
Other versions
KR101855259B1 (ko
Inventor
조성필
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110139530A priority Critical patent/KR101855259B1/ko
Publication of KR20130071996A publication Critical patent/KR20130071996A/ko
Application granted granted Critical
Publication of KR101855259B1 publication Critical patent/KR101855259B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 유기전계발광 표시장치 및 그 제조 방법에 관한 것이다. 본 발명에 의한 유기전계발광 표시장치는, 기판; 상기 기판 위에서 서로 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선; 상기 데이터 배선과 평행하게 배열하는 구동 전류 배선; 상기 게이트 배선과 상기 데이터 배선에 연결되어 상기 화소 영역에 할당된 스위칭 박막 트랜지스터; 상기 스위칭 박막 트랜지스터와 상기 구동 전류 배선에 연결되어 상기 화소 영역에 할당된 구동 박막 트랜지스터; 상기 스위칭 박막 트랜지스터 및 상기 구동 박막 트랜지스터를 덮는 평탄화막; 상기 평탄화막 위에서, 상기 구동 박막 트랜지스터에 연결되어 상기 화소 영역 내에 형성된 애노드 전극; 그리고 상기 평탄화 막 위에서, 상기 게이트 배선과 평행하게 배열하며 상기 구동 전류 배선에 연결된 보조 배선을 포함한다. 본 발명에 의한 표시장치는 크기가 커지더라도 구동 전류 배선의 선 저항의 길이 변화에 따른 전압 강하가 발생하지 않고 전체 길이에 대해 균일한 전압 분포를 갖는다.

Description

유기전계발광 표시장치 및 그 제조 방법 {Organic Light Emitting Diode Display Device And Manufacturing Method Thereof}
본 발명은 유기전계발광 표시장치 및 그 제조 방법에 관한 것이다. 특히, 본 발명은 대면적 유기전계발광 표시 장치 및 제조 공정이 단순하고 생산 비용을 절감한 대면적 유기전계발광 표시장치의 제조 방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치에는 액정 표시장치(Liquid Crystal Display, LCD), 전계 방출 표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP) 및 전계발광장치(Electro-Luminescence device, EL) 등이 있다.
도 1은 종래 기술에 의한 능동소자인 박막 트랜지스터를 이용한 유기전계발광 다이오드 표시장치('유기전계발광 다이오드 표시장치'라고도 한다) (Organic Light Emitting Diode Display Device: OLED)의 구조를 나타내는 평면도이다. 도 2는 도 1에서 절취선 I-I'로 자른 단면으로 종래 기술에 의한 유기전계발광 표시장치의 구조를 나타내는 단면도이다.
도 1 및 2를 참조하면, 유기전계발광 표시장치는 박막트랜지스터(ST, DT) 및 박막트랜지스터(ST, DT)와 연결되어 구동되는 유기발광 다이오드(OLED)가 형성된 박막트랜지스터 기판, 박막트랜지스터 기판과 대향하여 유기 접합층(POLY)을 사이에 두고 접합하는 캡(ENC)을 포함한다. 박막 트랜지스터 기판은 스위칭 TFT(ST), 스위칭 TFT(ST)와 연결된 구동 TFT(DT), 구동 TFT(DT)에 접속된 유기발광 다이오드(OLED)를 포함한다.
유리 기판(SUB) 위에 스위칭 TFT(ST)는 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 부위에 형성되어 있다. 스위칭 TFT(ST)는 화소를 선택하는 기능을 한다. 스위칭 TFT(ST)는 게이트 라인(GL)에서 분기하는 게이트 전극(SG)과, 반도체 층(SA)과, 소스 전극(SS)과, 드레인 전극(SD)을 포함한다. 그리고, 구동 TFT(DT)는 스위칭 TFT(ST)에 의해 선택된 화소의 애노드 전극(ANO)을 구동하는 역할을 한다. 구동 TFT(DT)는 스위칭 TFT(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG)과, 반도체층(DA), 구동 전류 전송 배선(VDD)에 연결된 소스 전극(DS)과, 드레인 전극(DD)을 포함한다. 구동 TFT(DT)의 드레인 전극(DD)은 유기발광 다이오드의 애노드 전극(ANO)과 연결되어 있다.
도 2에서는 일례로, 탑 게이트(Top Gate) 구조의 박막트랜지스터를 도시하였다. 이 경우, 스위칭 TFT(ST)의 반도체 층(SA) 및 구동 TFT(DT)의 반도체 층(DA)들이 기판(SUB) 위에 먼저 형성되고, 그 위를 덮는 게이트 절연막(GI) 위에 게이트 전극들(SG, DG)이 반도체 층들(SA, DA)의 중심부에 중첩되어 형성된다. 그리고, 반도체 층들(SA, DA)의 양 측면에는 콘택홀을 통해 소스 전극들(SS, DS) 및 드레인 전극들(SD, DD)이 연결된다. 소스 전극(SS, DS) 및 드레인 전극(SD, DD)들은 게이트 전극들(SG, DG)을 덮는 절연막(IN) 위에 형성된다.
또한, 화소 영역이 배치되는 표시 영역의 외주부에는, 각 게이트 라인(GL)의 일측 단부에 형성된 게이트 패드(GP), 각 데이터 라인(DL)의 일측 단부에 형성된 데이터 패드(DP), 그리고 각 구동 전류 전송 배선(VDD)의 일측 단부에 형성된 구동 전류 패드(VDP)가 배치된다. 스위칭 TFT(ST)와 구동 TFT(DT)가 형성된 기판(SUB) 위에 보호막(PAS)이 전면 도포된다. 그리고, 게이트 패드(GP), 데이터 패드(DP), 구동 전류 패드(VDP), 그리고, 구동 TFT(DT)의 드레인 전극(DD)을 노출하는 콘택홀들이 형성된다. 그리고, 기판(SUB) 중에서 표시 영역 위에는 평탄화 막(PL)이 도포된다. 평탄화 막(PL)은 유기발광 다이오드를 구성하는 유기물질을 매끈한 평면 상태에서 도포하기 위해 기판 표면의 거칠기를 균일하게 하는 기능을 한다.
평탄화 막(PL) 위에는 콘택홀을 통해 구동 TFT(DT)의 드레인 전극(DD)과 접촉하는 애노드 전극(ANO)이 형성된다. 또한, 평탄화 막(PL)이 형성되지 않은 표시 영역의 외주부에서도, 보호막(PAS)에 형성된 콘택홀들을 통해 노출된 게이트 패드(GP), 데이터 패드(DP) 그리고 구동 전류 패드(VDP) 위에 형성된 게이트 패드 단자(GPT), 데이터 패드 단자(DPT) 그리고 구동 전류 패드 단자(VDPT)가 각각 형성된다. 표시 영역 내에서 특히 화소 영역을 제외한 기판(SUB) 위에 뱅크(BA)가 형성된다. 그리고, 뱅크(BA)의 일부 상부에는 스페이서(SP)를 더 형성한다.
상기와 같은 구조를 갖는 박막트랜지스터 기판 위에 스페이서(SP)를 사이에 두고 일정 간격을 유지하여 캡(ENC)이 합착된다. 이 경우, 박막트랜지스터 기판과 캡(ENC)은 그 사이에 유기 접합층(POLY)을 개재하여 완전 밀봉 합착하도록 하는 것이 바람직하다. 게이트 패드(GP) 및 게이트 패드 단자(GPT) 그리고 데이터 패드(DP) 및 데이터 패드 단자(DPT)는 캡(ENC) 외부에 노출되어 각종 연결 수단을 통해 외부에 설치되는 장치와 연결된다.
이와 같은 구조를 갖는 유기전계발광 표시장치를 대형 TV와 같이 대면적 표시장치에 적용할 경우, 소형 표시장치에서 발생하지 않았던 여러 가지 문제가 발생할 수 있다. 따라서, 유기전계발광 표시장치를 대면적 표시장치로 응용할 경우에는 소형 표시장치에서는 고려하지 않았던 사항들을 고려하여야 한다.
특히, 유기전계발광 다이오드 표시 장치를 대면적으로 제조할 경우, 구동 TFT(DT)에 전류를 공급하는 구동전류 배선(VDD)의 길이가 길어진다. 이 경우, 구동전류 배선(VDD)의 선 저항이 증가하고, 전압 강하가 발생하여, 전압이 전체 면적에 걸쳐 고르게 유지하지 못하는 문제가 발생한다. 이를 방지하기 위해 저 저항 배선을 이용하여 구동전류 배선(VDD)의 저항을 낮추어 주기 위한 추가 저 저항 배선을 더 형성하는 것이 제안되기도 하였다. 그러나, 이 경우 추가 저 저항 배선을 형성하기 위한 별도의 공정이 추가되어 제조 시간이 길어지고, 제조 공정이 복잡해지며, 생산 비용이 증가하는 문제가 발생할 수 있다.
본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출 된 발명으로써 화면 전체에서 전압 분포가 균일하도록 전류 공급 배선의 저항을 낮추는 그물망 구조의 보조 배선을 구비한 대면적 유기전계발광 표시장치 및 그 제조 방법을 제공하는 데 있다. 본 발명의 다른 목적은 기판 전체를 가로지르는 구동전류 배선의 저항을 낮추어 주기 위한 보조 배선을 추가로 구비하면서도, 제조 공정이 단순하고, 생산 비용을 절감하는 대면적 유기전계발광 표시장치 및 그 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명에 의한 유기전계발광 표시장치는, 기판; 상기 기판 위에서 서로 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선; 상기 데이터 배선과 평행하게 배열하는 구동 전류 배선; 상기 게이트 배선과 상기 데이터 배선에 연결되어 상기 화소 영역에 할당된 스위칭 박막 트랜지스터; 상기 스위칭 박막 트랜지스터와 상기 구동 전류 배선에 연결되어 상기 화소 영역에 할당된 구동 박막 트랜지스터; 상기 스위칭 박막 트랜지스터 및 상기 구동 박막 트랜지스터를 덮는 평탄화막; 상기 평탄화막 위에서, 상기 구동 박막 트랜지스터에 연결되어 상기 화소 영역 내에 형성된 애노드 전극; 그리고 상기 평탄화 막 위에서, 상기 게이트 배선과 평행하게 배열하며 상기 구동 전류 배선에 연결된 보조 배선을 포함한다.
상기 애노드 전극은 투명 도전 물질을 포함하고; 그리고 상기 보조 배선은 상기 투명 도전 물질 및 상기 투명 도전 물질 위에 적층된 금속 물질을 포함하는 것을 특징으로 한다.
상기 화소 영역 내에 형성되며, 상기 게이트 배선에서 분기하는 보조 용량 전극 및 상기 구동 박막 트랜지스터와 연결된 제2 보조 용량 전극을 포함하는 보조 용량을 더 포함하는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명에 의한 유기전계발광 표시장치의 제조 방법은, 기판 위에 반도체 층을 형성하는 제1 마스크 공정; 상기 반도체 층을 덮는 게이트 절연막을 도포하고, 상기 게이트 절연막 위에 상기 반도체 층과 중첩하는 게이트 전극을 형성하고, 상기 게이트 전극을 마스크로 상기 반도체 층에 불순물을 도핑하여 오믹층과 채널층을 형성하는 제2 마스크 공정; 상기 게이트 전극 위에 절연층을 형성하고, 상기 절연층 및 상기 게이트 절연막을 패턴하여 상기 오믹층을 노출하는 오믹 콘택홀을 형성하는 제3 마스크 공정; 상기 절연층 위에서 상기 오믹 콘택홀을 통해 상기 오믹층과 접촉하는 소스 전극, 드레인 전극을 형성하여 박막 트랜지스터를 완성하는 제4 마스크 공정; 상기 박막 트랜지스터 위에 보호막을 도포하고 패턴하여 상기 드레인 전극의 일부를 노출하는 화소 콘택홀을 형성하는 제5 마스크 공정; 상기 보호막 위에서 상기 화소 콘택홀을 통해 상기 드레인 전극과 접촉하는 애노드 전극을 형성하는 제6 마스크 공정; 그리고, 상기 애노드 전극 위에 평탄화막을 도포하고 패턴하여, 상기 애노드 전극의 일부를 노출하는 뱅크를 형성하는 제7 마스크 공정을 포함한다.
상기 제1 마스크 공정에서, 상기 반도체 층은 상기 박막 트랜지스터의 소스 영역, 채널 영역 및 드레인 영역을 포함하는 반도체 영역과, 상기 애노드 전극의 일부와 중첩하는 보조 용량 영역에 형성하고; 상기 제2 마스크 공정에서, 상기 게이트 전극은 투명 도전 물질과 금속 물질을 적층하여 형성하고, 상기 보조 용량 영역에 형성된 상기 반도체 층과 중첩하며 상기 투명 도전 물질만 포함하는 보조 용량 전극을 더 형성하고, 상기 투명 도전 물질을 투과하여 상기 보조 용량 영역에 형성된 상기 반도체 층에 상기 불순물을 도핑하여 보조 용량 제2전극을 형성하고; 그리고, 상기 제4 마스크 공정에서, 상기 보조 용량 전극과 중첩하는 보조 용량 제3 전극을 더 형성하는 것을 특징으로 한다.
상기 제4 마스크 공정은, 상기 소스 전극과 연결되는 구동 전류 배선을 더 형성하고; 상기 제5 마스크 공정은, 상기 구동 전류 배선의 일부를 노출하는 구동 배선 콘택홀을 더 형성하고; 그리고, 상기 제6 마스크 공정은, 상기 구동 배선 콘택홀을 통해 상기 구동 전류 배선을 연결하는 보조 배선을 더 형성하는 것을 특징으로 한다.
상기 제6 마스크 공정에서, 투명 도전 물질과 금속 물질을 적층하고 하프톤 마스크로 패턴하여 상기 애노드 전극은 상기 투명 도전 물질만을 포함하고, 상기 보조 배선은 상기 투명 도전 물질과 상기 금속 물질이 적층된 구조를 갖도록 형성하는 것을 특징으로 한다.
상기 뱅크에 의해 노출된 상기 애노드 전극 위에 유기발광 물질을 도포하는 단계; 상기 유기발광 물질 위에 캐소드 전극을 형성하여 유기발광 다이오드를 완성하는 단계; 그리고, 상기 유기발광 다이오드가 완성된 상기 기판 위에 캡을 부착하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명에 의한 유기전계발광 표시장치는, 그물망 구조로 대면적 기판을 가로지르며 구동 전류 배선들을 서로 연결하는 저 저항 보조 배선을 포함한다. 따라서, 표시장치의 크기가 커지더라도 구동 전류 배선의 선 저항의 길이 변화에 따른 전압 강하가 발생하지 않고 전체 길이에 대해 균일한 전압 분포를 갖는다. 즉, 유기전계발광 표시장치를 대각 길이 40인치 이상의 대면적으로 구성하더라도 표시기판 전체에 대한 휘도가 균일한 양질의 화면을 얻을 수 있다.
또한, 본 발명에서는 그물망 구조로 대면적 기판을 가로 지르며 구동 전류 배선들을 서로 연결하는 저 저항 보조 배선을 형성하기 위한 별도의 공정을 필요로 하지 않는다. 특히, 7회의 마스크 공정으로 저 저항 보조 배선을 구비한 대면적 유기전계발광 표시장치를 제조할 수 있다. 따라서, 본 발명에 의한 대면적 유기전계발광 표시장치 제조 방법은 제조 공정이 단순하고, 생산 비용이 절감된다.
도 1은 종래 기술에 의한 능동소자인 박막 트랜지스터를 이용한 유기전계발광 표시장치의 구조를 나타내는 평면도.
도 2는 도 1에서 절취선 I-I'로 자른 단면으로 종래 기술에 의한 유기전계발광 표시장치의 구조를 나타내는 단면도.
도 3은 본 발명에 의한 유기전계발광 표시장치의 구조를 나타내는 평면도.
도 4는 도 3에서 절취선 II-II'로 자른 단면으로 본 발명에 의한 유기전계발광 표시장치의 구조를 나타내는 단면도.
도 5a 내지 5i는 도 3에서 절취선 II-II'로 자른 단면으로 본 발명에 의한 유기전계발광 표시장치를 제조하는 공정을 나타내는 단면도들.
이하, 첨부한 도면 도 3, 도 4 그리고, 도 5a 내지 5i를 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지된 내용 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 3은 본 발명에 의한 유기전계발광 표시장치의 구조를 나타내는 평면도이다. 도 4는 도 3에서 절취선 II-II'로 자른 단면으로 본 발명에 의한 유기전계발광 표시장치의 구조를 나타내는 단면도이다.
도 3 및 도 4를 참조하면, 본 발명에 의한 유기전계발광 표시장치는 박막트랜지스터(ST, DT) 및 박막트랜지스터(ST, DT)와 연결되어 구동되는 유기발광 다이오드(OLED)가 형성된 박막트랜지스터 기판, 박막트랜지스터 기판과 대향하여 유기 접합층(POLY)을 사이에 두고 접합하는 캡(ENC)을 포함한다. 박막 트랜지스터 기판은 스위칭 TFT(ST), 스위칭 TFT와 연결된 구동 TFT(DT), 구동 TFT(DT)에 접속된 유기발광 다이오드(OLED)를 포함한다. 캡(ENC)과 박막 트랜지스터 기판 사이의 간격을 균일하게 유지하기 위해서 박막 트랜지스터 기판에는 스페이서(SP)를 더 포함할 수 있다.
이하, 본 발명에 관련이 있는 박막 트랜지스터 기판을 중심으로 상세히 설명한다. 유리 기판(SUB) 위에 스위칭 TFT(ST)는 게이트 라인(GL)과 데이터 라인(DL)이 교차하는 부위에 형성되어 있다. 스위칭 TFT(ST)는 화소를 선택하는 기능을 한다. 스위칭 TFT(ST)는 게이트 라인(GL)에서 분기하는 게이트 전극(SG)과, 반도체 층(SA)과, 소스 전극(SS)과, 드레인 전극(SD)을 포함한다. 그리고, 구동 TFT(DT)는 스위칭 TFT(ST)에 의해 선택된 화소의 애노드 전극(ANO)을 구동하는 역할을 한다. 구동 TFT(DT)는 스위칭 TFT(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG)과, 반도체층(DA), 구동 전류 전송 배선(VDD)에 연결된 소스 전극(DS)과, 드레인 전극(DD)을 포함한다. 구동 TFT(DT)의 드레인 전극(DD)은 유기발광 다이오드의 애노드 전극(ANO)과 연결되어 있다.
도 4에서는, 탑 게이트(Top Gate) 구조의 박막트랜지스터를 도시하였으나, 다른 구조의 박막트랜지스터를 적용할 수도 있다. 도 4의 경우, 스위칭 TFT(ST)의 반도체 층(SA) 및 구동 TFT(DT)의 반도체 층(DA)들이 기판(SUB) 위에 먼저 형성되고, 그 위를 덮는 게이트 절연막(GI) 위에 게이트 전극들(SG, DG)이 반도체 층들(SA, DA)의 중심부에 중첩되어 형성된다. 한편, 반도체 층들(SA, DA)의 양 측면에는 콘택홀들을 통해 소스 전극들(SS, DS) 및 드레인 전극들(SD, DD)이 연결된다. 소스 전극(SS, DS) 및 드레인 전극(SD, DD)는 게이트 전극들(SG, DG)을 덮는 절연막(IN) 위에 형성된다.
또한, 화소 영역이 배치되는 표시 영역의 외주부에는, 각 게이트 라인(GL)의 일측 단부에 형성된 게이트 패드(GP), 각 데이터 라인(DL)의 일측 단부에 형성된 데이터 패드(DP), 그리고 각 구동 전류 전송 배선(VDD)의 일측 단부에 형성된 구동 전류 패드(VDP)가 배치된다. 스위칭 TFT(ST)와 구동 TFT(DT)가 형성된 기판(SUB) 위에 보호막(PAS)이 전면 도포된다. 그리고, 게이트 패드(GP), 데이터 패드(DP), 구동 전류 패드(VDP), 그리고, 구동 TFT(DT)의 드레인 전극(DD)을 노출하는 콘택홀들이 형성된다. 그리고, 기판(SUB) 중에서 표시 영역 위에는 평탄화 막(PL)이 도포된다. 평탄화 막(PL)은 유기발광 다이오드(OLED)를 구성하는 유기막(OL)을 매끈한 평면 상태에서 도포하기 위해 기판 표면의 거칠기를 균일하게 하는 기능을 한다.
평탄화 막(PL) 위에는 콘택홀을 통해 구동 TFT(DT)의 드레인 전극(DD)과 접촉하는 애노드 전극(ANO)이 형성된다. 또한, 평탄화 막(PL)이 형성되지 않은 표시 영역의 외주부에서도, 보호막(PAS)에 형성된 콘택홀을 통해 노출된 게이트 패드(GP), 데이터 패드(DP) 그리고 구동 전류 패드(VDP) 위에 형성된 게이트 패드 단자(GPT), 데이터 패드 단자(DPT) 그리고 구동 전류 패드 단자(VDPT)가 각각 형성된다. 표시 영역 내에서 특히 화소 영역을 제외한 기판(SUB) 위에 뱅크(BA)가 형성된다. 그리고, 뱅크(BA)의 일부 상부에 스페이서(SP)를 더 형성한다.
이렇게 형성된 박막 트랜지스터 기판 위에, 유기박막 공정을 통해, 애노드 전극(ANO)과 위에 유기막(OL)을 적층한다. 그리고, 유기막(OL) 위에는 캐소드 전극(CAT)를 적층하여, 유기발광 다이오드(OLED)를 완성한다.
본 발명에서는 40인치 이상의 대면적 유기전계발광 표시장치의 경우를 고려한 것이다. 따라서, 대면적으로 확장함에 따라서 각종 배선들의 길이가 길어지고, 이에 따라 선 저항이 높아지는 것을 방지하는 구조가 필요하다. 특히, 유기 다이오드를 구동하기 위한 구동 전류를 공급하는 구동 전류 배선(VDD) 혹은 기준 전압을 인가하는 배선의 경우에는 전압 강하가 발생할 경우, 휘도 값을 저하시키는 가장 주된 원인이 된다.
본 발명에서는 박막 트랜지스터 기판 상태에서, 구동 전류 배선(VDD)들을 서로 연결하는 그물망 구조의 보조 배선(ME)을 더 포함한다. 특히, 구동 TFT(DT)의 드레인 전극(DD)을 노출하는 콘택홀을 형성할 때, 구동 전류 배선(VDD)의 일부를 노출하는 구동 배선 콘택홀(VH)을 더 형성한다. 그리고, 애노드 전극(ANO)을 형성하는 과정에서 구동 배선 콘택홀(VH)을 통해 구동 전류 배선(VDD)들을 연결하며 평탄화막(PL) 표면에서 그물망 구조를 갖고 배치된 저 저항 보조 배선(ME)을 더 형성한다.
도 3에서는 편의상, 보조 배선(ME)가 기판의 상변에만 하나 배치된 구조를 도시하였으나, 게이트 배선(GL)과 나란하게 기판을 가로지르는 다수 개의 보조 배선(ME)들이 형성되어 그물망 구조를 가질 수 있다. 보조 배선(ME)은 각 게이트 배선(GL)마다 하나씩 배치될 수도 있고, 2개 혹은 3개의 게이트 배선마다 하나씩 배치될 수도 있다. 또한, 가로 방향으로 배치된 보조 배선(ME)들은 기판의 가장자리에 형성된 수직 배선부에 서로 연결되는 것이 바람직하다.
이로써, 유기전계발광 표시장치의 면적이 커져서, 구동 전류 배선(VDD)이 길어진다 하더라도, 보조 배선(ME)으로 인해 저항값이 상승하지 않는다. 이러한 구조를 갖는 유기전계발광 표시장치는 전체 표시면적에 걸쳐서 균일한 휘도 분포를 유지할 수 있다. 이하, 도 5a 내지 5i를 참조하여 본 발명에 의한 대면적 유기전계발광 표시장치의 제조 방법을 상세히 설명한다. 도 5a 내지 5i는 도 3에서 절취선 II-II'로 자른 단면으로 본 발명에 의한 유기전계발광 표시장치를 제조하는 공정을 나타내는 단면도들이다.
기판(SUB) 위에 버퍼 층(BUF)을 전면 도포한다. 버퍼 층(BUF)은 평탄도 유지 및 이후 도포되는 다른 박막 층의 접착성을 향상하기 위한 다양한 목적으로 도포한다. 버퍼 층(BUF) 위에 반도체 물질을 전면 도포하고 제1 마스크 공정으로 패턴하여 반도체 층(SE)을 형성한다. 반도체 층(SE)은 스위칭 TFT(ST) 및 구동 TFT(DT)의 소스-드레인 영역 및 채널 층 영역에 걸쳐 형성한다. 또한, 화소 영역 내에도 일부 중첩하도록 형성하는 보조 용량(STG)에도 반도체 층(SE)을 형성하는 것이 바람직하다. (도 5a)
반도체 층(SE)이 형성된 기판 전면에 산화 실리콘(SiOx) 및 질화 실리콘(SiNx)와 같은 절연물질을 전면 도포하여 게이트 절연막(GI)을 형성한다. 게이트 절연막(GI) 위에 투명 도전물질과 게이트 금속 물질을 연속으로 도포한다. 투명 도전물질은 ITO(Indium Tin Oxide) 혹은 IZO(Indium Zinc Oxide)를 포함할 수 있다. 게이트 금속 물질은 저항이 낮은 구리(Cu), 알루미늄(Al), 니켈(Ni), 탄탈(Ta), 티타늄(Ti) 혹은 몰리브덴(Mo)와 같은 금속 혹은 그 합금 물질을 포함한다. 게이트 금속 물질 위에 포토레지스트(PR)을 도포하고 제2 마스크 공정으로 패턴하여 게이트 패드(GP), 게이트 배선(GL), 스위칭 TFT(ST)의 게이트 전극(SG), 구동 TFT(DT)의 게이트 전극(DG), 그리고, 보조 용량 전극(ST)을 형성한다. 이 때, 제2 마스크 공정은 하프톤 마스크를 사용하여 보조 용량 전극(ST) 위에는 포토레지스트(PR)이 남지 않도록 하고, 나머지 게이트 요소들 위에는 포토레지스트(PR)가 남아 있도록 형성한다. (도 5b)
노출된 보조 용량 전극(ST)을 추가로 식각하여, 보조 용량 전극(ST)의 상층부인 게이트 금속 물질을 제거하여, 보조 용량 전극(ST)은 투명 도전 물질로만 형성되도록 한다. 그 후에, 포토레지스트(PR)가 일부 남아 있는 상태에서, 고 농도 불순물을 기판 전면에 도핑한다. 그 결과, 남아 있는 포토레지포(PR)가 마스크가 되어 반도체 층(SE)에 고 농도 불순물이 도핑된다. 스위칭 TFT(ST)와 구동 TFT(DT)의 반도체 층(SE)에는 게이트 전극들(SG, DG)을 덮는 포토레지스트(PR)에 의해 노출된 양측변들은 도핑된 고농도 불순물에 의해 오믹층(n+)으로 변한다. 한편, 고 농도 불순물은 투명 도전 물질로만 형성된 보조 용량 전극(ST)을 투과하여 그 하부에 위치한 반도체 층(SE)에도 도핑되어, 보조 용량 형성을 위한 보조 용량 제2 전극(ST2)이 형성된다. (도 5c)
게이트 요소 위에 남아 있던 포토레지스트(PR)들을 모두 제거한다. 그리고, 게이트 전극들(SG, DG)을 마스크로 하여, 기판 전면에 저 농도 불순물을 도핑한다. 그러면, 스위칭 TFT(ST)와 구동 TFT(DT)의 오믹층(n+)과 반도체 채널층들(SA, DA) 사이에 저 농도 불순물 층(n-)들이 형성된다. 저 농도 불순물 층(n-)은 박막 트랜지스터의 오프-전류를 낮추어 주기 위해 형성한다. (도 5d)
반도체 채널층(SA, DA), 오믹층(n+), 그리고 저 농도 불순물 층(n-)이 완성된 기판(SUB) 전면에 절연물질을 도포하여 절연층(IN)을 형성한다. 제3 마스크 공정으로 절연층(IN)과 게이트 절연막(GI)을 패턴하여, 게이트 패드(GP)를 노출하는 게이트 패드 콘택홀(GPH) 그리고, 오믹층(n+)들을 노출하는 오믹 콘택홀(OH)들을 형성한다. 또한, 스위칭 TFT(ST)의 드레인 전극(SD)과 구동 TFT(DT)의 게이트 전극(DG)을 서로 연결하기 위해, 구동 TFT(DT)의 게이트 전극(DG)을 노출하는 구동 게이트 콘택홀(SDH)을 형성한다. (도 5e)
콘택홀들이 형성된 기판(SUB) 전면에 소스-드레인 금속 물질을 도포하고 제 4 마스크 공정으로 패턴하여 소스-드레인 요소를 형성하여 박막 트랜지스터들(ST, DT)을 완성한다. 소스-드레인 요소에는 스위칭 TFT(ST)의 소스 전극(SS) 및 드레인 전극(SD), 구동 TFT(DT)의 소스 전극(DS) 및 드레인 전극(DD), 데이터 배선(DL), 데이터 패드(DP), 구동 전류 배선(VDD) 그리고, 구동 전류 패드(VDP)를 포함한다. 또한, 보조 용량 전극(ST)과 중첩하는 보조 용량 제3 전극(ST3)을 더 포함한다. 따라서, 보조 용량 전극(ST)과 보조 용량 제2 전극(ST2) 사이에 개재된 게이트 절연막(GI)의 공간과, 보조 용량 전극(ST)과 보조 용량 제3 전극(ST3) 사이에 개재된 절연층(IN)의 공간에 각각 보조 용량(STG)이 형성된다. (도 5f)
박막 트랜지스터들(ST, DT) 및 보조 용량(STG)이 형성된 기판(SUB) 전면에 유기물질을 도포하여 평탄화막(PL)을 형성한다. 제5 마스크 공정으로 평탄화막(PL)을 패턴하여, 구동 TFT(DT)의 드레인 전극(DD)의 일부를 노출하는 화소 콘택홀(PH) 및 구동 전류 배선(VDD)의 일부를 노출하는 구동 배선 콘택홀(VH)을 형성한다. 이때, 게이트 패드(GP), 데이터 패드(DP) 및 구동 전류 패드(VDP) 영역도 함께 노출시키는 것이 바람직하다. (도 5g)
화소 콘택홀(PH) 및 구동 배선 콘택홀(VH)들이 형성되고 패드부들이 노출된 상태에서, 기판(SUB) 전면에 투명 도전 물질과 저 저항 금속 물질을 연속으로 도포한다. 제6 마스크 공정으로 투명 도전 물질과 저 저항 금속 물질을 패턴하여, 애노드 전극(ANO), 보조 배선(ME), 게이트 패드 단자(GPT), 데이터 패드 단자(DPT) 그리고, 구동 전류 패드 단자(VDPT)를 형성한다. 애노드 전극(ANO)은 화소 콘택홀(PH)를 통해, 구동 TFT(DT)의 드레인 전극(DD)과 접촉한다. 보조 배선(ME)은 구동 배선 콘택홀(VH)을 통해, 구동 전류 배선(VDD)의 일부와 접촉한다. 투명 도전 물질로 사용하는 ITO나 IZO의 저항은 금속 물질보다 저항 값이 크다. 보조 배선(ME)은 저항 값이 낮을 수록 좋으므로 저 저항 금속 물질을 포함하는 것이 바람직하다. 한편, 애노드 전극(ANO)은 투명 상태를 유지하여야 하므로, 투명 도전 물질만 포함하는 것이 바람직하다. 이를 위해, 제6 마스크 공정에서도 하프-톤 마스크를 사용하여, 애노드 전극(ANO)만 선택적으로 투명 도전 물질로만 형성하는 것이 바람직하다. 게이트 패드 단자(GPT), 데이터 패드 단자(DPT) 및 구동 전류 패드 단자(VDPT)들은 필요에 따라 투명 도전 층만 포함할 수도 있고, 저 저항 금속 물질도 더 포함할 수도 있다. 도면에서는, 패드 단자들도 보조 배선(ME)과 동일한 구조를 갖는 경우를 나타내었다. (도 5h)
애노드 전극(ANO)과 보조 배선(ME)이 형성된 기판(SUB) 전면에 유기 물질을 도포하고 제7 마스크로 패턴하여, 뱅크(BA)를 형성한다. 뱅크(BA)는, 표시 영역 내에서, 애노드 전극(ANO)의 일부 영역을 제외한 나머지 영역들을 모두 덮음으로써, 추후 공정에서 애노드 전극(ANO) 위에 도포될 유기발광층이 편평한 표면에 도포될 수 있도록 하기 위해 형성한다. 뱅크(BA)를 패턴할 때, 표시 영역 외부에 위치한 게이트 패드 단자(GPT), 데이터 패드 단자(DPT) 및 구동 전류 패드 단자(VDPT)들은 노출하는 것이 바람직하다. (도 5i)
이로써, 본 발명에서는 7회의 마스크 공정으로 유기전계발광 표시장치에 사용할 박막 트랜지스터 기판을 제조할 수 있다. 또한, 본 발명에서는 구동 전류 배선의 저항을 낮추기 위해 그물망 구조로 배치되는 보조 배선을 더 구비하면서도 7회의 마스크 공정으로 제조할 수 있다.
이후, 본 발명에 의해 형성된 박막 트랜지스터 기판을 유기박막 공정에 투입하여 애노드 전극(ANO) 위에 유기발광 다이오드를 더 형성하고, 캡으로 밀봉하여 유기전계발광 표시장치를 완성한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.
ST: 스위칭 TFT DT: 구동 TFT
SG: 스위칭 TFT 게이트 전극 DG: 구동 TFT 게이트 전극
SS: 스위칭 TFT 소스 전극 DS: 구동 TFT 소스 전극
SD: 스위칭 TFT 드레인 전극 DD: 구동 TFT 드레인 전극
SA: 스위칭 TFT 반도체 층 DA: 구동 TFT 반도체 층
GL: 게이트 배선 DL: 데이터 배선
VDD: 구동 전류 배선 GP: 게이트 패드
DP: 데이터 패드 GPT: 게이트 패드 단자
DPT: 데이터 패드 단자 VDP: 구동 전류 패드
VDPT: 구동 전류 패드 단자 GPH: 게이트 패드 콘택홀
DPH: 데이터 패드 콘택홀 VPH: 구동 전류 패드 콘택홀
GI: 게이트 절연막 IN: 절연막
PAS: 보호막 PL: 평탄화 막
OL: 유기막 OLED: 유기발광 다이오드
POLY: 유기 합착막 ENC: 캡
ME: (저 저항) 보조 배선 VH: 구동 배선 콘택홀
STG: 보조 용량 ST: 보조 용량 전극
ST2: 보조 용량 제2 전극 ST3: 보조 용량 제3 전극
n+: 오믹층 n-: 저 농도 불순물 층
OH: 오믹 콘택홀 SDH: 구동 게이트 콘택홀

Claims (8)

  1. 기판;
    상기 기판 위에서 서로 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선;
    상기 데이터 배선과 평행하게 배열하는 구동 전류 배선;
    상기 게이트 배선과 상기 데이터 배선에 연결되어 상기 화소 영역에 할당된 스위칭 박막 트랜지스터;
    상기 스위칭 박막 트랜지스터와 상기 구동 전류 배선에 연결되어 상기 화소 영역에 할당된 구동 박막 트랜지스터;
    상기 스위칭 박막 트랜지스터 및 상기 구동 박막 트랜지스터를 덮는 평탄화막;
    상기 평탄화막 위에서, 상기 구동 박막 트랜지스터에 연결되어 상기 화소 영역 내에 형성된 애노드 전극; 그리고
    상기 평탄화 막 위에서, 상기 게이트 배선과 평행하게 배열하며 상기 구동 전류 배선에 연결된 보조 배선을 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  2. 제 1 항에 있어서,
    상기 애노드 전극은 투명 도전 물질을 포함하고; 그리고
    상기 보조 배선은 상기 투명 도전 물질 및 상기 투명 도전 물질 위에 적층된 금속 물질을 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  3. 제 1 항에 있어서,
    상기 화소 영역 내에 형성되며, 상기 게이트 배선에서 분기하는 보조 용량 전극 및 상기 구동 박막 트랜지스터와 연결된 제2 보조 용량 전극을 포함하는 보조 용량을 더 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  4. 기판 위에 반도체 층을 형성하는 제1 마스크 공정;
    상기 반도체 층을 덮는 게이트 절연막을 도포하고, 상기 게이트 절연막 위에 상기 반도체 층과 중첩하는 게이트 전극을 형성하고, 상기 게이트 전극을 마스크로 상기 반도체 층에 불순물을 도핑하여 오믹층과 채널층을 형성하는 제2 마스크 공정;
    상기 게이트 전극 위에 절연층을 형성하고, 상기 절연층 및 상기 게이트 절연막을 패턴하여 상기 오믹층을 노출하는 오믹 콘택홀을 형성하는 제3 마스크 공정;
    상기 절연층 위에서 상기 오믹 콘택홀을 통해 상기 오믹층과 접촉하는 소스 전극, 드레인 전극을 형성하여 박막 트랜지스터를 완성하는 제4 마스크 공정;
    상기 박막 트랜지스터 위에 보호막을 도포하고 패턴하여 상기 드레인 전극의 일부를 노출하는 화소 콘택홀을 형성하는 제5 마스크 공정;
    상기 보호막 위에서 상기 화소 콘택홀을 통해 상기 드레인 전극과 접촉하는 애노드 전극을 형성하는 제6 마스크 공정; 그리고,
    상기 애노드 전극 위에 평탄화막을 도포하고 패턴하여, 상기 애노드 전극의 일부를 노출하는 뱅크를 형성하는 제7 마스크 공정을 포함하는 것을 특징으로 하는 유기전계발광 표시장치 제조 방법.
  5. 제 4 항에 있어서,
    상기 제1 마스크 공정에서,
    상기 반도체 층은 상기 박막 트랜지스터의 소스 영역, 채널 영역 및 드레인 영역을 포함하는 반도체 영역과, 상기 애노드 전극의 일부와 중첩하는 보조 용량 영역에 형성하고;
    상기 제2 마스크 공정에서,
    상기 게이트 전극은 투명 도전 물질과 금속 물질을 적층하여 형성하고, 상기 보조 용량 영역에 형성된 상기 반도체 층과 중첩하며 상기 투명 도전 물질만 포함하는 보조 용량 전극을 더 형성하고, 상기 투명 도전 물질을 투과하여 상기 보조 용량 영역에 형성된 상기 반도체 층에 상기 불순물을 도핑하여 보조 용량 제2전극을 형성하고; 그리고,
    상기 제4 마스크 공정에서,
    상기 보조 용량 전극과 중첩하는 보조 용량 제3 전극을 더 형성하는 것을 특징으로 하는 유기전계발광 표시장치 제조 방법.
  6. 제 4 항에 있어서,
    상기 제4 마스크 공정은, 상기 소스 전극과 연결되는 구동 전류 배선을 더 형성하고;
    상기 제5 마스크 공정은, 상기 구동 전류 배선의 일부를 노출하는 구동 배선 콘택홀을 더 형성하고; 그리고,
    상기 제6 마스크 공정은, 상기 구동 배선 콘택홀을 통해 상기 구동 전류 배선을 연결하는 보조 배선을 더 형성하는 것을 특징으로 하는 유기전계발광 표시장치 제조 방법.
  7. 제 6 항에 있어서,
    상기 제6 마스크 공정에서, 투명 도전 물질과 금속 물질을 적층하고 하프톤 마스크로 패턴하여 상기 애노드 전극은 상기 투명 도전 물질만을 포함하고, 상기 보조 배선은 상기 투명 도전 물질과 상기 금속 물질이 적층된 구조를 갖도록 형성하는 것을 특징으로 하는 유기전계발광 표시장치 제조 방법.
  8. 제 4 항에 있어서,
    상기 뱅크에 의해 노출된 상기 애노드 전극 위에 유기발광 물질을 도포하는 단계;
    상기 유기발광 물질 위에 캐소드 전극을 형성하여 유기발광 다이오드를 완성하는 단계; 그리고,
    상기 유기발광 다이오드가 완성된 상기 기판 위에 캡을 부착하는 단계를 더 포함하는 것을 특징으로 하는 유기전계발광 표시장치 제조 방법.
KR1020110139530A 2011-12-21 2011-12-21 유기전계발광 표시장치 및 그 제조 방법 KR101855259B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110139530A KR101855259B1 (ko) 2011-12-21 2011-12-21 유기전계발광 표시장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110139530A KR101855259B1 (ko) 2011-12-21 2011-12-21 유기전계발광 표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130071996A true KR20130071996A (ko) 2013-07-01
KR101855259B1 KR101855259B1 (ko) 2018-06-25

Family

ID=48986853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110139530A KR101855259B1 (ko) 2011-12-21 2011-12-21 유기전계발광 표시장치 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101855259B1 (ko)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150006706A (ko) * 2013-07-09 2015-01-19 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법
KR20150014201A (ko) * 2013-07-29 2015-02-06 엘지디스플레이 주식회사 면 봉지 방식의 유기발광 다이오드 표시장치
KR20150014809A (ko) * 2013-07-30 2015-02-09 엘지디스플레이 주식회사 면 봉지 방식의 유기발광 다이오드 표시장치 및 그 제조 방법
KR20150026065A (ko) * 2013-08-30 2015-03-11 엘지디스플레이 주식회사 면 봉지 방식의 유기발광 다이오드 표시장치
KR20150066867A (ko) * 2013-12-09 2015-06-17 엘지디스플레이 주식회사 초고해상도 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20150143967A (ko) * 2014-06-13 2015-12-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160030009A (ko) * 2014-09-05 2016-03-16 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR20160057587A (ko) * 2014-11-13 2016-05-24 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조방법
KR20160128548A (ko) * 2015-04-28 2016-11-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160150199A (ko) * 2015-06-19 2016-12-29 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20170039800A (ko) * 2015-10-01 2017-04-12 삼성디스플레이 주식회사 반도체 소자 및 그의 제조 방법
WO2023241297A1 (zh) * 2022-06-14 2023-12-21 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150006706A (ko) * 2013-07-09 2015-01-19 엘지디스플레이 주식회사 유기전계발광 표시소자 및 그 제조방법
KR20150014201A (ko) * 2013-07-29 2015-02-06 엘지디스플레이 주식회사 면 봉지 방식의 유기발광 다이오드 표시장치
KR20150014809A (ko) * 2013-07-30 2015-02-09 엘지디스플레이 주식회사 면 봉지 방식의 유기발광 다이오드 표시장치 및 그 제조 방법
KR20150026065A (ko) * 2013-08-30 2015-03-11 엘지디스플레이 주식회사 면 봉지 방식의 유기발광 다이오드 표시장치
KR20150066867A (ko) * 2013-12-09 2015-06-17 엘지디스플레이 주식회사 초고해상도 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20150143967A (ko) * 2014-06-13 2015-12-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160030009A (ko) * 2014-09-05 2016-03-16 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR20160057587A (ko) * 2014-11-13 2016-05-24 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조방법
KR20160128548A (ko) * 2015-04-28 2016-11-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20160150199A (ko) * 2015-06-19 2016-12-29 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20170039800A (ko) * 2015-10-01 2017-04-12 삼성디스플레이 주식회사 반도체 소자 및 그의 제조 방법
WO2023241297A1 (zh) * 2022-06-14 2023-12-21 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置

Also Published As

Publication number Publication date
KR101855259B1 (ko) 2018-06-25

Similar Documents

Publication Publication Date Title
KR101855259B1 (ko) 유기전계발광 표시장치 및 그 제조 방법
KR102302362B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9362533B2 (en) Organic light emitting display device and method for manufacturing the same
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
KR20220029639A (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
USRE48032E1 (en) Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate
CN102983141B (zh) 具有氧化物薄膜晶体管的平板显示装置及其制造方法
KR102178471B1 (ko) 대면적 투명 유기발광 다이오드 표시장치
JP2019121598A (ja) 上部発光型有機発光ダイオード表示装置
KR20180049780A (ko) 이중층 산화물 반도체 물질을 구비한 박막 트랜지스터 기판
KR102346544B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
WO2019012769A1 (ja) 表示装置、および表示装置の製造方法
JP5253686B2 (ja) アクティブマトリクス基板、表示装置、およびアクティブマトリクス基板の製造方法
KR20170078075A (ko) 유기 발광 다이오드 표시 장치
US10825840B2 (en) Thin-film transistor panel
KR101848501B1 (ko) 이중 게이트 구조를 갖는 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
US20170018574A1 (en) Ultra high density thin film transistor substrate having low line resistance structure and method for manufacturing the same
JP5275517B2 (ja) 基板及びその製造方法、表示装置
KR20150101002A (ko) 표시장치
KR20160001821A (ko) 이중 광 차단층을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판
KR101931337B1 (ko) 삼중 금속층 게이트 요소를 갖는 박막 트랜지스터 기판 제조 방법
KR20150011868A (ko) 유기발광다이오드소자 및 이의 제조방법
KR20140080235A (ko) 플렉서블 유기전계 발광소자 및 그 제조방법
KR20120080913A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right