[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN103985674B - 一种安全芯片防攻击结构及防攻击的方法 - Google Patents

一种安全芯片防攻击结构及防攻击的方法 Download PDF

Info

Publication number
CN103985674B
CN103985674B CN201410241376.1A CN201410241376A CN103985674B CN 103985674 B CN103985674 B CN 103985674B CN 201410241376 A CN201410241376 A CN 201410241376A CN 103985674 B CN103985674 B CN 103985674B
Authority
CN
China
Prior art keywords
cover plate
chip
resistance
comparator
attack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410241376.1A
Other languages
English (en)
Other versions
CN103985674A (zh
Inventor
王冬冬
张洪柳
石易明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Sinochip Semiconductors Co Ltd
Original Assignee
Shandong Sinochip Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Sinochip Semiconductors Co Ltd filed Critical Shandong Sinochip Semiconductors Co Ltd
Priority to CN201410241376.1A priority Critical patent/CN103985674B/zh
Publication of CN103985674A publication Critical patent/CN103985674A/zh
Application granted granted Critical
Publication of CN103985674B publication Critical patent/CN103985674B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
  • Vehicle Waterproofing, Decoration, And Sanitation Devices (AREA)

Abstract

本发明公开了一种安全芯片防攻击结构及防攻击的方法，依据本发明，采用盖板，以保护芯片，再开盖攻击时，会造成盖板的变形，而导致其电阻发生变化，据此进行因电阻变化所产生的信号变化的采集，从而有效防止通过开盖所导致的芯片信息的泄漏。

Description

一种安全芯片防攻击结构及防攻击的方法
技术领域
本发明涉及一种安全芯片防攻击结构及防攻击的方法。
背景技术
安全芯片使得信息的安全性大为增强，已经广泛的应用于信息安全领域，然而随着技术的发展，针对安全芯片的攻击策略也层出不穷，因而，需要针对安全芯片面临的攻击策略以及将来可能产生的攻击策略作出研究或者预研。
关于安全芯片，早期，普遍认为采用复杂的认证算法、密钥等即可保护数据，甚至电路结构避免未授权的使用，诸如IC（integrated circuit，集成电路）卡，具有比较高的安全性，然而到了上世纪90年代中期，大部分的IC卡上的芯片都能够被成功的实施反向工程。
于一些攻击策略中，对安全芯片进行物理级攻击方法，通过某种方式打开芯片的封装体，使电路结构暴露出来，然后通过如高倍显微镜、照相机进行电路结构的拍照和匹配的图像处理对电路进行解构。
针对上述通过物理解剖的攻击策略，传统芯片封装后，缺少防止其他人做开盖实验，从而容易导致芯片信息泄露。
目前安全芯片的防止措施，是在芯片内部做电路，如可在芯片内置光敏检测电路、电压检测电路、温度检测电路以及频率检测电路等电路单元对芯片的工作环境进行监控，当芯片遭受解剖重新上电或者工作环境不够理想时，产生警告信息或者匹配的安全防范措施，以防止攻击者进行分析，但是随着现在科技的进步，可以采取扫描、能量分析等手段，在开盖后可以对芯片不产生损坏的情况下，掌握芯片内部大致构造。
发明内容
为此，本发明目的在于提供一种安全芯片防攻击结构及防攻击的方法，借以提高安全芯片的抗攻击能力。
依据本发明的一个方面，于芯片的有源面覆盖有具有导电性的盖板，并于盖板至少第一方向上的预定长度设有匹配该预定长度电阻的第一检测点；
其中，第一检测点输出连接有第一比较电路，而第一比较电路输出推动执行电路；
盖板与芯片间留有填充间隙。
具体地，所述盖板为矩形盖板，其中第一方向匹配该矩形盖板之一对角线，而具有第一电阻；
进而还在该矩形盖板的另一对角线形成有第二方向，而匹配有第二电阻，并匹配有第二检测点和第二比较器，第二比较器亦输出推动所述执行电路。
进一步地，所述第一比较电路、第二比较电路，以及执行电路位于芯片的内部，而在芯片上设有用于与盖板匹配连接的焊盘。
优选地，所述焊盘分布在芯片的四角，以匹配矩形盖板的四角。
优选地，在矩形盖板的四角各设有一个贴片，相应地，在贴片的下方各形成有一个与该贴片贴合的导电接触块，每一导电接触块与相应角的焊盘匹配连接。
优选地，焊盘与导电接触块之间的连接为通过金属键合线的连接。
优选地，所述盖板为封装体所包覆。
优选地，所述第一比较电路为一比较器。
依据本发明的另一个方面，在距离芯片有源面预定距离处覆盖一具有导电性的盖板；
在盖板选定的至少第一方向上预定长度设置匹配该预定长度电阻的第一检测点，而输出第一信号；
藉由第一检测点输出连接第一比较电路，通过设定的翻转阈值，在所述电阻发生变化而使所输出的第一信号超出所述翻转阈值时，第一比较电路翻转，而送出一个开关量；
由所述开关量驱动执行电路，而产生预定的防护措施。
具体地，所述盖板为矩形盖板，从而，匹配该盖板的对角线，形成所述第一方向和第二方向，对应有第一电阻和第二电阻；
相应于第二电阻形成有第二检测点，并输出连接第二比较电路，该第二比较电路的输出信号也驱动所述执行电路。
依据本发明，采用盖板，以保护芯片，再开盖攻击时，会造成盖板的变形，而导致其电阻发生变化，据此进行因电阻变化所产生的信号变化的采集，从而有效防止通过开盖所导致的芯片信息的泄漏。
附图说明
图1为依据本发明的一种安全芯片防攻击装置的俯视结构示意图。
图2为一种芯片打线后的侧面结构示意图。
图3为一种盖板结构配置示意图。
图4为一种检测电路原理图。
图5为一种检测电路原理图。
图中：1.芯片，21-24.电压采集焊垫，31-34.导电接触块，4.键合线，5.封装基准面，6.盖板，71-74.贴片。
具体实施方式
芯片1通常为片状体，一般为矩形结构，芯片1要形成与外部链接的引脚或者其他连接结构，如图1中双点划线所表示的与外部设备连接的结构。
芯片1要进行封装，以获得所需要的结构强度和对内部的保护。
于一些攻击策略中，对封装体进行开盖，以暴露出芯片1的内部电路，然后进行芯片1内部电路的解构。
为有效避免开盖所产生的芯片数据的丢失，依据较佳的实施例，参见说明书附图1-5，一种安全芯片防攻击结构，于芯片1的有源面覆盖有具有导电性的盖板6，盖板6具有一定的电阻，一般采用金属质的盖板，如钢板、铝板、铜板或者其他金属材质的板材，还可以采用其他的导电材质板，如石墨等导电材料。
需要注意，板不代表其具有较厚的厚度，盖板6自身也可以叫做盖片，其本质是提供一种具有一定电阻的导电板材，通过变形而产生的电阻变化来提高安全性。
据此，可以根据对变形响应性比较好的材质进行制作，另外，对厚度变化的响应性也可以通过少量的实验进行验证得出。
盖板6的电阻变化可以在加电状态下被采集，电阻的变化往往表现为电流或者电压的变化，这两个量的变化与电阻的变化有直接关系，因而，可以利用这种匹配性，采集电流或者电压的变化。
图4中所示的结构为对A点的电位检测，图5中的所示的结构为对B点的电位检测。
假定对于矩形的盖板的两对角线匹配有第一电阻和第二电阻，图4中的Rc1为第一电阻，Rc2为第二电阻，第一电阻和第二电阻各串接一个电阻（R1和R2），用于A点电压和B点电压的初始设定和在第一电阻或者第二电阻发生变化时，A点电压和B点电压也会发生变化。
从而，在配置时，如第一电阻与电阻R1串接，用于设定A点电位，而第二电阻与R2串接用于设定B点电位，将第一电阻与电阻R1串接形成的支路看成一个预定长度电阻的单元，定义为电阻单元，也可以辅助有更复杂的配置。
在一些应用者，第一电阻和第二电阻也可以构造在一个回路中。
进一步地，于盖板6至少第一方向上的预定长度设有匹配该预定长度电阻的第一检测点，当电阻发生变化时，会导致在该电阻上的电压降发生变化，或者通过该电阻的电流发生变化，从而可进行电压或者电流的采集。
由于如第一电阻和第二电阻可以接入到其他回路中，因此，电阻R1和电阻R2可以不单独设置。
关于方向的数量选择，一般不多于4个，如4个时，通过产生多个电阻变化，从而更好的判断是破坏式所产生的变形，还是其他变形，并对轻微变形具有更好的检测效果，且变形未必发生在某一电阻单元的回路内，因此，较多的数量及其合理分布有助于对盖板6的全面检测。
在优选的实施例中，所述盖板6为矩形盖板，其中第一方向匹配该矩形盖板之一对角线，而具有第一电阻；
进而还在该矩形盖板的另一对角线形成有第二方向，而匹配有第二电阻，并匹配有第二检测点和第二比较器，第二比较器亦输出推动所述执行电路，第一电阻和第二电阻匹配有第一检测点和第二检测点。
当温度发生变化时，电阻值也会发生变化，如果如图4和图5所示，外界环境的变化，对第一电阻Rc1和第二电阻Rc2的影响是一样的，同时，对电阻R1和电阻R2的影响也是一样的，那么A点电位不会因此而发生明显的变化，只有在盖板6变形时，对不同方向的电阻影响不一样，会导致A点电位发生不一样的变化。
自然，电阻的温度系数未必一致，不过对于本领域的技术人员来说，其选择，必然是选择温度系数基本一致的电阻。
如前所述，在一些实施例中，还可以选择第一电阻Rc1和第二电阻Rc2同属于一个回路中的情形，两者可串联，并于两者之间的节点作为检测点。
这种双电阻的设计能够有效的提升检测的灵敏度，能够有效防止其他人破坏如金属盖片的同时避开检测路径。
如图4所示，第一检测点电位的变化，可以采用比较电路，用于产生所需要的如中断，用以驱动执行电路，因而，第一检测点输出连接有比较电路，而比较电路输出推动执行电路，如图4所示，IC1表示比较电路，输出一个Vflag，该信号输出为标志位信号，或者直接转换为如芯片1的一个外部中断信号，从而驱动相关的执行电路动作。
执行电路在各种安全芯片中已经比较成熟，如匹配有相关的中断处理程序，用于使芯片停止运行、自锁或者自毁。
另外，如图1所示，有些封装结构需要打线，打线需要定义的弧度而需要占据一定的厚度，显然盖板6不能与如所打金线短接，因而需要有一定的隔离距离，为此，盖板6与芯片1间留有填充间隙，一方面产生所需要的隔离距离，而一方面在封装时封装料可以填充进去，增加整体的结构强度。
另外，如金属板，强度比较高，能够提高封装体整体的结构强度。
所述比较电路和执行电路位于芯片的内部，而在芯片上设有用于与盖板匹配连接的焊盘（pad），如图1中所示的电压采集焊垫21、电压采集焊垫22、电压采集焊垫23和电压采集焊垫24。
参见附图1和附图3，所述焊盘分布在芯片的四角，以匹配矩形盖板的四角，以此，减少键合线的长度，如图中所示的键合线4的长度。
进一步地，在矩形盖板的四角各设有一个贴片71-74，相应地，在贴片71-74的下方各形成有一个与该贴片贴合的导电接触块31-34，每一导电接触块31-34与相应角的焊盘匹配连接，如图1所示，依次结构形成可靠的电气连接。
另外，贴片71-74与导电接触块31-34的匹配贴合能够减少连接电阻。
鉴于盖板6相对较大，用以覆盖芯片1，导电接触块31-34分布在芯片1的周围，因而焊垫通过与导电接触块之间的连接为通过金属键合线4的连接。
图2中，封装基准面5表示封装体的上底面，图中芯片被封装在内，形成保护作用，芯片1基于封装工艺打线，进行引线键合后，增加盖片6，并使盖片6上的贴片71-74与导电接触块31-34匹配通过导电胶进行粘结，盖片6的上底面在图2中可以与封装基准面同面，也可以稍低，为封装体所整体包覆。
在前述的填充间隙注入塑封胶后进行整体的塑封。
比较电路，通常叫做电压比较电路，目前已经非常成熟，为了简化结构，直接采用比较器，结构非常简单。
在前文中，已经涉及到防攻击的一些方法，更具体地，一种安全芯片防攻击方法，在距离芯片有源面预定距离处覆盖一具有导电性的盖板；
在盖板选定的至少第一方向上预定长度设置匹配该预定长度电阻的第一检测点，而输出第一信号；
藉由第一检测点输出连接第一比较电路，通过设定的翻转阈值，在所述电阻发生变化而使所输出的第一信号超出所述翻转阈值时，第一比较电路翻转，而送出一个开关量；
由所述开关量驱动执行电路，而产生预定的防护措施。
正常情况下，也就是盖板6没有被破坏时，A点电位基本保持不变，比较器IC1并不输出电压信号，当盖板6被破坏时，通常表现为相应电阻的减小，A点或者B点电位通常为降低，自然在有些实施例中，通过不同的配置，也可以表现为A点电位的提高，如A点设置在RC1的下边，A点的下边再串接一个电阻（理想状态下，该电阻阻值不变）。
当第一比较器输出信号翻转，或者说输出一个标志位信号（Vflag），或者转换为一个中断信号，驱动执行电路动作即可。
关于执行电路不再深入描述，比如可以进行芯片的自锁或者其他措施，还可以进行物理的损坏。
进一步地，所述盖板为矩形盖板，从而，匹配该盖板的对角线，形成所述第一方向和第二方向，对应有第一电阻和第二电阻；
相应于第二电阻形成有第二检测点，并输出连接第二比较电路，该第二比较电路的输出信号也驱动所述执行电路。

Claims (8)

1.一种安全芯片防攻击结构，其特征在于，于芯片的有源面覆盖有具有导电性的盖板，并于盖板至少第一方向上的预定长度设有匹配该预定长度电阻的第一检测点；
其中，第一检测点输出连接有第一比较电路，而第一比较电路输出推动执行电路；
盖板与芯片间留有填充间隙；
所述盖板为矩形盖板，其中第一方向匹配该矩形盖板之一对角线，而具有第一电阻；
进而还在该矩形盖板的另一对角线形成有第二方向，而匹配有第二电阻，并匹配有第二检测点和第二比较器，第二比较器亦输出推动所述执行电路。
2.根据权利要求1所述的安全芯片防攻击结构，其特征在于，所述第一比较电路、第二比较器，以及执行电路位于芯片的内部，而在芯片上设有用于与盖板匹配连接的焊盘。
3.根据权利要求2所述的安全芯片防攻击结构，其特征在于，所述焊盘分布在芯片的四角，以匹配矩形盖板的四角。
4.根据权利要求3所述的安全芯片防攻击结构，其特征在于，在矩形盖板的四角各设有一个贴片，相应地，在贴片的下方各形成有一个与该贴片贴合的导电接触块，每一导电接触块与相应角的焊盘匹配连接。
5.根据权利要求4所述的安全芯片防攻击结构，其特征在于，焊盘与导电接触块之间的连接为通过金属键合线的连接。
6.根据权利要求1至5任一所述的安全芯片防攻击结构，其特征在于，所述盖板为封装体所包覆。
7.根据权利要求1至5任一所述的安全芯片防攻击结构，其特征在于，所述第一比较电路为一比较器。
8.一种安全芯片防攻击方法，其特征在于，在距离芯片有源面预定距离处覆盖一具有导电性的盖板；
在盖板选定的至少第一方向上预定长度设置匹配该预定长度电阻的第一检测点，而输出第一信号；
藉由第一检测点输出连接第一比较电路，通过设定的翻转阈值，在所述电阻发生变化而使所输出的第一信号超出所述翻转阈值时，第一比较电路翻转，而送出一个开关量；
由所述开关量驱动执行电路，而产生预定的防护措施；
所述盖板为矩形盖板，从而，匹配该盖板的对角线，形成所述第一方向和第二方向，对应有第一电阻和第二电阻；
相应于第二电阻形成有第二检测点，并输出连接第二比较器，该第二比较器的输出信号也驱动所述执行电路。
CN201410241376.1A 2014-06-03 2014-06-03 一种安全芯片防攻击结构及防攻击的方法 Expired - Fee Related CN103985674B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410241376.1A CN103985674B (zh) 2014-06-03 2014-06-03 一种安全芯片防攻击结构及防攻击的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410241376.1A CN103985674B (zh) 2014-06-03 2014-06-03 一种安全芯片防攻击结构及防攻击的方法

Publications (2)

Publication Number Publication Date
CN103985674A CN103985674A (zh) 2014-08-13
CN103985674B true CN103985674B (zh) 2017-02-15

Family

ID=51277591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410241376.1A Expired - Fee Related CN103985674B (zh) 2014-06-03 2014-06-03 一种安全芯片防攻击结构及防攻击的方法

Country Status (1)

Country Link
CN (1) CN103985674B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548986B (zh) * 2016-08-23 2019-01-29 天津大学 用于抗攻击芯片的安全封装结构及封装完整性检测方法
WO2022027535A1 (zh) * 2020-08-07 2022-02-10 深圳市汇顶科技股份有限公司 安全芯片和电子设备
CN111738391B (zh) * 2020-08-07 2020-11-17 深圳市汇顶科技股份有限公司 安全芯片和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229667A (ja) * 2005-02-18 2006-08-31 Matsushita Electric Ind Co Ltd 耐タンパ装置及び耐タンパ方法
CN1855474A (zh) * 2005-04-14 2006-11-01 国际商业机器公司 用于针对加密应用实现安全多芯片模块的方法和结构
CN101567055A (zh) * 2009-06-01 2009-10-28 邓平孝 人证密码互锁装置、人证核实装置及系统和人证密码互锁与人证核实方法
CN203871311U (zh) * 2014-06-03 2014-10-08 山东华芯半导体有限公司 一种安全芯片防攻击结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130126804A (ko) * 2012-04-24 2013-11-21 이철재 불법 조작 반응 덮개

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229667A (ja) * 2005-02-18 2006-08-31 Matsushita Electric Ind Co Ltd 耐タンパ装置及び耐タンパ方法
CN1855474A (zh) * 2005-04-14 2006-11-01 国际商业机器公司 用于针对加密应用实现安全多芯片模块的方法和结构
CN101567055A (zh) * 2009-06-01 2009-10-28 邓平孝 人证密码互锁装置、人证核实装置及系统和人证密码互锁与人证核实方法
CN203871311U (zh) * 2014-06-03 2014-10-08 山东华芯半导体有限公司 一种安全芯片防攻击结构

Also Published As

Publication number Publication date
CN103985674A (zh) 2014-08-13

Similar Documents

Publication Publication Date Title
EP3336759B1 (en) Fingerprint sensing module and method for manufacturing the fingerprint sensing module
KR101394177B1 (ko) Ｂｇａ 메시 캡을 갖는 패키지-온-패키지 보안 모듈
CN107546205B (zh) 芯片封装件的篡改检测
US11610429B2 (en) Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US5389738A (en) Tamperproof arrangement for an integrated circuit device
US7768005B2 (en) Physically highly secure multi-chip assembly
CN103886299A (zh) 一种电容式指纹传感器的封装结构
US20050156292A1 (en) Reduced size semiconductor package with stacked dies
CN103985674B (zh) 一种安全芯片防攻击结构及防攻击的方法
US11023702B2 (en) Fingerprint sensing module and method for manufacturing the fingerprint sensing module
CN104517862B (zh) 一种指纹传感器封装方法和结构
US8637985B2 (en) Anti-tamper wrapper interconnect method and a device
CN104217220A (zh) 一种嵌入式的半导体指纹传感器
CN107810566A (zh) 用于电池模块的盖组件
CN102257516A (zh) 用于使电子集成电路外壳免受物理或化学侵入的设备
CN106548123A (zh) 指纹感测装置及其制造方法
CN203871311U (zh) 一种安全芯片防攻击结构
CN203799391U (zh) 一种电容式指纹传感器的封装结构
CN104065371B (zh) 安全性至关重要应用中使用的集成电路装置、方法和系统
CN111681996B (zh) 高安全的芯片封装结构及封装方法
CN204044842U (zh) 一种嵌入式的半导体指纹传感器
CN106548986B (zh) 用于抗攻击芯片的安全封装结构及封装完整性检测方法
CN204303820U (zh) 硅辐射探测器封装结构
CN108401360A (zh) 柔性电路板、检测装置及显示面板的检测方法
CN208596672U (zh) 集成电路芯片堆叠

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170215

CF01 Termination of patent right due to non-payment of annual fee