CN103972113A - 封装方法 - Google Patents
封装方法 Download PDFInfo
- Publication number
- CN103972113A CN103972113A CN201410220102.4A CN201410220102A CN103972113A CN 103972113 A CN103972113 A CN 103972113A CN 201410220102 A CN201410220102 A CN 201410220102A CN 103972113 A CN103972113 A CN 103972113A
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- plastic packaging
- packaging layer
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 215
- 238000000034 method Methods 0.000 title claims abstract description 130
- 229920003023 plastic Polymers 0.000 claims abstract description 236
- 239000004033 plastic Substances 0.000 claims abstract description 236
- 239000004020 conductor Substances 0.000 claims abstract description 45
- 238000005520 cutting process Methods 0.000 claims abstract description 42
- 238000005516 engineering process Methods 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 143
- 230000004888 barrier function Effects 0.000 claims description 49
- 230000015572 biosynthetic process Effects 0.000 claims description 42
- 238000012856 packing Methods 0.000 claims description 34
- 229920005989 resin Polymers 0.000 claims description 26
- 239000011347 resin Substances 0.000 claims description 26
- 229910000679 solder Inorganic materials 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 24
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 16
- 238000005553 drilling Methods 0.000 claims description 15
- 238000004528 spin coating Methods 0.000 claims description 9
- 238000011049 filling Methods 0.000 claims description 8
- 238000005507 spraying Methods 0.000 claims description 8
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 7
- 238000003384 imaging method Methods 0.000 claims description 7
- 239000012530 fluid Substances 0.000 claims description 6
- 238000007650 screen-printing Methods 0.000 claims description 5
- 238000003466 welding Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000003566 sealing material Substances 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 33
- 239000002184 metal Substances 0.000 description 33
- -1 polybutylene terephthalate Polymers 0.000 description 26
- 239000000758 substrate Substances 0.000 description 21
- 229910052718 tin Inorganic materials 0.000 description 21
- 239000004065 semiconductor Substances 0.000 description 14
- 229920002577 polybenzoxazole Polymers 0.000 description 13
- 229920001721 polyimide Polymers 0.000 description 13
- 229920000098 polyolefin Polymers 0.000 description 10
- 229920002635 polyurethane Polymers 0.000 description 10
- 239000004814 polyurethane Substances 0.000 description 10
- 239000004642 Polyimide Substances 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 7
- NTSDHVIXFWZYSM-UHFFFAOYSA-N [Ag].[Sb].[Sn] Chemical compound [Ag].[Sb].[Sn] NTSDHVIXFWZYSM-UHFFFAOYSA-N 0.000 description 6
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 6
- PSMFTUMUGZHOOU-UHFFFAOYSA-N [In].[Sn].[Bi] Chemical compound [In].[Sn].[Bi] PSMFTUMUGZHOOU-UHFFFAOYSA-N 0.000 description 6
- HRPKYGWRFPOASX-UHFFFAOYSA-N [Zn].[Ag].[Sn] Chemical compound [Zn].[Ag].[Sn] HRPKYGWRFPOASX-UHFFFAOYSA-N 0.000 description 6
- WGCXSIWGFOQDEG-UHFFFAOYSA-N [Zn].[Sn].[In] Chemical compound [Zn].[Sn].[In] WGCXSIWGFOQDEG-UHFFFAOYSA-N 0.000 description 6
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 6
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 6
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 6
- GZCWPZJOEIAXRU-UHFFFAOYSA-N tin zinc Chemical compound [Zn].[Sn] GZCWPZJOEIAXRU-UHFFFAOYSA-N 0.000 description 6
- 239000004952 Polyamide Substances 0.000 description 5
- 239000004695 Polyether sulfone Substances 0.000 description 5
- 239000004698 Polyethylene Substances 0.000 description 5
- 239000004743 Polypropylene Substances 0.000 description 5
- 239000004372 Polyvinyl alcohol Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 5
- 238000011161 development Methods 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 239000005038 ethylene vinyl acetate Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 5
- 229920002647 polyamide Polymers 0.000 description 5
- 229920001707 polybutylene terephthalate Polymers 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 229920006393 polyether sulfone Polymers 0.000 description 5
- 229920000573 polyethylene Polymers 0.000 description 5
- 229920005644 polyethylene terephthalate glycol copolymer Polymers 0.000 description 5
- 239000009719 polyimide resin Substances 0.000 description 5
- 229920001155 polypropylene Polymers 0.000 description 5
- 229920002451 polyvinyl alcohol Polymers 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000003973 paint Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000002313 adhesive film Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000005022 packaging material Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 210000003205 muscle Anatomy 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009415 formwork Methods 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000002522 swelling effect Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
一种封装方法，包括：形成塑封层，塑封层具有若干承载区、以及位于承载区之间的切割区，承载区内具有若干贯穿塑封层的第一开口，塑封层具有第一表面、以及与第一表面相对的第二表面；在塑封层的第一表面形成绝缘层，绝缘层内具有第二开口，第二开口还暴露出位于承载区内的第一开口周围的部分塑封层表面；在第一开口和第二开口内填充满导电材料，形成引脚结构；提供芯片结构；将芯片结构倒装于塑封层承载区表面的绝缘层上；在绝缘层表面、芯片结构表面、引线结构第一表面形成封料层；沿塑封层的切割区进行切割，形成封装结构。封装方法工艺简化、成本降低，所形成的结构形貌和电连接性能改善。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种封装方法。
背景技术
随着电子产品如手机、笔记本电脑等朝着小型化，便携式，超薄化，多媒体化以及满足大众需求的低成本方向发展，高密度、高性能、高可靠性和低成本的封装形式及其组装技术得到了快速的发展。与价格昂贵的BGA(BallGrid Array)等封装形式相比，近年来快速发展的新型封装技术，如四扁平无引脚(QFN，Quad Flat No-leadPackage)封装，由于其具有良好的热性能和电性能、尺寸小、成本低以及高生产率等众多的优点，引发了微电子封装技术领域的一场新的革命。
图1是一种封装结构实施例的剖面结构示意图，所述封装结构包括：引线框架，所述引线框架包括第一表面101、以及与第一表面101相对的第二表面102，所述引线框架具有若干承载单元103、以及位于承载单元103之间用于固定承载单元103的中筋104，每一承载单元103具有若干分立的引脚105，相邻引脚105之间具有开口(未示出)；若干半导体芯片107，所述半导体芯片107表面具有若干焊盘108，所述焊盘108上具有金属凸块109；所述半导体芯片107倒装于引线框架的第一表面101上、且与承载单元103对应，所述半导体芯片107上的金属凸块109与承载单元103的引脚105焊接在一起，形成若干封装单元，所述封装单元包括一个承载单元和半导体芯片；填充满相邻引脚105之间开口的塑封层110，所述塑封层还填充于半导体芯片107和第一表面101之间空间，并覆盖于所述引脚框架100和半导体芯片107表面，所述塑封层110暴露出引脚105第二表面102。后续沿所述中筋104的对应位置切割所述塑封层110和引脚框架100，使若干封装单元分离。
然而，在所述封装结构中，形成所述引线框架的工艺成本较高、工艺难度较大，而且所述引线框架的形貌不良，不利于半导体芯片的电性连接。
发明内容
本发明解决的问题是提供一种封装方法，所述封装方法工艺简化、成本降低，所形成的结构形貌改善、电连接性能改善。
为解决上述问题，本发明提供一种封装方法，包括：形成塑封层，所述塑封层具有若干承载区、以及位于承载区之间的切割区，所述承载区内具有若干贯穿所述塑封层的第一开口，所述塑封层具有第一表面、以及与第一表面相对的第二表面；在所述塑封层的第一表面形成绝缘层，所述绝缘层内具有暴露出第一开口的第二开口，所述第二开口的尺寸大于第一开口的尺寸，所述第二开口还暴露出位于承载区内的第一开口周围的部分塑封层表面；在所述第一开口和第二开口内填充满导电材料，在所述第一开口和第二开口内形成引脚结构，所述绝缘层暴露出引脚结构的第一表面，所述塑封层暴露出引脚结构的第二表面；提供芯片结构，所述芯片结构表面具有若干芯片连接端；将所述芯片结构倒装于塑封层承载区表面的绝缘层上，使所述芯片连接端与引线框架结构内的引脚结构第一表面电连接；在绝缘层表面、芯片结构表面、引线结构第一表面形成封料层，所述封料层包裹所述芯片结构、并填充满绝缘层和芯片结构之间的空间；沿所述塑封层的切割区对所述封料层、绝缘层和塑封层进行切割，形成封装结构，所述封装结构内的引脚结构侧壁表面具有绝缘层和塑封层覆盖。
可选的，所述塑封层的形成工艺包括：提供具有空腔的模具，所述空腔的形貌结构与所需形成的塑封层的形貌结构相同；向模具内的空腔注入塑封材料，直至所述空腔被填充满，形成塑封层；在形成塑封层之后，去除所述模具。
可选的，所述模具包括具有凹槽的第一模具板、以及第二模具板，当所述第一模具板具有凹槽的一面与第二模具板相互闭合时，所述凹槽与第二模具板的表面构成空腔。
可选的，在所述模具内形成塑封层的工艺包括：向第一模具板的凹槽内注入流体的塑封材料，直至塑封材料填充满所述凹槽，所述塑封材料的表面高于或齐平于所述第一模具板的表面；在注入塑封材料之后，使第二模具板与第一模具板具有凹槽的一面闭合，所述凹槽与第二模具板的表面构成空腔；在第二模具板与第一模具板闭合后，使空腔内的塑封材料固化，形成塑封层。
可选的，所述模具为具有空腔的容器，且所述空腔通过通孔与外部连通。
可选的，在所述模具内形成塑封层的工艺包括：向所述通孔内注入流体的塑封材料，直至所述空腔内填充满塑封材料；在填充满所述空腔之后，对所述塑封材料进行固化，在所述空腔内形成塑封层。
可选的，所述塑封层的形成工艺包括：提供塑封板；对所述塑封板进行打孔工艺，形成塑封层、以及贯穿所述塑封层的第一开口。
可选的，所述打孔工艺为激光打孔工艺或水刀工艺。
可选的，所述打孔工艺包括：在塑封板表面形成掩膜层，所述掩膜层暴露出需要形成第一开口的塑封板表面；以所述掩膜层为掩膜，刻蚀所述塑封板以形成所述第一开口，直至所述第一开口贯通所述塑封板。
可选的，所述绝缘层包括：形成于塑封层表面的第一子绝缘层、以及形成于第一子绝缘层表面的第二子绝缘层，所述第一子绝缘层内具有第二开口，所述第二子绝缘层内具有与第二开口贯通的第三开口，所述第三开口位于塑封层承载区的对应位置内；在第一开口、第二开口和第三开口内填充满导电材料，形成所述引脚结构。
可选的，所述第一子绝缘层的材料为阻焊材料，所述第二子绝缘层的材料为阻焊材料。
可选的，所述第一子绝缘层的材料为光致阻焊材料，所述第一子绝缘层的形成工艺包括：采用喷涂或旋涂工艺在塑封层的第一表面形成第一绝缘膜；对所述第一绝缘膜进行曝光显影，以去除需要形成第二开口的部分第一绝缘膜，暴露出部分塑封层表面和第一开口，形成第一子绝缘层。
可选的，所述第一子绝缘层的形成工艺包括：采用喷涂、旋涂或沉积工艺在塑封层的第一表面形成第一绝缘膜；在所述第一绝缘膜表面形成掩膜层，所述掩膜层暴露出需要形成第二开口的部分第一绝缘膜表面；以所述掩膜层为掩膜，刻蚀所述第一绝缘膜，直至暴露出塑封层表面和第一开口为止，形成第一子绝缘层。
可选的，所述塑封层的材料为树脂；所述绝缘层的材料为阻焊材料；所述导电材料为锡或锡的合金。
可选的，所述导电材料的形成工艺为丝网印刷工艺。
可选的，在第一开口和第二开口内填充导电材料之后，对高于绝缘层表面、或塑封层第二表面的部分导电材料进行平坦化工艺，所述引脚结构表面与绝缘层表面和塑封层第二表面齐平。
可选的，所述芯片连接端包括：位于芯片结构表面的若干焊垫、位于所述焊垫表面的导电凸块、以及位于所述导电凸块表面的焊球；或者，所述芯片连接端包括：位于芯片结构表面的若干焊垫、以及位于所述焊垫表面的导电凸块；或者，所述芯片连接端包括：位于芯片结构表面的若干焊垫、以及位于所述焊垫表面的焊球。
可选的，在焊垫表面形成导电凸块或焊球之前，在所述焊垫暴露出的表面形成凸下导电层，所述导电凸块或焊球形成于所述凸下导电层表面。
可选的，使所述芯片连接端与引线框架结构内的引脚结构电连接的方法为焊接工艺。
可选的，还包括：在形成封料层之后，进行切割工艺之前，在所述引脚结构的第二表面形成焊球。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的封装方法中，将所述芯片结构倒装于塑封层承载区表面的绝缘层上，使所述芯片连接端与引线框架结构内的引脚结构第一表面电连接，在形成封料层之后，沿所述塑封层的切割区对所述封料层、绝缘层和塑封层进行切割，以形成封装结构。由于所述第一开口和第二开口形成于塑封层承载区的对应区域内，即所形成的引脚结构形成于塑封层承载区的对应区域内，而所述芯片结构倒装于塑封层承载区表面的绝缘层上，因此，在进行切割之后，所述引脚结构侧壁表面仍具有绝缘层和塑封层覆盖，使得所形成的封装结构内，引脚结构除了暴露出进行电连接的第一表面和第二表面之外，引脚结构的其它表面均被塑封层和绝缘层覆盖保护。因此，能够减少引脚结构的表面受到外界污染侵害，保证了引脚结构的电性能稳定。
进一步，所述绝缘层包括：形成于塑封层表面的第一子绝缘层、以及形成于第一子绝缘层表面的第二子绝缘层，所述第一子绝缘层内具有第二开口，所述第二子绝缘层内具有与第二开口贯通的第三开口，所述引脚结构形成于第一开口、第二开口和第三开口内。所述第三开口内的部分引脚结构用于对形成于第二开口内的部分引脚结构进行再布局，使得绝缘层暴露出的引脚结构第一表面的位置适于与后续倒装的芯片结构的连接端连接。
进一步，所述导电材料为锡或锡的合金，所述锡或锡的合金延展性好，易于填充入第一开口和第二开口内，能够保证所形成的引脚结构形貌良好。而且，所述锡或锡的合金具有较大的表面张力，在第一开口和第二开口内填充的导电材料不易从塑封层第二表面的第一开口处流出，避免了导电材料的损失。
附图说明
图1是一种封装结构实施例的剖面结构示意图；
图2至图5是本发明实施例的引线框架结构的形成过程的剖面结构示意图；
图6至图7是本发明实施例的另一种引线框架结构的形成过程的剖面结构示意图；
图8至图12是本发明实施例的一种封装方法的剖面结构示意图；
图13是本发明实施例的另一种封装方法的剖面结构示意图。
具体实施方式
如背景技术所述，在所述封装结构中，形成所述引线框架的工艺成本较高、工艺难度较大，而且所述引线框架的形貌不良，不利于半导体芯片的电性连接。
经过研究发现，由于如图1所示的引线框架通过对所提供的金属基板进行刻蚀之后形成，因此对于金属材料的使用量较大，使得引线框架工艺成本提高。而且，由于对金属基板进行刻蚀的难度较大，因此使得引线框架的工艺难度提高。此外，通过刻蚀金属基板形成的引线框架形貌不良，对半导体芯片的电性连接稳定性具有不利影响。
具体的，在一实施例中，所述引线框架的形成工艺包括：提供金属基板，所述金属基板具有第一表面、以及与第一表面相对的第二表面；对所述金属基板进行刻蚀，形成贯穿所述金属基板的开口。为了避免后续在所述开口内填充塑封料时，塑封料会从所述开口泄露，在刻蚀金属基板并形成开口之后，在所述金属基板的第二表面粘附胶膜层，在所述开口内填充塑封料之后，去除所述胶膜层。然而，所述胶膜层会损伤由金属基板形成的引脚表面形貌，导致引脚的电连接稳定性能变差。
为了避免使用所述胶膜层，在另一实施例中，所述引线框架的形成工艺包括：提供金属基板，所述金属基板具有第一表面、以及与第一表面相对的第二表面；对所述金属基板的第一表面进行刻蚀，在所述金属基板内形成第一开口，所述第一开口未贯通所述金属基板；在所述第一开口内填充满塑封层；对所述金属基板的第二表面进行刻蚀，在所述金属基板内形成第二开口，所述第二开口与第一开口贯通，且所述第二开口暴露出第一开口内的塑封层。
由于所述第一开口和第二开口均未贯通所述金属基板，而且在形成第二开口时，第一开口内填充有塑封层，因此后续在所述第二开口内填充塑封材料时，塑封材料不会从第一开口泄露，从而避免了在金属基板表面粘附胶膜层。然而，由于所述塑封层材料和金属基板材料的膨胀系数差异较大，而刻蚀第二开口的刻蚀工艺在高温环境下进行，因此在刻蚀第二开口的过程中，所述塑封层和金属基板之间容易膨胀与收缩应力的不同，而造成所形成的引线框架曲翘。因此，所形成的引线框架形貌不良，导致后续与半导体芯片的电连接性能不稳定。
为了解决上述问题，本发明提出一种封装方法。其中，形成具有第一开口的塑封层，在所述塑封层表面形成具有第二开口的绝缘层，且所述第二开口暴露出第一开口、以及第一开口周围的部分塑封层表面，通过在所述第一开口和第二开口内填充导电材料以形成引脚结构。由于所述引脚结构通过在第一开口和第二开口内填充导电材料形成，因此减少了金属材料的消耗，能够使形成引脚结构的工艺简化，且工艺成本降低。而且，通过在在第一开口和第二开口内填充导电材料形成引脚结构，使所述第一开口和第二开口能够定义所述引脚结构的形貌和结构，从而保证所形成的引脚结构相貌良好，使得所述引脚结构的电连接性能稳定。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图5是本发明实施例的引线框架结构的形成过程的剖面结构示意图。
请参考图2，提供具有空腔的模具，所述空腔的形貌结构与所需形成的塑封层200的形貌结构相同；向模具内的空腔注入塑封材料，直至所述空腔被填充满，形成塑封层200。
本实施例中，所述塑封层200通过向具有空腔的模具内注入塑封材料形成。在另一实施例中，所述塑封层200通过对所提供的塑封板刻蚀形成。
所述模具内具有空腔，所述空腔定义了所需形成的塑封层200的结构和形貌，通过在所述空腔内注入塑封材料并固化，能够形成所述塑封层200，在形成塑封层200之后，去除所述模具能够进行后续的工艺。所述模具的材料为耐高温材料，且不会在高温环境下与塑封层200的材料发生化学反应。
在本实施例中，所述模具包括具有凹槽的第一模具板400、以及第二模具板，当所述第一模具板400具有凹槽的一面与第二模具板相互闭合时，所述凹槽与第二模具板的表面能够构成所述模具内的空腔。
在所述模具内形成塑封层200的工艺包括：向第一模具板400的凹槽内注入流体的塑封材料，直至塑封材料填充满所述凹槽，所述塑封材料的表面高于或齐平于所述第一模具板400的表面；在注入塑封材料之后，使第二模具板与第一模具板400具有凹槽的一面闭合，从而使凹槽与第二模具板的表面构成空腔；在第二模具板与第一模具板400闭合后，使空腔内的塑封材料固化，形成塑封层200。后续通过分离所述第一模具板400和第二模具板，能够将所述塑封层200取出。形成所述塑封层200的工艺简单，而且所述第一模具板400和第二模具板能够重复利用。
其中，在所述第一模具板400内，所述凹槽定义了塑封层200的结构，而相邻凹槽之间的第一模具板400的图形即所需形成的塑封层200内的第一开口的图形，而所述第一开口内后续用于形成引脚结构的外引脚，因此，所述凹槽之间第一模具板400的图形定义了所需形成的引脚结构的外引脚。
其次，所述第二模具板的表面平坦，且将第二模具板与第一模具板400闭合后，所述第二模具板的表面能够与第一模具板400具有凹槽的表面相接触，从而使所述凹槽的深度即所形成的塑封层200的厚度，且形成于塑封层200内的第一开口贯通所述塑封层200，使所述第一开口能够用于形成引脚结构的外引脚。
在另一实施例中，所述模具为具有空腔的容器，且所述空腔通过通孔与外部连通，通过向所述通孔内注入流体的塑封材料，能够使所述空腔内填充满塑封材料；在所述空腔填充满之后，对所述塑封材料进行固化，在所述空腔内形成塑封层。后续通过破坏所述模具能够将所述塑封层取出。
所述塑封层200的材料为树脂，所述树脂为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂；所述树脂也可以为聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇。所述塑封层200还可以为其他合适的塑封材料。
请参考图3，在形成塑封层200之后，去除所述模具，所述塑封层200具有若干承载区201、以及位于承载区201之间的切割区202，所述承载区201内具有若干贯穿所述塑封层的第一开口203，所述塑封层200具有第一表面204、以及与第一表面204相对的第二表面205。
在本实施例中，所述塑封层200在模具的空腔内形成，因此，在空腔内的塑封材料固化形成塑封层200之后，需要去除所述模具。而且，本实施例中，所述模具由相互闭合的第一模具板400和第二模具板形成，在所述塑封材料固化之后，能够使所述第一模具板400与第二模具板分离，以去除所述模具。
此外，当所述模具为整体结构，且具有与外部连通的空腔的容器时，通过向空腔内注入塑封材料以形成塑封层200之后，由外部破坏所述模具，以去除所述模具并取出所述塑封层200，例如将所述模具敲碎。
在另一实施例中，所述塑封层200还能够通过对塑封版打孔形成。具体的，所述塑封层200的形成工艺包括：提供塑封板；对所述塑封板进行打孔工艺，形成塑封层200、以及贯穿所述塑封层200的第一开口203。
所述塑封板为固态、且表面平坦，材料为树脂，所述树脂为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚苯并恶唑树脂、聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物、聚乙烯醇或其他合适的塑封材料；
所述打孔工艺为激光打孔工艺或水刀工艺，所述激光打孔工艺或水刀工艺能够精确定位到需要形成第一开口203的位置对所述塑封板进行打孔，能够使所形成的第一开口203的位置和尺寸精确易控；而且，所述打孔工艺能够精确定位，因此不会对需要形成第一开口203以外的塑封板造成热损害，能够使所形成的塑封层200平坦且形貌良好；此外，所述打孔工艺无需额外形成掩膜层或图形化的光刻胶层，能够使形成第一开口203的工艺简化、易于操作。
所述打孔工艺还能够包括：在塑封板表面形成掩膜层，所述掩膜层暴露出需要形成第一开口203的塑封板表面；以所述掩膜层为掩膜，刻蚀所述塑封板以形成所述第一开口203，直至所述第一开口203贯通所述塑封板。所述掩膜层为图形化的光刻胶层，所述光刻胶层的形成工艺包括：在塑封板表面旋涂光刻胶膜；对所述光刻胶膜进行曝光显影以图形化。
所形成的塑封层200具有若干承载区201，且所述承载区201能够呈矩阵排列，所述承载区201的表面后续用于倒装芯片结构；相邻承载区201之间的切割区202作为后续进行切割工艺的区域，从而使若干承载区201、以及倒装于承载区201上的芯片结构相互分离，以形成独立的封装结构。
所述贯通塑封层200的第一开口203用于形成引脚结构的外引脚，因此所述第一开口203形成于承载区201内，以保证后续的切割工艺不会损伤所述第一开口203内的外引脚。而且，由于所述塑封层200第二表面205暴露出的外引脚后续需要与外部电路相连接、或形成焊球，为了避免相邻外引脚之间发生短路，所述第一开口203平行于塑封层200表面方向的尺寸较小，使得相邻第一开口203之间的距离较大，以此避免后续相邻外引脚发生短接。
请参考图4，在所述塑封层200的第一表面204上形成第一子绝缘层206，所述第一子绝缘层206内具有暴露出第一开口203的第二开口207，所述第二开口207的尺寸大于第一开口203的尺寸，所述第二开口207还暴露出位于承载区201内的第一开口203周围的部分塑封层200表面。
本实施例中，所述第一子绝缘层206即所需的绝缘层。在另一实施例中，所述第一子绝缘层与后续形成于第一子绝缘层表面的第二子绝缘层共同构成所需形成的绝缘层。
本实施例中，所述第一子绝缘层206的材料为阻焊材料，所述阻焊材料包括绿油(绿漆)、聚苯并恶唑(PBO)、聚酰亚胺(PI)。此外，所述第一子绝缘层206还能够采用其它绝缘材料。
在本实施例中，所述第一子绝缘层206的材料为光致阻焊材料，所述光致阻焊材料能够被曝光显影，并直接图形化形成第二开口207。所述第一子绝缘层206的形成工艺包括：采用喷涂或旋涂工艺在塑封层200的第一表面204形成第一绝缘膜；对所述第一绝缘膜进行曝光显影，以去除需要形成第二开口207的部分第一绝缘膜，暴露出部分塑封层200表面和第一开口203，形成第一子绝缘层206。
采用光致阻焊材料形成第一子绝缘层206能够使第一子绝缘层206的形成工艺简化，无需额外形成用于刻蚀的掩膜层；其次，避免了对第一绝缘膜进行刻蚀，从而对塑封层200表面的损伤较小；再次，直接对第一绝缘膜进行曝光显影，所形成的第二开口207的尺寸和结构更为精确易控。
在另一实施例中，所述第一子绝缘层206的形成工艺包括：采用喷涂、旋涂或沉积工艺在塑封层200的第一表面203形成第一绝缘膜；在所述第一绝缘膜表面形成掩膜层，所述掩膜层暴露出需要形成第二开口207的部分第一绝缘膜表面；以所述掩膜层为掩膜，刻蚀所述第一绝缘膜，直至暴露出塑封层200表面和第一开口203为止，形成第一子绝缘层206。所述第一子绝缘层206的材料与塑封层200的材料不同，使所述第一绝缘膜相对于塑封层200具有刻蚀选择性。刻蚀所述第一绝缘膜的工艺为各向异性的干法刻蚀工艺，使所形成的第二开口207的侧壁相对于第一子绝缘层206表面垂直。
所述第二开口207用于形成内引脚，所述内引脚后续用于与芯片结构的芯片连接端电连接，因此所述第二开口207形成于承载区201的对应区域内，避免后续切割工艺对第二开口207内的引脚结构造成损伤。所述第二开口207的尺寸大于第一开口203的尺寸，因此所述第二开口207暴露出第一开口203周围的部分塑封层200表面。本实施例中，所述第二开口207靠近承载区201边缘的侧壁与第一开口203的侧壁齐平，而第二开口207暴露出靠近承载区201中心的部分塑封层200表面，所述第二开口207用于形成内引脚，因此所述内引脚向承载区201的中心延伸。
所述第二开口207用于形成引脚结构的内引脚，所述内引脚用于与后续倒装于塑封层200第一表面203上的芯片结构电连接。所述第二开口207平行于第一子绝缘层206表面方向的尺寸大于第一开口203的尺寸，并暴露出第一开口203周围的部分塑封层200表面。由于形成于第二开口207内的内引脚面积较大，因此，在后续使芯片结构的芯片连接端与所述内引脚进行焊接时，能够简化所述焊接工艺的难度，使芯片连接端与内引脚的电连接更稳定。
此外，后续在第一开口203和第二开口207内形成引脚结构之后，由于第二开口207大于第一开口203，使得第二开口207内的内引脚尺寸大于第一开口203内的外引脚尺寸，所述引脚结构不易从第一开口203和第二开口207内脱落；而且，所形成的引脚结构与塑封层200和第一子绝缘层206之间的接触面积较大，同样能够避免引脚结构的脱落。
在另一实施例中，所述第一子绝缘层与后续形成于第一子绝缘层表面的第二子绝缘层共同构成绝缘层，所述第二子绝缘层内具有第三开口，所述第三开口内形成的部分引脚结构用于对第二开口内的内引脚进行再布线，以更有利于芯片倒装。
请参考图5，在所述第一开口203(如图4所示)和第二开口207(如图4所示)内填充满导电材料，在所述第一开口203和第二开口204内形成第一引脚层208。
在本实施例中，所述第一子绝缘层206即所形成的绝缘层，所述第一引脚层208即所形成的引脚结构，所述第一子绝缘层206暴露出引脚结构的第一表面209，所述塑封层200暴露出引脚结构的第二表面210。所述引脚结构的第一表面209与第一子绝缘层206表面齐平，所述引脚结构的第二表面210与塑封层200的第二表面205齐平。
由于首先形成塑封层200、以及塑封层200第一表面204的第一子绝缘层206，且所述塑封层200内具有第一开口203，所述第一子绝缘层206内具有第二开口207，通过在所述第一开口203和第二开口207内填充导电材料以形成第一子引脚层208，以作为引脚结构，能够避免因塑封材料或绝缘材料与导电材料之间的热膨胀系数差异，而造成所形成的引脚结构发生曲翘形变等问题；而且，在第一开口203和第二开口207内填充的导电材料较少，能够避免对导电材料的浪费，使工艺简化、成本降低。
其中，所述第一开口203内用于形成引脚结构的外引脚，所述外引脚用于使后续倒装于引脚结构第二表面210的芯片结构与外部电路电连接；所述第二开口207内用于形成引脚结构的内引脚，所述内引脚与芯片结构连接端通过焊接实现电连接。因此，所述引脚结构的第一表面209为内引脚的表面，所述引脚结构的第二表面210为外引脚的表面。所述引脚结构的第一表面209面积大于第一表面209，有利于使第一表面209与后续的芯片结构连接端相互焊接；所述引脚结构的第二表面210的面积较小，能够避免相邻外引脚之间发生短路。而且，形成于第二开口207内的内引脚尺寸大于第一开口203内的外引脚尺寸，使得第一引脚层208难以从第一开口203和第二开口207内脱落。
所述导电材料的形成工艺为丝网印刷工艺，所述导电材料为锡或锡的合金，所述锡合金为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟、锡银锑中的一种或者多种组合。此外，所述第一引脚层208还能够采用其它导电材料。
所述锡或锡的合金具有良好的延展性，易于填充入第一开口203和第二开口207内，且能够与塑封层200和第一子绝缘层206的接触良好，能够使所形成的第一引脚层208形貌良好、且内部致密均匀。而且，所述锡或锡的合金具有较大的表面张力，在第一开口203和第二开口207内填充的导电材料不易从塑封层第二表面的第一开口处流出，避免了导电材料的损失。
在一实施例中，当所填充的导电材料表面高于第一子绝缘层206表面、或塑封层200的第二表面205，能够对高于第一子绝缘层206表面、或塑封层200第二表面205的部分导电材料进行平坦化工艺，使所形成的第一引脚层208表面与第一子绝缘层206表面和塑封层200第二表面205齐平。
本实施例中，所形成的塑封层具有承载区和切割区，所述承载区用于在后续工艺中倒装芯片结构，所述切割区在后续工艺中被切割去除，其中，所述承载区的塑封层内具有第一开口。在所述塑封层表面形成具有第二开口的第一子绝缘层，且所述第二开口暴露出第一开口、以及第一开口周围的部分塑封层表面，通过在所述第一开口和第二开口内填充导电材料以形成第一引脚层。由于第一引脚层通过在第一开口和第二开口内填充导电材料形成，从而减少了金属材料的消耗，能够以此降低工艺成本，而且填充导电材料的工艺简单。而且，通过在第一开口和第二开口内填充导电材料形成第一引脚层，使所述第一开口和第二开口能够定义所述第一引脚层的形貌和结构，从而保证所形成的引脚结构相貌良好、电连接性能稳定。此外，由于所述第二开口的尺寸大于第一开口的尺寸，在所述第一开口和第二开口内填充金属材料时，金属材料不易从塑封层第二表面的第一开口溢出而造成损失，而且所形成的第一引脚层不易从第一开口和第二开口中脱落。
相应的，本发明还提供一种采用上述方法所形成的引线框架结构，请继续参考图5，包括：
塑封层200，所述塑封层200具有若干承载区201、以及位于承载区201之间的切割区202，所述承载区201内具有若干贯穿所述塑封层200的第一开口(未示出)，所述塑封层200具有第一表面204、以及与第一表面204相对的第二表面205；
位于所述塑封层200的第一表面204的绝缘层，所述绝缘层内具有暴露出第一开口的第二开口(未示出)，所述第二开口的尺寸大于第一开口的尺寸，所述第二开口还暴露出位于承载区201内的第一开口周围的部分塑封层200表面；
位于所述第一开口和第二开口内的引脚结构，所述绝缘层暴露出引脚结构的第一表面209，所述塑封层暴露出引脚结构的第二表面210。
以下将对上述结构进行详细说明。
本实施例中，所述绝缘层为第一子绝缘层206，所述引脚结构为第一引脚层208。所述第一子绝缘层206暴露出引脚结构的第一表面209，所述塑封层200暴露出引脚结构的第二表面210。所述引脚结构的第一表面209与第一子绝缘层206表面齐平，所述引脚结构的第二表面210与塑封层200的第二表面205齐平。
所述塑封层200的材料为树脂，所述树脂为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂；所述树脂也可以为聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇。所述塑封层200还可以为其他合适的塑封材料。
所形成的塑封层200具有若干承载区201，且所述承载区201能够呈矩阵排列，所述承载区201的表面后续用于倒装芯片结构；相邻承载区201之间的切割区202作为后续进行切割工艺的区域，从而使若干承载区201、以及倒装于承载区201上的芯片结构相互分离，以形成独立的封装结构。
所述第一开口用于形成引脚结构的外引脚，所述第一开口形成于承载区201内；所述第二开口用于形成引脚结构的外引脚，所述第二开口形成于承载区201内。所述塑封层200第二表面205暴露出的外引脚后续需要与外部电路相连接、或形成焊球；所述内引脚后续用于与芯片结构的芯片连接端电连接。本实施例中，所述第二开口靠近承载区201边缘的侧壁与第一开口的侧壁齐平，而第二开口暴露出靠近承载区201中心的部分塑封层200表面，位于第二开口内的内引脚向承载区201的中心延伸。
所述第一子绝缘层206的材料为阻焊材料，所述阻焊材料包括绿油(绿漆)、聚苯并恶唑(PBO)、聚酰亚胺(PI)；此外，所述阻焊材料还能够为其它绝缘材料。在本实施例中，所述第一子绝缘层206的材料为光致阻焊材料
所述引脚结构的材料为锡或锡的合金，所述锡合金为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟、锡银锑中的一种或者多种组合。此外，所述引脚结构还能够采用其它导电材料。
本实施例中，所述塑封层具有承载区和切割区，所述承载区用于在后续工艺中倒装芯片结构，所述切割区在后续工艺中被切割去除。其中，所述塑封层的承载区内具有第一开口。在所述塑封层表面具有第一子绝缘层，所述第一子绝缘层内具有第二开口，所述第二开口位于承载区内。由于所述第一引脚层位于第一开口和第二开口内，而第一开口和第二开口位于承载区内，使得第一引脚层与切割区之间具有部分塑封层和第一子绝缘层进行隔离，从而保证了在后续切割所述切割区之后，所形成的独立的用于封装的结构中，所述第一引脚层的侧壁表面依旧具有部分塑封层和第一子绝缘层保护，而所述第一引脚层仅暴露出第一表面和第二表面用于电连接，能够避免所述引脚结构受到外部环境的污染，所述引脚结构的电性能更稳定。
本发明的实施例还提供了另一种引线框架结构的形成方法，在图5的基础上，请继续参考图6和图7。
请参考图6，在形成第一引脚层208之后，在第一子绝缘层206表面形成第二子绝缘层211，所述第二子绝缘层211内具有与第二开口207(如图4所示)贯通的第三开口212，所述第三开口212位于塑封层200承载区201的对应位置内。
在本实施例中，所述第二子绝缘层211与第一子绝缘层206构成所需形成的绝缘层。
本实施例中，所述第二子绝缘层211的材料为阻焊材料，所述阻焊材料包括绿油(绿漆)、聚苯并恶唑(PBO)、聚酰亚胺(PI)。此外，所述第二子绝缘层211还能够采用其它绝缘材料。所述第二子绝缘层211的材料与第一子绝缘层206的材料相同或不同。
在本实施例中，所述第二子绝缘层211的材料为光致阻焊材料，所述光致阻焊材料能够被曝光显影，并直接图形化形成第三开口212。所述第二子绝缘层211的形成工艺包括：采用喷涂或旋涂工艺在第一子绝缘层206和第一引脚层208表面形成第二绝缘膜；对所述第二绝缘膜进行曝光显影，以去除需要形成第三开口212的部分第二绝缘膜，暴露出部分第一子绝缘层206和第一引脚层208表面，形成第二子绝缘层211。
采用光致阻焊材料形成第二子绝缘层211能够使第二子绝缘层211的形成工艺简化，无需额外形成用于刻蚀的掩膜层；其次，避免了对第二绝缘膜进行刻蚀，从而对第一引脚层208和第一子绝缘层206表面的损伤较小；再次，直接对第二绝缘膜进行曝光显影，所形成的第三开口212的尺寸和结构更为精确易控。
在另一实施例中，所述第二子绝缘层211的形成工艺包括：采用喷涂、旋涂或沉积工艺在第一子绝缘层206和第一引脚层208表面形成第二绝缘膜；在所述第二绝缘膜表面形成掩膜层，所述掩膜层暴露出需要形成第三开口212的部分第二绝缘膜表面；以所述掩膜层为掩膜，刻蚀所述第二绝缘膜，直至暴露出第一子绝缘层206和第一引脚层208表面为止，形成第二子绝缘层211。所述第二子绝缘层211的材料与第一子绝缘层206的材料不同，使所述第二绝缘膜相对于第一子绝缘层206具有刻蚀选择性。刻蚀所述第二绝缘膜的工艺为各向异性的干法刻蚀工艺，使所形成的第三开口212的侧壁相对于第二子绝缘层211表面垂直。
所述第三开口212用于对形成于第一开口203(如图4所示)和第二开口207(如图4所示)内的第一引脚层208进行再布线，使后续形成于第三开口212内的第二引脚层的位置与后续倒装的芯片结构的芯片连接端相适应，以满足小尺寸芯片结构尺寸的封装需求。
所述第三开口212形成于承载区201的对应区域内，避免后续切割工艺对形成于第三开口212内的第二引脚层造成损伤。本实施例中，所述第三开口212暴露出靠近承载区中心的部分第一引脚层208、以及靠近承载区201中心的部分第一子绝缘层206表面，后续形成于第三开口212内的第二引脚层能够向承载区201的中心延伸，使得同一承载区201内的相对第二引脚层之间距离缩小，即使后续倒装的芯片结构尺寸较小，芯片连接端之间的距离较小，所述第二引脚层的位置依旧能够与芯片连接端对应，从而满足小尺寸芯片结构的封装需求。
请参考图7，在所述第三开口212(如图6所示)内填充满导电材料，形成第二引脚层213，所述第二引脚层213和第一引脚层208构成引脚结构。
所述第二引脚层213与第二子绝缘层211表面齐平。所述第二引脚层213表面后续通过焊接实现与芯片结构连接端之间的电互连。由于所述第三开口212暴露出靠近承载区中心的部分第一引脚层208、以及靠近承载区201中心的部分第一子绝缘层206表面，所形成的第二引脚层213向承载区201的中心延伸，且形成于同一承载区201内的相对第二引脚层213之间距离较小，能够满足小尺寸芯片结构的封装需求。
所述导电材料的形成工艺为丝网印刷工艺，所述导电材料为锡或锡的合金，所述锡合金为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟、锡银锑中的一种或者多种组合。此外，所述第二引脚层213还能够采用其它导电材料。
所述锡或锡的合金具有良好的延展性，易于填充入第三开口212内，且能够与第二子绝缘层211的接触良好，所形成的第二引脚层213形貌良好、内部致密均匀。
在一实施例中，当所填充的导电材料表面高于第二子绝缘层211表面时，对高于第二子绝缘层211表面的部分导电材料进行平坦化工艺，使所形成的第二引脚层213表面与第二子绝缘层211表面齐平。
本实施例中，在第一子绝缘层和第一引脚层表面形成第二子绝缘层，所述第二子绝缘层内具有暴露出部分第一子绝缘层和第一引脚层的第三开口，所述第三开口用于形成第二引脚层，所述第二引脚层与第一引脚层构成引脚结构。所述第二引脚层用于对第一引脚层进行再布线，使得第二子绝缘层暴露出的第二引脚层表面的位置与后续倒装的芯片结构的芯片连接端相对应，以满足小尺寸的芯片结构封装需求。
相应的，本发明还提供一种采用上述方法所形成的引线框架结构，请继续参考图7，包括：
塑封层200，所述塑封层200具有若干承载区201、以及位于承载区201之间的切割区202，所述承载区201内具有若干贯穿所述塑封层200的第一开口(未示出)，所述塑封层200具有第一表面204、以及与第一表面204相对的第二表面205；
位于所述塑封层200的第一表面204的第一子绝缘层206，所述第一子绝缘层206内具有暴露出第一开口的第二开口(未示出)，所述第二开口的尺寸大于第一开口的尺寸，所述第二开口还暴露出位于承载区201内的第一开口周围的部分塑封层200表面；
位于所述第一开口和第二开口内的第一引脚层208；
位于第一子绝缘层206表面的第二子绝缘层211，所述第二子绝缘层211内具有与第二开口贯通的第三开口(未示出)，所述第三开口位于塑封层200承载区201的对应位置内；
位于所述第三开口内的第二引脚层213，所述第二引脚层213和第一引脚层208构成引脚结构。
以下将对上述结构进行详细说明。
所述第二子绝缘层211与第一子绝缘层206构成所需形成的绝缘层。所述第二子绝缘层211的材料为阻焊材料，所述阻焊材料包括绿油(绿漆)、聚苯并恶唑(PBO)、聚酰亚胺(PI)。此外，所述第二子绝缘层211还能够采用其它绝缘材料。所述第二子绝缘层211的材料与第一子绝缘层206的材料相同或不同。在本实施例中，所述第二子绝缘层211的材料为光致阻焊材料，所述光致阻焊材料能够被曝光显影。
所述第三开口212位于承载区201的对应区域内，避免后续切割工艺对第二引脚层213造成损伤。本实施例中，所述第三开口212暴露出靠近承载区201中心的部分第一引脚层208、以及靠近承载区201中心的部分第一子绝缘层206表面，位于第三开口212内的第二引脚层向承载区201的中心延伸，使得同一承载区201内的相对第二引脚层之间距离缩小，能够满足小尺寸芯片结构的封装需求。
所述导电材料的形成工艺为丝网印刷工艺，所述导电材料为锡或锡的合金，所述锡合金为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟、锡银锑中的一种或者多种组合。此外，所述第二引脚层213还能够采用其它导电材料。
本实施例中，所述第二引脚层与第一引脚层构成引脚结构，所述第二引脚层用于对第一引脚层进行再布线，使得第二子绝缘层暴露出的第二引脚层表面的位置与后续倒装的芯片结构的芯片连接端相对应，满足小尺寸的芯片结构封装需求。
相应的，本发明实施例还提供一种封装方法，在图5的基础上，请继续参考图8至图11，包括：
提供如图5所示的引线框架结构。
所述引线框架结构的形成过程如图2至图5的实施例所述，在此不做赘述。
请参考图8，提供芯片结构300，所述芯片结构300表面具有若干芯片连接端301。
所述芯片结构300由晶圆经过切割而成，所述芯片结构300内具有由半导体器件和电互连结构构成的集成电路。所述芯片连接端301用于与外部电连接。
本实施例中，所述芯片连接端301包括：位于芯片结构表面的若干焊垫310；位于所述焊垫310表面的导电凸块311；位于所述导电凸块311表面的焊球312。其中，所述焊垫310与芯片结构内部的集成电路电连接，使得所述焊垫310能够作为集成电路与外部电连接的端口。
本实施例中，所述芯片结构300表面具有隔离层(未标示)，所述隔离层具有暴露出焊垫310表面的开口，所述导电凸块311形成于焊垫310暴露出的表面、以及所述隔离层内开口的侧壁表面，且所述导电凸块311的表面高于所述隔离层表面。
所述隔离层的材料为绝缘材料，所述隔离层用于在后续工艺中保护芯片结构表面；所述导电凸块311为柱体，所述导电凸块311的材料为铝、镍、钨、铂、铜、钛、铬、钽、锡、锡合金、金或银；所述焊球312的材料为锡或锡合金，所述锡合金为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟、锡银锑中的一种或者多种。
在其它实施例中，所述焊垫310表面还能够仅具有导电凸块或焊球，所述芯片连接端由焊垫310和导电凸块构成、或有焊垫310和焊球构成。
在另一实施例中，在焊垫310表面形成导电凸块311或焊球312之前，在所述焊垫310暴露出的表面、以及所述隔离层内开口的侧壁表面形成凸下导电层，所述导电凸块311或焊球312形成于所述凸下导电层表面。所述凸下导电层用于增强导电凸块311或焊球312与焊垫310之间的结合强度。
请参考图9，将所述芯片结构300倒装于塑封层200承载区201表面的绝缘层上，使所述芯片连接端300与引线框架结构内的引脚结构第一表面209电连接。
将所述芯片结构300与承载区201一一对应，使得每一芯片结构300倒装于一个承载区201内，由于所述芯片结构300、第一引脚层208均位于承载区201内，在后续进行切割工艺之后，不会暴露出所述芯片结构300或第一引脚层208的侧壁，使得芯片结构300和第一引脚层208得到保护。
本实施例中，所述绝缘层为第一子绝缘层206，所述引脚结构为第一引脚层208，所述引脚结构的第一表面209即所述第一子绝缘层206暴露出的第一引脚层208表面。
本实施例中，使所述芯片连接端300与引线框架结构内的引脚结构电连接的方法为：所述焊球212与第一引脚层208的表面相接触之后，通过回流工艺，使所述导电凸块211经由焊球212与第一引脚层208焊接在一起。
请参考图10，在绝缘层表面、芯片结构300表面、引线结构第一表面209形成封料层400，所述封料层400包裹所述芯片结构300、并填充满绝缘层和芯片结构300之间的空间。
所述封料层400用于电隔离，以实现对芯片结构300的封装。本实施例中，所述封料层400填充满第一子绝缘层206和芯片结构300之间的空间，包围所述芯片连接端300，并且覆盖于第一子绝缘层206表面。
所述封料层400的材料为树脂，所述树脂可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂；所述树脂也可以为聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇；所述封料层400还可以采用其它合适的塑封材料。
所述封料层400的形成工艺为注塑工艺(injection molding)或转塑工艺(transfer molding)。所述封料层400还可以采用其它合适的工艺形成。
请参考图11，沿所述塑封层200的切割区202(如图10所示)对所述封料层400、绝缘层和塑封层200进行切割，形成封装结构，所述封装结构内的引脚结构侧壁表面具有绝缘层和塑封层200覆盖。
由于所述第一引脚层208和芯片结构300形成于承载区201的对应区域内，经过所述切割区202进行切割之后，所述第一引脚层208靠近切割区202的侧壁表面仍具有第一子绝缘层206和塑封层200覆盖，所述第一引脚层208仅暴露出第一表面209和第二表面210。
所形成的封装结构能够通过第一引脚层208的第二表面210与外部电连接，例如与PCB电路板连接，或者与其它封装结构或芯片结构电连接。
在另一实施例中，请参考图12，在形成封料层400之后，进行切割工艺之前，在所述引脚结构的第二表面210形成焊球214；在形成所述焊球214之后，进行切割工艺，并形成封装结构。所述焊球214的材料为锡或锡合金。
本实施例中，将所述芯片结构倒装于塑封层承载区表面的绝缘层上，使所述芯片连接端与引线框架结构内的引脚结构第一表面电连接，在形成封料层之后，沿所述塑封层的切割区对所述封料层、绝缘层和塑封层进行切割，以形成封装结构。由于所述第一开口和第二开口形成于塑封层承载区的对应区域内，即所形成的引脚结构形成于塑封层承载区的对应区域内，而所述芯片结构倒装于塑封层承载区表面的绝缘层上，因此，在进行切割之后，所述引脚结构侧壁表面仍具有绝缘层和塑封层覆盖，使得所形成的封装结构内，引脚结构除了暴露出进行电连接的第一表面和第二表面之外，引脚结构的其它表面均被塑封层和绝缘层覆盖保护。因此，能够减少引脚结构的表面受到外界污染侵害，保证了引脚结构的电性能稳定。
相应的，本发明实施例还提供一种封装结构，请继续参考图11，包括：
如图5所示的引线框架结构；
芯片结构300，所述芯片结构300表面具有若干芯片连接端301；
所述芯片结构300倒装于塑封层200承载区201表面的绝缘层上，使所述芯片连接端301与引线框架结构内的引脚结构第一表面209电连接；
位于绝缘层表面、芯片结构300表面、引脚结构第一表面209的封料层400，所述封料层400包裹所述芯片结构300、并填充满绝缘层和芯片结构300之间的空间；
所述引脚结构侧壁表面具有绝缘层和塑封层200覆盖。
所述芯片结构300内具有由半导体器件和电互连结构构成的集成电路。所述芯片连接端301用于与引脚结构电连接。
以下将对上述结构进行详细说明。
本实施例中，所述芯片连接端301包括：位于芯片结构表面的若干焊垫310；位于所述焊垫310表面的导电凸块311；位于所述导电凸块311表面的焊球312。其中，所述焊垫310与芯片结构内部的集成电路电连接，使得所述焊垫310能够作为集成电路与外部电连接的端口。
本实施例中，所述芯片结构300表面具有隔离层(未标示)，所述隔离层具有暴露出焊垫310表面的开口，所述导电凸块311位于焊垫310暴露出的表面、以及所述隔离层内开口的侧壁表面，且所述导电凸块311的表面高于所述隔离层表面。
所述隔离层的材料为绝缘材料；所述导电凸块311为柱体，所述导电凸块311的材料为铝、镍、钨、铂、铜、钛、铬、钽、锡、锡合金、金或银；所述焊球312的材料为锡或锡合金，所述锡合金为锡银、锡铅、锡银铜、锡银锌、锡锌、锡铋铟、锡铟、锡金、锡铜、锡锌铟、锡银锑中的一种或者多种。
在其它实施例中，所述焊垫310表面还能够仅具有导电凸块或焊球，所述芯片连接端由焊垫310和导电凸块构成、或有焊垫310和焊球构成。
在另一实施例中，所述焊垫310与导电凸块311或焊球312之间，还具有凸下导电层，所述导电凸块311或焊球312位于所述凸下导电层表面。所述凸下导电层用于增强导电凸块311或焊球312与焊垫310之间的结合强度。
将所述芯片结构300与承载区201一一对应，即每一芯片结构300倒装于一个承载区201内。
本实施例中，所述绝缘层为第一子绝缘层206，所述引脚结构为第一引脚层208，所述引脚结构的第一表面209即所述第一子绝缘层206暴露出的第一引脚层208表面。
所述封料层400的材料为树脂，所述树脂可以为环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂或聚苯并恶唑树脂；所述树脂也可以为聚对苯二甲酸丁二酯、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烃、聚氨酯、聚烯烃、聚醚砜、聚酰胺、聚亚氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇；所述封料层400还可以采用其它合适的塑封材料。
本实施例中，所述第一引脚层和芯片结构均位于塑封层承载区的对应区域内，因此，所述第一引脚层侧壁表面具有绝缘层和塑封层覆盖，所述第一引脚层除了暴露出用于电连接的第一表面和第二表面之外，其它表面均受到保护，能够减少第一引脚层的受到外界的污染侵害，保证了第一引脚层的电性能稳定。
此外，本发明实施例还提供另一种封装方法。
请参考图13，包括：
提供如图7所示的引线框架结构；
提供芯片结构300，所述芯片结构300表面具有若干芯片连接端301；
将所述芯片结构300倒装于塑封层200承载区201对应的第二子绝缘层211上，使所述芯片连接端301与引线框架结构内的第二引脚层213表面电连接；
在第二子绝缘层211表面、芯片结构300表面、引线结构第一表面形成封料层400，所述封料层400包裹所述芯片结构300、并填充满绝缘层和芯片结构300之间的空间；
沿所述塑封层200的切割区202对所述封料层400、第二子绝缘层211、第一子绝缘层206和塑封层200进行切割，形成封装结构，所述封装结构内的引脚结构侧壁表面具有第一子绝缘层206、第二子绝缘层211和塑封层200覆盖。
以下对上述封装方法进行说明。
所述第二子绝缘层211与第一子绝缘层206构成所需形成的绝缘层，所述第二引脚层213和第一引脚层208构成引脚结构，所述第三开口位于承载区201的对应区域内，则形成于第三开口内的第二引脚层213位于承载区201的对应区域内。
所述芯片结构300、倒装芯片结构300的工艺、封料层400及其形成工艺如图8至图11的实施例所述在此不做赘述。
在另一实施例中，在形成封料层400之后，进行切割工艺之前，在所述引脚结构的第二表面形成焊球；在形成所述焊球之后，进行切割工艺，并形成封装结构。
相应的，本发明实施例还提供另一种封装结构，请继续参考图13，包括：
如图7所示的引线框架结构；
芯片结构300，所述芯片结构300表面具有若干芯片连接端301；
所述芯片结构300倒装于塑封层200承载区201对应的第二子绝缘层211上，使所述芯片连接端301与引线框架结构内的引脚结构第一表面电连接；
位于第二子绝缘层211表面、芯片结构300表面、引线结构第一表面的封料层400，所述封料层400包裹所述芯片结构300、并填充满第二子绝缘层211和芯片结构300之间的空间；
所述引脚结构侧壁表面具有第一子绝缘层206、第二子绝缘层211和塑封层200覆盖。
本实施例中，所述第二引脚层用于对第一引脚层进行再布线，由于所述第二引脚层向承载区的中心延伸，使得同一承载区内相对于的第二引脚层之间距离缩小，即使所述芯片结构尺寸较小，相邻芯片连接端之间的距离较小，所述第二引脚层依旧能够满足所述小尺寸芯片结构的封装需求。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种封装方法，其特征在于，包括：
形成塑封层，所述塑封层具有若干承载区、以及位于承载区之间的切割区，所述承载区内具有若干贯穿所述塑封层的第一开口，所述塑封层具有第一表面、以及与第一表面相对的第二表面；
在所述塑封层的第一表面形成绝缘层，所述绝缘层内具有暴露出第一开口的第二开口，所述第二开口的尺寸大于第一开口的尺寸，所述第二开口还暴露出位于承载区内的第一开口周围的部分塑封层表面；
在所述第一开口和第二开口内填充满导电材料，在所述第一开口和第二开口内形成引脚结构，所述绝缘层暴露出引脚结构的第一表面，所述塑封层暴露出引脚结构的第二表面；
提供芯片结构，所述芯片结构表面具有若干芯片连接端；
将所述芯片结构倒装于塑封层承载区表面的绝缘层上，使所述芯片连接端与引线框架结构内的引脚结构第一表面电连接；
在绝缘层表面、芯片结构表面、引线结构第一表面形成封料层，所述封料层包裹所述芯片结构、并填充满绝缘层和芯片结构之间的空间；
沿所述塑封层的切割区对所述封料层、绝缘层和塑封层进行切割，形成封装结构，所述封装结构内的引脚结构侧壁表面具有绝缘层和塑封层覆盖。
2.如权利要求1所述的封装方法，其特征在于，所述塑封层的形成工艺包括：提供具有空腔的模具，所述空腔的形貌结构与所需形成的塑封层的形貌结构相同；向模具内的空腔注入塑封材料，直至所述空腔被填充满，形成塑封层；在形成塑封层之后，去除所述模具。
3.如权利要求2所述的封装方法，其特征在于，所述模具包括具有凹槽的第一模具板、以及第二模具板，当所述第一模具板具有凹槽的一面与第二模具板相互闭合时，所述凹槽与第二模具板的表面构成空腔。
4.如权利要求3所述的封装方法，其特征在于，在所述模具内形成塑封层的工艺包括：向第一模具板的凹槽内注入流体的塑封材料，直至塑封材料填充满所述凹槽，所述塑封材料的表面高于或齐平于所述第一模具板的表面；在注入塑封材料之后，使第二模具板与第一模具板具有凹槽的一面闭合，所述凹槽与第二模具板的表面构成空腔；在第二模具板与第一模具板闭合后，使空腔内的塑封材料固化，形成塑封层。
5.如权利要求2所述的封装方法，其特征在于，所述模具为具有空腔的容器，且所述空腔通过通孔与外部连通。
6.如权利要求5所述的封装方法，其特征在于，在所述模具内形成塑封层的工艺包括：向所述通孔内注入流体的塑封材料，直至所述空腔内填充满塑封材料；在填充满所述空腔之后，对所述塑封材料进行固化，在所述空腔内形成塑封层。
7.如权利要求1所述的封装方法，其特征在于，所述塑封层的形成工艺包括：提供塑封板；对所述塑封板进行打孔工艺，形成塑封层、以及贯穿所述塑封层的第一开口。
8.如权利要求7所述的封装方法，其特征在于，所述打孔工艺为激光打孔工艺或水刀工艺。
9.如权利要求7所述的封装方法，其特征在于，所述打孔工艺包括：在塑封板表面形成掩膜层，所述掩膜层暴露出需要形成第一开口的塑封板表面；以所述掩膜层为掩膜，刻蚀所述塑封板以形成所述第一开口，直至所述第一开口贯通所述塑封板。
10.如权利要求1所述的封装方法，其特征在于，所述绝缘层包括：形成于塑封层表面的第一子绝缘层、以及形成于第一子绝缘层表面的第二子绝缘层，所述第一子绝缘层内具有第二开口，所述第二子绝缘层内具有与第二开口贯通的第三开口，所述第三开口位于塑封层承载区的对应位置内；在第一开口、第二开口和第三开口内填充满导电材料，形成所述引脚结构。
11.如权利要求10所述的封装方法，其特征在于，所述第一子绝缘层的材料为阻焊材料，所述第二子绝缘层的材料为阻焊材料。
12.如权利要求11所述的封装方法，其特征在于，所述第一子绝缘层的材料为光致阻焊材料，所述第一子绝缘层的形成工艺包括：采用喷涂或旋涂工艺在塑封层的第一表面形成第一绝缘膜；对所述第一绝缘膜进行曝光显影，以去除需要形成第二开口的部分第一绝缘膜，暴露出部分塑封层表面和第一开口，形成第一子绝缘层。
13.如权利要求11所述的封装方法，其特征在于，所述第一子绝缘层的形成工艺包括：采用喷涂、旋涂或沉积工艺在塑封层的第一表面形成第一绝缘膜；在所述第一绝缘膜表面形成掩膜层，所述掩膜层暴露出需要形成第二开口的部分第一绝缘膜表面；以所述掩膜层为掩膜，刻蚀所述第一绝缘膜，直至暴露出塑封层表面和第一开口为止，形成第一子绝缘层。
14.如权利要求1所述的封装方法，其特征在于，所述塑封层的材料为树脂；所述绝缘层的材料为阻焊材料；所述导电材料为锡或锡的合金。
15.如权利要求14所述的封装方法，其特征在于，所述导电材料的形成工艺为丝网印刷工艺。
16.如权利要求15所述的封装方法，其特征在于，在第一开口和第二开口内填充导电材料之后，对高于绝缘层表面、或塑封层第二表面的部分导电材料进行平坦化工艺，所述引脚结构表面与绝缘层表面和塑封层第二表面齐平。
17.如权利要求1所述的封装方法，其特征在于，所述芯片连接端包括：位于芯片结构表面的若干焊垫、位于所述焊垫表面的导电凸块、以及位于所述导电凸块表面的焊球；或者，所述芯片连接端包括：位于芯片结构表面的若干焊垫、以及位于所述焊垫表面的导电凸块；或者，所述芯片连接端包括：位于芯片结构表面的若干焊垫、以及位于所述焊垫表面的焊球。
18.如权利要求17所述的封装方法，其特征在于，还包括：在焊垫表面形成导电凸块或焊球之前，在所述焊垫暴露出的表面形成凸下导电层，所述导电凸块或焊球形成于所述凸下导电层表面。
19.如权利要求17所述的封装方法，其特征在于，使所述芯片连接端与引线框架结构内的引脚结构电连接的方法为焊接工艺。
20.如权利要求1所述的封装方法，其特征在于，还包括：在形成封料层之后，进行切割工艺之前，在所述引脚结构的第二表面形成焊球。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410220102.4A CN103972113B (zh) | 2014-05-22 | 2014-05-22 | 封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410220102.4A CN103972113B (zh) | 2014-05-22 | 2014-05-22 | 封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103972113A true CN103972113A (zh) | 2014-08-06 |
| CN103972113B CN103972113B (zh) | 2016-10-26 |
Family
ID=51241473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410220102.4A Active CN103972113B (zh) | 2014-05-22 | 2014-05-22 | 封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103972113B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465585A (zh) * | 2014-12-26 | 2015-03-25 | 江苏长电科技股份有限公司 | 圆片级封装结构及其工艺方法 |
| CN105118818A (zh) * | 2015-07-20 | 2015-12-02 | 东南大学 | 一种方形扁平无引脚封装结构的功率模块 |
| CN111370331A (zh) * | 2018-12-26 | 2020-07-03 | 中芯集成电路（宁波）有限公司 | 摄像组件的封装方法 |
| CN111370431A (zh) * | 2018-12-26 | 2020-07-03 | 中芯集成电路（宁波）有限公司 | 光电传感集成系统的封装方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3876953B2 (ja) * | 1998-03-27 | 2007-02-07 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| US8426255B2 (en) * | 2011-09-14 | 2013-04-23 | Chipmos Technologies, Inc. | Chip package structure and method for manufacturing the same |
-
2014
- 2014-05-22 CN CN201410220102.4A patent/CN103972113B/zh active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465585A (zh) * | 2014-12-26 | 2015-03-25 | 江苏长电科技股份有限公司 | 圆片级封装结构及其工艺方法 |
| CN105118818A (zh) * | 2015-07-20 | 2015-12-02 | 东南大学 | 一种方形扁平无引脚封装结构的功率模块 |
| CN105118818B (zh) * | 2015-07-20 | 2018-08-21 | 东南大学 | 一种方形扁平无引脚封装结构的功率模块 |
| CN111370331A (zh) * | 2018-12-26 | 2020-07-03 | 中芯集成电路（宁波）有限公司 | 摄像组件的封装方法 |
| CN111370431A (zh) * | 2018-12-26 | 2020-07-03 | 中芯集成电路（宁波）有限公司 | 光电传感集成系统的封装方法 |
| CN111370331B (zh) * | 2018-12-26 | 2023-04-18 | 中芯集成电路（宁波）有限公司 | 摄像组件的封装方法 |
| CN111370431B (zh) * | 2018-12-26 | 2023-04-18 | 中芯集成电路（宁波）有限公司 | 光电传感集成系统的封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103972113B (zh) | 2016-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102543937B (zh) | 一种芯片上倒装芯片封装及制造方法 | |
| CN103745931B (zh) | 引线框架和封装结构的形成方法 | |
| CN103730429A (zh) | 封装结构 | |
| KR20100044703A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR101837511B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| CN104364902A (zh) | 半导体封装、其制造方法及封装体叠层 | |
| CN103972111A (zh) | 引线框架结构的形成方法 | |
| CN104538375A (zh) | 一种扇出PoP封装结构及其制造方法 | |
| JP4919103B2 (ja) | ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法 | |
| CN103730380B (zh) | 封装结构的形成方法 | |
| WO2007060812A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN101859752A (zh) | 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法 | |
| CN104659004A (zh) | 一种PoP封装结构及其制造方法 | |
| CN103972113A (zh) | 封装方法 | |
| JP4963879B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20150073864A (ko) | 비아없는 기판을 갖는 집적 회로 패키징 시스템 및 그것을 제조하는 방법 | |
| CN103730378B (zh) | 封装结构的形成方法 | |
| CN103745964A (zh) | 封装结构 | |
| CN103745933B (zh) | 封装结构的形成方法 | |
| CN103745967A (zh) | 引线框架和封装结构 | |
| CN202940226U (zh) | 封装基板 | |
| CN103972186A (zh) | 封装结构 | |
| CN104659021A (zh) | 一种三维圆片级扇出PoP封装结构及其制造方法 | |
| JP3781998B2 (ja) | 積層型半導体装置の製造方法 | |
| CN103745939B (zh) | 封装结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP03 | Change of name, title or address |
Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288 Patentee after: Tongfu Microelectronics Co., Ltd. Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288 Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong |