CN103576065B - 一种晶体管阈值电压的测试电路 - Google Patents

Abstract

本发明涉及一种晶体管阈值电压的测试电路，所述测试电路包括阈值电压应力电路，所述阈值电压应力电路包括含有待测晶体管的镜像电流电路，所述镜像电流电路一端连接电源，另一端接地，所述测试电路还包括一开关电路，所述开关电路控制所述阈值电压应力电路分别处于应力状态和测量状态，通过所述两种状态来测量所述待测晶体管的阈值电压。本发明在现有技术的基础上，在所述测试电路中加入开关电路，通过所述开关电路控制待测器件在电路处于断路时处于应力状态，然后所述测试电路通路时处于测量状态，通过上述两种状态计算得到待测器件的阈值电压，此外，本发明还可以加入参照电路进一步提高所述阈值电压测量的准确度。

Description

一种晶体管阈值电压的测试电路

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种晶体管阈值电压的测试电路。

背景技术

随着半导体集成电路器件的集成度越来越高，对晶体管性能的要求也日益增高，因此对于晶体管可靠性的要求也随之提高。在CMOS工艺中，在对于P-MOS器件的可靠性进行评价时，负偏压温度不稳定性（NBTI）是一个主要考量的因素，对于多晶硅/SiON以及高K材料/金属栅栅堆都具有重要影响。负偏压温度不稳定性是指P-MOS管在偏置栅极电压和高温的作用下，由于氢离子的扩散加剧导致器件阈值电压和栅极绝缘层与衬底的界面处的氢硅键断裂，形成载流子俘获中心，从而造成器件的阈值电压（Vth）和饱和漏极电流（Idsat）发生漂移的现象，如图1所示。NBTI特性的下降会引起器件的阈值电压绝对值的增大和截止电流（Ioff）绝对值的增大，并会引起器件的饱和漏极电流和跨导（Gm）绝对值的减小。这些器件参数的变化会进一步降低晶体管的速度，并加大晶体管的失配性，最终导致电路的失效，因此会直接影响到器件的工作寿命。

为了能够考量NBTI的影响，迫切需要提供一种能够检测阈值电压（Vth）和饱和漏极电流（Idsat）发生漂移两种因素的测试结构，所述测试结构不尽能够对两者进行表征而且还要能够对这两种影响对电路所带来的影响进行分析，目前现有技术中设备级偏执栅极电压的检测装置如图2所示，在源漏以及衬底接地，然后在栅极上施加栅极电压后即发生偏执，所述阈值电压（Vth）的提取电路如图3所示，所示电路包括8个MOSFET，M1-M8，其中的NMOS和PMOS上一端接地，并施加所述芯片的工作电压，由晶体管M1、M2以及M5、M6组成一对的镜像电流电路首尾连接形成闭合电流反馈回路，由此获得M1的V_Out，所述V_Out等于晶体管M1的阈值电压（Vth），但是在所述电路中电流被迫跟踪和匹配对方，而且所述测试电路并不能应用于负偏压温度不稳定性（NBTI）的测试和评价，也不能测量阈值电压（Vth）和饱和漏极电流（Idsat）发生漂移的程度，因此，为了更好地对负偏压温度不稳定性（NBTI）进行评价和测试，则必须解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供了一种阈值电压的测试电路，所述测试电路包括阈值电压应力电路，所述阈值电压应力电路包括含有待测晶体管的镜像电流电路，所述镜像电流电路一端连接电源，另一端接地，所述测试电路还包括一开关电路，

所述开关电路控制所述阈值电压应力电路分别处于应力状态和测量状态，通过所述两种状态来测量所述待测晶体管的阈值电压。

作为优选，所述开关电路包括第一晶体管和第二晶体管，

所述第一晶体管的源极与待测晶体管的漏极相连，所述第一晶体管的漏极接地，所述第一晶体管栅极与第一测量控制信号相连；

所述第二晶体管位于所述镜像电路和地之间，所述第二晶体管的源极与所述镜像电流电路相连，所述第二晶体管的漏极接地，所述第二晶体管的栅极与第二测量控制信号相连。

作为优选，所述第一测量控制信号控制所述第一晶体管打开，第二测量控制信号控制第二晶体管关闭时，所述应力电路处于断路，待测晶体管通过第一晶体管处于应力状态；所述第二测量控制信号控制第二晶体管打开，所述第一测量控制信号控制所述第一晶体管关闭时，所述应力电路处于通路，待测晶体管处于测量状态，然后通过上述两种状态来测量所述待测晶体管的阈值电压。

作为优选，所述阈值电压应力电路还包括第一减法器电路，所述第一减法器电路与所述镜像电流电路并联，所述第一减法器电路的输出电压等于待测晶体管的阈值电压。

作为优选，所述第一减法器电路的一端与电源相连，另一端接地。

作为优选，所述测试电路进一步包括一与所述阈值电压应力电路并联连接的参照电路，通过所述应力和测量两种状态来测量所述待测晶体管与所述参照电路中与待测晶体管对应的晶体管的阈值电压差。

作为优选，所述测试电路进一步包括第二减法器电路，所述第二减法器电路与所述阈值电压应力电路和所述参照电路电连接。

作为优选，所述第一测量控制信号控制所述第一晶体管打开，第二测量控制信号控制第二晶体管关闭时，所述应力电路、参照电路处于断路，待测晶体管通过第一晶体管处于应力状态，所述第二测量控制信号控制第二晶体管打开，所述第一测量控制信号控制所述第一晶体管关闭时，所述应力电路、参照电路和第二减法器电路处于通路，待测晶体管处于测量状态，通过所述两种状态来测量所述待测晶体管与所述参照电路中与待测晶体管对应的晶体管的阈值电压差。

作为优选，所述参照电路为与所述应力电路相同的镜像电流电路，所述参照电路中与待测晶体管对应的晶体管上不施加应力。

本发明在现有技术的基础上，在所述测试电路中加入开关电路，通过所述开关电路控制待测器件在电路处于断路时处于应力状态，然后所述测试电路通路时处于测量状态，通过上述两种状态计算得到待测器件的阈值电压，此外，本发明还可以加入参照电路进一步提高所述阈值电压测量的准确度。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

图1为NBTI特性造成器件漏极电流（Idsat）发生漂移的现象示意图；

图2为设备级偏执栅极电压的检测装置示意图；

图3为现有技术中阈值电压测试电路图；

图4为本发明阈值电压测试电路图；

图5为本发明阈值电压测试电路图中第二晶体管关闭时的电路图；

图6为本发明阈值电压测试电路图中第一晶体管关闭时的电路图；

图7为本发明中包含参照电路的阈值电压测试电路图；

图8为本发明中包含参照电路的阈值电压测试电路图中第二晶体管关闭时的电路图；

图9为本发明中包含参照电路的阈值电压测试电路图中第一晶体管关闭时的电路图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，使用相同的附图标记表示相同的元件，因而将省略对它们的描述。

本发明所提供了一种阈值电压的测试电路，

所述测试电路包括阈值电压应力电路，所述阈值电压应力电路包括含有待测晶体管的镜像电流电路，所述镜像电流电路一端连接电源，另一端接地，所述测试电路还包括一开关电路，

所述开关电路控制所述阈值电压应力电路分别处于应力状态和测量状态，通过所述两种状态来测量所述待测晶体管的阈值电压。

进一步，所述开关电路包括第一晶体管和第二晶体管，

所述第一晶体管的源极与待测晶体管的漏极相连，所述第一晶体管的漏极接地，所述第一晶体管栅极与第一测量控制信号相连；

所述第二晶体管位于所述镜像电路和地之间，所述第二晶体管的源极与所述镜像电流电路相连，所述第二晶体管的漏极接地，所述第二晶体管的栅极与第二测量控制信号相连。

工作时，所述第一测量控制信号控制所述第一晶体管打开，第二测量控制信号控制第二晶体管关闭时，所述应力电路处于断路，待测晶体管通过第一晶体管处于应力状态；所述第二测量控制信号控制第二晶体管打开，所述第一测量控制信号控制所述第一晶体管关闭时，所述应力电路处于通路，待测晶体管处于测量状态，然后通过上述两种状态来测量所述待测晶体管的阈值电压。

具体地，为了更好的说明本发明的测试电路，在本发明中提供了一种具体实施方式，但是需要说明的是该实施方式仅仅是为了帮助解释，本发明并不仅仅局限于该实施方式，所述测试电路如图4所示，在该实施方式中所述应力电路中有8个晶体管（M1-M8）组成，所述晶体管M1、M2、M5和M6组成一对镜像电流电路，并与其他晶体管，例如M3、M4的源漏极首尾相接形成闭合回路。作为进一步优选，所述阈值电压应力电路还包括第一减法器电路，所述第一减法器电路与所述镜像电流电路并联，所述第一减法器电路的输出电压等于待测晶体管的阈值电压，作为优选，所述第一减法器电路的一端与电源相连，另一端接地，在一具体实施例中，所述第一减法器电路包括所述晶体管M7和M8，所述晶体管M7和M8的栅极分别与所述闭合回路连接，所述第一减法器电路的输出电压等于待测晶体管的阈值电压。

为了避免现有技术中在测试所述电流在镜像电流电路的两侧均有反馈，造成测量结果不够准确的弊端，更好的控制所述电路，本发明在该测试电路中增加了一个开关电路。所述开关电路包括第一晶体管M10和第二晶体管M9，所述测试电路的一端与电源相连，所述测试电路的另一端与第二晶体管M9源极相连，并通过所述第二晶体管M9的漏极接地，所述第二晶体管M9的栅极与第二测量控制信号相连，通过所述第二测量控制信号来控制第二晶体管M9的开/关，从而控制所述应力电路的开关，所述第一晶体管M10的一端源极与所述应力电路连接，所述第一晶体管M10漏极接地，所述第一晶体管M10的栅极连接第一测量控制信号，来控制所述第一晶体管M10的开/关。

在测量过程中，首先，通过第一测量控制信号控制打开所述第一晶体管M10，通过第二测量控制信号控制第二晶体管M9处于关闭状态，此时，所述电路如图5所示，所述应力电路为断路状态，所述待测电路与所述第一晶体管M10连通，因此所述待测晶体管M1处于应力状态，而此时所述晶体管M2-M9不会对所述待测晶体管M1造成影响。然后通过第一测量控制信号控制关闭所述第一晶体管M10，通过第二测量控制信号打开第二晶体管M9，此时，所述电路如图6所示，所述晶体管M2-M9组成的应力电路为通路，处于测量状态，所述第一晶体管M10处于断路状态，因此所述待测晶体管M1处于应力状态。通过上述两种状态，即所述待测晶体管分别处于应力以及测量状态，然后计算得到所述待测晶体管M1的阈值电压。

作为优选，为了进一步提高所述待测晶体管M1阈值电压的准确度，在本发明第一种实施方式所述测试电路的基础上增加一参照电路以及第二减法器电路，通过所述应力和测量两种状态来测量所述待测晶体管与所述参照电路中与待测晶体管对应的晶体管的阈值电压差，其中所述参照电路一端与所述电源、所述应力电路电连接，另一端连接第二晶体管的源极相连，并通过第二晶体管漏极接地；

所述第二减法器电路与所述应力电路和所述参照电路电相连；

所述第一测量控制信号控制所述第一晶体管打开，第二测量控制信号控制第二晶体管关闭时，所述应力电路、参照电路处于断路，待测晶体管通过第一晶体管处于应力状态，所述第二测量控制信号控制第二晶体管打开，所述第一测量控制信号控制所述第一晶体管关闭时，所述应力电路、参照电路和第二减法器电路形成通路，处于测量状态，测量待测器件的应力信号，通过上述两种状态测量待测晶体管与所述参照电路中与待测晶体管对应的晶体管的阈值电压差。

具体地，如图7所示，该电路相比图4所示的电路增加了参照电路，作为优选，所述参照电路与所述的应力电路一样，由所述晶体管M1r、M2r、M5r和M6r组成一对镜像电流电路，并与其他晶体管，例如晶体管M3r、M4r的源漏极首尾相接形成闭合回路，所述参照电路的一端与电源相连接，另一端与所述第二晶体管M9的源极相连，并通过所述第二晶体管M9的漏极接地。在增加了参照电路后为了后续步骤中得到待测晶体管的阈值电压，在所述测试电路中还增加了第二减法器电路，在本发明的以具体实施例中，所述第二减法器电路由晶体管M11以及晶体管M11r组成，其中，所述晶体管M11与所述应力电路相连接，所述晶体管M11r与所述参照电路相连接，作为进一步的优选，所述第二减法器电路通过所述晶体管M11r的漏极接地。所述第二减法器电路也与所述第二晶体管相连，因此，所述第二晶体管M9可以控制所述参照电路、应力电路以及所述第二减法器电路的通/断。

测量时，和第一种实施方式一样，打开所述第一晶体管M10，关闭所述第二晶体管M9，所示电路如图8所示，所述应力电路、参照电路以及所述第二减法器电路均处于断路状态，所述待测晶体管M1与所述第一晶体管M10连通，所述第一晶体管M10处于应力状态。然后关闭所述第一晶体管M10，打开所述第二晶体管M9，所述电路如图9所示，所述第一晶体管M10断路，所述应力电路、参照电路以及所述第二减法器电路均处于通路状态，测试在该状态下待测器件M1的应力情况，通过所述两种状态测量待测晶体管与所述参照电路中与待测晶体管对应的晶体管的阈值电压差，本发明中所述第二减法器电路的输出电压等于测晶体管与所述参照电路中与待测晶体管对应的晶体管的阈值电压差，然后计算得到待测晶体管的阈值电压。

本发明在现有技术的基础上，在所述测试电路中加入开关电路，通过所述开关电路控制待测器件在电路处于断路时处于应力状态，然后再测量所述测试电路通路时的应力，计算得到待测器件的阈值电压，此外，本发明还可以加入参照电路进一步提高所述阈值电压测量的准确度。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种晶体管阈值电压的测试电路，所述测试电路包括阈值电压应力电路，所述阈值电压应力电路包括含有待测晶体管的镜像电流电路，所述镜像电流电路一端连接电源，另一端接地，其特征在于，所述测试电路还包括一开关电路，

所述开关电路控制所述阈值电压应力电路分别处于断路时的应力状态和通路时的测量状态，通过所述应力和测量两种状态来测量所述待测晶体管的阈值电压；

其中，所述开关电路包括第一晶体管和第二晶体管，

所述第一晶体管的源极与待测晶体管的漏极相连，所述第一晶体管的漏极接地，所述第一晶体管栅极与第一测量控制信号相连；

所述第二晶体管位于所述镜像电路和地之间，所述第二晶体管的源极与所述镜像电流电路相连，所述第二晶体管的漏极接地，所述第二晶体管的栅极与第二测量控制信号相连。

2.根据权利要求1所述的测试电路，其特征在于，所述第一测量控制信号控制所述第一晶体管打开，第二测量控制信号控制第二晶体管关闭时，所述应力电路处于断路，待测晶体管通过第一晶体管处于应力状态；所述第二测量控制信号控制第二晶体管打开，所述第一测量控制信号控制所述第一晶体管关闭时，所述应力电路处于通路，待测晶体管处于测量状态，然后通过上述两种状态来测量所述待测晶体管的阈值电压。

3.根据权利要求1所述的测试电路，其特征在于，所述阈值电压应力电路还包括第一减法器电路，所述第一减法器电路与所述镜像电流电路并联，所述第一减法器电路的输出电压等于待测晶体管的阈值电压。

4.根据权利要求3所述的测试电路，其特征在于，所述第一减法器电路的一端与所述电源相连，另一端接地。

5.根据权利要求1所述的测试电路，其特征在于，所述测试电路进一步包括一与所述阈值电压应力电路并联连接的参照电路，通过所述应力和测量两种状态来测量所述待测晶体管与所述参照电路中与待测晶体管对应的晶体管的阈值电压差。

6.根据权利要求5所述的测试电路，其特征在于，所述测试电路进一步包括第二减法器电路，所述第二减法器电路与所述阈值电压应力电路和所述参照电路电连接。

7.根据权利要求6所述的测试电路，其特征在于，第一测量控制信号控制第一晶体管打开，第二测量控制信号控制第二晶体管关闭时，所述应力电路、所述参照电路处于断路，所述待测晶体管通过所述第一晶体管处于应力状态，所述第二测量控制信号控制所述第二晶体管打开，所述第一测量控制信号控制所述第一晶体管关闭时，所述应力电路、所述参照电路和所述第二减法器电路形成通路，所述待测晶体管处于测量状态，通过所述两种状态来测量所述待测晶体管与所述参照电路中与待测晶体管对应的晶体管的阈值电压差。

8.根据权利要求5所述的测试电路，其特征在于，所述参照电路为与所述应力电路相同的镜像电流电路，所述参照电路中与待测晶体管对应的晶体管上不施加应力。