[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN103444080B - 半导体器件及其制造方法以及便携式电话机 - Google Patents

半导体器件及其制造方法以及便携式电话机 Download PDF

Info

Publication number
CN103444080B
CN103444080B CN201280015308.2A CN201280015308A CN103444080B CN 103444080 B CN103444080 B CN 103444080B CN 201280015308 A CN201280015308 A CN 201280015308A CN 103444080 B CN103444080 B CN 103444080B
Authority
CN
China
Prior art keywords
mentioned
film
region
semiconductor substrate
electric body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280015308.2A
Other languages
English (en)
Other versions
CN103444080A (zh
Inventor
浅井健吾
礒部敦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN103444080A publication Critical patent/CN103444080A/zh
Application granted granted Critical
Publication of CN103444080B publication Critical patent/CN103444080B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0571—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including bulk acoustic wave [BAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703—Networks using bulk acoustic wave devices
    • H03H9/706—Duplexers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/03—Constructional details, e.g. casings, housings
    • H04B1/036—Cooling arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Acoustics & Sound (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Transceivers (AREA)

Abstract

提供在以例如便携式电话机为代表的移动通信机器中，在与功率放大器相同的半导体衬底上形成发送滤波器、接收滤波器时，尽可能减小来自功率放大器的热对发送滤波器、接收滤波器的影响，可以维持发送滤波器、接收滤波器的滤波器特性（电气特性）的技术。在包含形成LDMOSFET的区域（AR1）和形成薄膜压电体波谐振器（BAW）的区域（AR2）的半导体衬底（1S）的整个区域中，在钝化膜（PAS）上设置高热传导率膜（HCF）。由此，主要由LDMOSFET产生的热，利用在半导体衬底（1S）的整个面上形成的高热传导率膜（HCF）高效地向各个方向散热。

Description

半导体器件及其制造方法以及便携式电话机
技术领域
本发明涉及半导体器件及其制造方法以及便携式电话机，尤其涉及适用于在同一半导体芯片上形成薄膜压电体波谐振器和半导体元件的技术的有效技术。
背景技术
在日本特开2002-175081号公报（专利文献1）中，记载了在空腔中制造TFR（薄膜谐振器）的技术。在该技术中，可以使用选择蚀刻形成空腔。具体地，通过对在形成底部蚀刻屏障的层上覆盖的高电阻率硅层进行蚀刻来形成空腔。
现有技术文献
专利文献1：日本特开2002-175081号公报
发明内容
（发明要解决的问题）
近年来，以GSM（GlobalSystemforMobileCommunications，全球移动通信，注册商标）方式、PCS（PersonalCommunicationSystems，个人通讯系统）方式、PDC（PersonalDigitalCellular，个人数字蜂窝）方式、和CDMA（CodeDivisionMultipleAccess，码分多址）方式等通信方式为代表的移动通信机器（例如，便携式电话机）在全世界普及开来。
一般地，在便携式电话机中，用RFIC部把由基带部处理过的基带信号调制成发送信号（无线频率信号），用功率放大器把调制后的发送信号的功率放大。然后，经由把发送频带作为通过频带的发送滤波器，把发送信号从天线作为电波发射。另一方面，经由把接收频带作为通过频带的接收滤波器，把由天线接收的接收信号向低噪放大器输入。然后，在低噪放大器中，接收信号被放大，被放大的接收信号被RFIC部解调成基带信号。然后，解调了的基带信号由基带部处理。这样一来，可以在便携式电话机中进行收发。
像上述那样，在便携式电话机中设置有发送滤波器、接收滤波器，该发送滤波器、接收滤波器由例如SAW（SurfaceAcousticWave，声表面波）滤波器形成。SAW滤波器是利用了表面弹性波的原理的滤波器，是利用在由钽酸锂（LiTaO3）、水晶等构成的压电衬底上形成的梳形电极的结构周期只使特定波长的信号通过的滤波器。
在此，近年来，随着便携式电话机继续朝多功能化和小型轻量化发展，构成便携式电话机的部件进一步集成化。作为其一例，分析了把发送滤波器和接收滤波器与功率放大器形成在同一半导体衬底（半导体芯片）上。但是，构成功率放大器的放大用晶体管形成在半导体衬底上，而构成发送滤波器、接收滤波器的SAW滤波器形成在压电衬底上。因此，发送滤波器、接收滤波器限于使用SAW滤波器，功率放大器与发送滤波器和接收滤波器不能形成在同一半导体衬底上。
于是，作为替代SAW滤波器的滤波器，BAW（BulkAcousticWave，声体波）滤波器引人注目。该BAW滤波器是由把例如氮化铝（AlN）、氧化锌（ZnO）等的压电膜夹在由例如钼（Mo）构成的上部电极与下部电极之间的薄膜压电体波谐振器构成的滤波器。与上述的SAW滤波器利用表面弹性波不同，BAW滤波器在利用称为体弹性波的压电膜自身的共振振动这一点上SAW滤波器与BAW滤波器不同。该BAW滤波器由于利用压电膜自身的共振振动，所以无须用形成压电膜的衬底自身作为压电衬底，可以形成在各种各样的衬底上。因此，BAW滤波器可以形成在例如硅由构成的半导体衬底上。因此，考虑通过发送滤波器、接收滤波器使用BAW滤波器，可以在同一半导体衬底上形成功率放大器与发送滤波器和接收滤波器的可能性提高。即，可以在同一半导体衬底上形成构成功率放大器的放大用晶体管、构成发送滤波器、接收滤波器的BAW滤波器的可能性提高。
但是，在同一半导体衬底上形成功率放大器与发送滤波器和接收滤波器时，来自功率放大器的发热的影响可能波及发送滤波器、接收滤波器。即，由于构成发送滤波器、接收滤波器的薄膜压电体波谐振器的共振频率具有温度依赖性，所以如果来自功率放大器的热传递到薄膜压电体波谐振器，则薄膜压电体波谐振器的共振频率从设计值偏离。其结果，发送滤波器、接收滤波器的滤波器特性（电气特性）变差。尤其是，伴随着移动通信系统中的传送容量的增加和传送速度的高速化，由便携式电话机处理的功率变大，来自功率放大器的发热量有增加的倾向。因此，在同一半导体衬底上搭载发送滤波器、接收滤波器与功率放大器时，必须尽可能抑制来自功率放大器的发热传递到发送滤波器、接收滤波器，抑制对发送滤波器、接收滤波器的滤波器特性（电气特性）的影响。
本发明的目的在于提供，在以例如便携式电话机为代表的移动通信机器中，与功率放大器在同一半导体衬底上形成发送滤波器、接收滤波器时，可以尽可能减小来自功率放大器的热对发送滤波器、接收滤波器的影响，维持发送滤波器、接收滤波器的滤波器特性（电气特性）的技术。
本发明的上述和其它的目的和新颖特征，从本说明书的描述和附图可以清楚地看出。
（用来解决问题的方案）
如果简要地说明本申请中公开的发明中的代表性方案的概要，则如下所述。
代表性的实施方式中的半导体器件，其特征在于，包括：（a）、半导体衬底；（b）、在上述半导体衬底的第1区域上形成的半导体元件；和（c）、覆盖上述半导体元件的、在上述半导体衬底上形成的绝缘膜。而且，包括：（d）、作为在上述绝缘膜上形成的膜的、热传导率比上述绝缘膜高的高热传导率膜；以及（e）、在形成在上述半导体衬底的第2区域上的上述绝缘膜上隔着上述高热传导率膜形成的薄膜压电体波谐振器。
另外，代表性的实施方式中的便携式电话机，其特征在于，包括：（a）、处理基带信号的基带部；（b）、把用上述基带部处理过的上述基带信号调制成发送信号的RFIC部；（c）、把由上述RFIC部调制了的上述发送信号的功率放大的功率放大器。而且，包括：（d）、把被上述功率放大器放大的上述发送信号的频带作为通过频带的发送滤波器；（e）、发送通过了上述发送滤波器的上述发送信号的天线；（f）、把由上述天线接收的接收信号的频带作为通过频带的接收滤波器。而且，包括：（g）、把通过了上述接收滤波器的上述接收信号放大的低噪放大器，上述RFIC部还具有对被上述低噪放大器放大了的上述接收信号进行解调的功能。在此，上述功率放大器包含用来放大上述发送信号的放大用晶体管，上述发送滤波器和上述接收滤波器由多个薄膜压电体波谐振器构成，上述功率放大器、上述发送滤波器和上述接收滤波器形成在同一半导体芯片上。此时，上述半导体芯片包括：（f1）、半导体衬底；（f2）、形成在上述半导体衬底的第1区域上的上述放大用晶体管；和（f3）、覆盖上述放大用晶体管的、形成在上述半导体衬底上的绝缘膜。而且，包括：（f4）、作为形成在上述绝缘膜上的膜的、热传导率比上述绝缘膜高的高热传导率膜；以及（f5）、在形成在上述半导体衬底的第2区域上的上述绝缘膜上隔着上述高热传导率膜地形成的上述薄膜压电体波谐振器。
另外，代表性的实施方式中的半导体器件的制造方法是包括在同一半导体衬底上形成的薄膜压电体波谐振器和半导体元件的半导体器件的制造方法，上述薄膜压电体波谐振器具有：声绝缘部；形成在上述声绝缘部上的下部电极；形成在上述下部电极上的压电层；以及形成在上述压电层上的上部电极。另外，上述半导体器件的制造方法包括：（a）、在上述半导体衬底的第1区域上形成上述半导体元件的工序；（b）、在上述（a）工序之后，以覆盖上述半导体元件的方式在上述半导体衬底上形成绝缘膜的工序；（c）、在上述（b）工序之后，在形成在上述半导体衬底的第2区域上的上述绝缘膜的表面上形成凹部的工序；（d）、在上述（c）工序之后，在上述绝缘膜上形成保护膜的工序；（e）、在上述（d）工序之后，形成埋入上述凹部的牺牲层的工序；（f）、在上述（e）工序之后，在包含上述牺牲层上的上述保护膜上形成第1导体膜的工序；（g）、在上述（f）工序之后，通过对上述第1导体膜进行构图，在形成在上述半导体衬底的上述第2区域上的上述牺牲层和上述保护膜上形成上述下部电极的工序；（h）、在上述（g）工序之后，在包含上述下部电极上的上述保护膜上形成压电膜的工序。接着，包括：（i）、在上述（h）工序之后，在上述压电膜上形成第2导体膜的工序；（j）、在上述（i）工序之后，通过对上述第2导体膜和上述压电膜进行构图，形成上述压电层和上述上部电极的工序。然后，包括：（k）、在上述（j）工序之后，通过蚀刻除去埋入上述凹部的上述牺牲层，形成作为上述声绝缘部的空洞部的工序。在此，其特征在于：上述保护膜作为蚀刻埋入上述凹部的上述牺牲层时的蚀刻阻挡物。
（发明的效果）
如果简要地说明由本申请中公开的发明中的代表性方案分别得到的发明效果，则如下所述。
在以例如便携式电话机为代表的移动通信机器中，在与功率放大器在同一半导体衬底上形成发送滤波器、接收滤波器时，可以抑制来自功率放大器的热传递到发送滤波器、接收滤波器，维持发送滤波器、接收滤波器的滤波器特性（电气特性）。
附图说明
图1是示出便携式电话机的收发部的构成的框图。
图2示出了实施方式1中的功率放大器的电路框图。
图3是示出LDMOSFET的剖面结构的剖面图。
图4是示出薄膜压电体波谐振器的示意性的构成的图。
图5是说明薄膜压电体波谐振器的机制的图。
图6是示出薄膜压电体波谐振器的频率特性的曲线图。
图7是示出发送滤波器的构成的图。
图8是示出在天线端子与发送端子之间串联连接的薄膜压电体波谐振器的频率特性、在串联连接的薄膜压电体波谐振器的各自的节点与接地之间连接的薄膜压电体波谐振器的频率特性的曲线图。
图9是示出图7所示的发送滤波器的频率特性的一例的曲线图。
图10是示出FBAR型谐振器的器件结构的剖面图。
图11是示出SMR型谐振器的器件结构的剖面图。
图12是示出薄膜压电体波谐振器的共振频率的温度特性的曲线图。图13是示出实施方式1中的半导体器件的构成的剖面图。
图14是示出实施方式1中的半导体器件的制造工序的剖面图。
图15是示出接着图14的半导体器件的制造工序的剖面图。
图16是示出接着图15的半导体器件的制造工序的剖面图。
图17是示出接着图16的半导体器件的制造工序的剖面图。
图18是示出接着图17的半导体器件的制造工序的剖面图。
图19是示出接着图18的半导体器件的制造工序的剖面图。
图20是示出接着图19的半导体器件的制造工序的剖面图。
图21是示出接着图20的半导体器件的制造工序的剖面图。
图22是示出接着图21的半导体器件的制造工序的剖面图。
图23是示出接着图22的半导体器件的制造工序的剖面图。
图24是示出实施方式2中的半导体器件的构成的剖面图。
图25是示出实施方式2中的半导体器件的制造工序的剖面图。
图26是示出接着图25的半导体器件的制造工序的剖面图。
图27是示出接着图26的半导体器件的制造工序的剖面图。
图28是示出接着图27的半导体器件的制造工序的剖面图。
图29是示出接着图28的半导体器件的制造工序的剖面图。
图30是示出接着图29的半导体器件的制造工序的剖面图。
图31是示出接着图30的半导体器件的制造工序的剖面图。
图32是示出实施方式3中的半导体器件的构成的剖面图。
图33是示出实施方式3中的半导体器件的变形例的剖面图。
图34是示出实施方式3中的半导体器件的制造工序的剖面图。
图35是示出接着图34的半导体器件的制造工序的剖面图。
图36是示出接着图35的半导体器件的制造工序的剖面图。
图37是示出接着图36的半导体器件的制造工序的剖面图。
图38是示出接着图37的半导体器件的制造工序的剖面图。
图39是示出接着图38的半导体器件的制造工序的剖面图。
图40是示出接着图39的半导体器件的制造工序的剖面图。
图41是示出接着图40的半导体器件的制造工序的剖面图。
图42是示出接着图41的半导体器件的制造工序的剖面图。
图43是示出接着图42的半导体器件的制造工序的剖面图。
图44是示出实施方式4中的半导体器件的构成的剖面图。
图45是示出实施方式4中的半导体器件的制造工序的剖面图。
图46是示出接着图45的半导体器件的制造工序的剖面图。
图47是示出接着图46的半导体器件的制造工序的剖面图。
图48是示出接着图47的半导体器件的制造工序的剖面图。
图49是示出接着图48的半导体器件的制造工序的剖面图。
图50是示出接着图49的半导体器件的制造工序的剖面图。
图51是示出接着图50的半导体器件的制造工序的剖面图。
图52是示出接着图51的半导体器件的制造工序的剖面图。
图53是示出接着图52的半导体器件的制造工序的剖面图。
图54是示出接着图53的半导体器件的制造工序的剖面图。
图55是示出实施方式5中的HBT的器件结构的剖面图。
图56是示出实施方式5中的半导体器件的构成的剖面图。
图57是示出实施方式6中的便携式电话机的收发部的构成的框图。
图58是示出实施方式6中的MOSFET的器件结构的剖面图。
图59是示出实施方式6中的半导体器件的构成的剖面图。
（附图标记说明）
1GS：GaAs衬底；1S：半导体衬底；ANT：天线；ANT（OUT）：天线端子；AR0：区域；AR1：区域；AR2：区域；AR3：区域；AR4：区域；ASW：天线开关；A1：频率；A2：频率；BAE：基极电极；BAW：薄膜压电体波谐振器；BAW1：薄膜压电体波谐振器；BAW2：薄膜压电体波谐振器；BAW3：薄膜压电体波谐振器；BAW4：薄膜压电体波谐振器；BAW5：薄膜压电体波谐振器；BAW6：薄膜压电体波谐振器；BAW7：薄膜压电体波谐振器；BBU：基带部；BD：主体区域；BE：背面电极；BM：基极台面；BOX：埋入绝缘层；BTE：下部电极；CAP：覆盖绝缘膜；CAV：空洞部；CE：集电极电极；CF1：第1导体膜；CF2：第2导体膜；CM：集电极台面；CNT：接触孔；CNT1：接触孔；CNT2：连接孔；CNT3：连接孔；CS：钴硅化物膜；CU：控制电路；DIT：沟；DIT2：沟；DIT3：沟；DL：漏极布线；DR：漏极区；DR1：n+型漏极区；DT：沟；EE：发射极电极；EL：发射极层；EPI：外延层；EX1d：低浓度杂质扩散区；EX1s：低浓度杂质扩散区；FAMP：放大部；G：栅极电极；GOX：栅极绝缘膜；GOX1：栅极绝缘膜；HALO：p型中空区；HCF：高热传导率膜；HINP：高声阻抗膜；IL：层间绝缘膜；IL1：层间绝缘膜；IL2：层间绝缘膜；ILN：层间绝缘膜；LCF：低热传导率膜；LIMP：低声阻抗膜；LNA：低噪放大器；L1：第1层布线；L1a：金布线；L1b：金布线；L2：第2层布线；NR1d：高浓度杂质扩散区；NR1s：高浓度杂质扩散区；ODR1：n-型偏置漏极区；ODR2：n型偏置漏极区；PA：功率放大器；PAS：钝化膜；PD：焊盘；PF：多晶硅膜；PH：移相器；Pin（GSM）：输入功率；PL：p型冲压层；PLG1：栓塞；PLG2：栓塞；Pout（GSM）：输出信号；PR1：p+型半导体区；PWL：p型阱；PZF：压电膜；PZL：压电层；RFICU：高频集成电路部；RX：接收端子；RXF：接收滤波器；RXMIX：接收混频器；SAMP：放大部；SC：子集电极层；SCL：牺牲层；SDL：籽层；SHE：分路电极；SL：源极布线；SN：氮化硅膜；SR：源极区；SR1：n-型源极区；SR2：n+型源极区；SUB：半导体衬底；SW：侧壁；SYN：合成器；TAMP：放大部；TH：贯通沟；TPLG：散热栓塞；TX：发送端子；TXF：发送滤波器；TXMIX：发送混频器；UPE：上部电极；Vcontrol（GSM）：控制信号
具体实施方式
在以下的实施方式中，在为了方便而有必要时，分成多个部分或实施方式进行说明，但除了特别明示的情形以外，它们不是相互间没有关系的，而是一个的一部分或全部变形例、细节、补充说明等关系对另一个也成立。
另外，在以下的实施方式中，在提到要素的数等（包括个数、数值、量、范围等）时，除了特别明示的情形和从原理上看很显然限于特定的数的情形等以外，并不限定于该特定的数，可以是特定的数以上，也可以是特定的数以下。
而且，在以下的实施方式中，其构成要素（也包括要素步骤等），除了特别明示的情形和从原理上看认为很显然是必需的情形等以外，也不是必需的，这是不言而喻的。
同样地，在以下的实施方式中，在提到构成要素等的形状、位置关系等时，除了特别明示的情形和从原理上看很显然不是这样的情形等以外，包括基本上与该形状等近似或类似的情况。这一点对于上述数值和范围也是一样。
另外，在用来说明实施方式的全部附图中，原则上对同一部分件赋予相同的附图标记，省略其重复说明。另外，为了容易观察附图，有时即使是平面图也添加了阴影线。
（实施方式1）
＜便携式电话机的构成和动作＞
图1是示出便携式电话机的收发部的构成的框图。像图1所示的那样，便携式电话机具有：基带部BBU、高频集成电路部RFICU、功率放大器PA、发送滤波器TXF、接收滤波器RXF、移相器PH和天线ANT。
基带部BBU构成为，在发送时，可以对经由操作部输入的来自用户（通话者）的声信号（模拟信号）进行数字处理，生成基带信号。另一方面，构成为在接收时，可以基于作为数字信号的基带信号生成声信号。
高频集成电路部RFICU构成为，可以在发送时，调制基带信号而生成无线频率的信号；在接收时，解调接收信号而生成基带信号。具体地，高频集成电路部RFICU具有发送混频器TXMIX、合成器（调制信号源）SYN、接收混频器RXMIX和低噪放大器LNA。此时，合成器SYN是使用频率稳定的晶体振荡器等的基准振荡器得到调制信号的电路，发送混频器TXMIX和接收混频器RXMIX是变换频率的频率变换器。另外，低噪放大器LNA一边抑制噪音的增大一边把微弱的接收信号放大。
功率放大器PA是以从电源供给的功率重新生成与微弱的输入信号相似的大功率的信号并输出的电路。天线ANT用来收发电波，兼作发送天线和接收天线。另外，发送滤波器TXF是以发送频带为通过频带、以接收频带为阻止频带的带通滤波器，接收滤波器RXF是以接收频带为通过频带、以发送频带为阻止频带的带通滤波器。然后，为了控制阻抗而设置移相器PH。
例如，在像便携式电话机那样同时进行发送和接收的无线机中，发送天线和接收天线共用1条天线时，大功率的发送信号流入接收部，可能会妨碍便携式电话机中的接收信号的接收。于是，在便携式电话机中，为了使发送路径和接收路径电气分离而在便携式电话机中设置有发送滤波器TXF和接收滤波器RXF。即，通过在发送路径中设置发送滤波器TXF，在发送路径中只传达发送频带的发送信号。另一方面，通过在接收路径中设置接收滤波器RXF，在接收路径中只传达接收频带的接收信号。其结果，要流入接收路径的发送信号被接收滤波器RXF用遮断，可以抑制发送信号流入接收路径。
而且，在发送滤波器TXF和接收滤波器RXF之间设置有移相器PH。该移相器PH为了使阻止频带的阻抗成为高阻抗而设置，通过使阻止频带的阻抗相对于通过频带的阻抗为足够高的阻抗，可以减小发送滤波器TXF和接收滤波器RXF连接了时的影响。
便携式电话机像上述那样构成，以下简单地说明其动作。首先，说明发送发送信号时的情况。由基带部BBU通过把声信号等的模拟信号数字处理而生成的基带信号被输入高频集成电路部RFICU。在高频集成电路部RFICU中，利用合成器（调制信号源）SYN和发送混频器TXMIX把输入的基带信号变换成无线频率（RF（RadioFrequency，射频）频率）的发送信号。变换成无线频率的发送信号从高频集成电路部RFICU输出到功率放大器（PA模块）PA。输入功率放大器PA的无线频率的发送信号，被功率放大器PA放大后经由发送滤波器TXF从天线ANT发送。
下面，说明接收接收信号时的情况。用天线ANT接收的无线频率的接收信号，在通过了接收滤波器RXF之后，输入到高频集成电路部RFICU。在高频集成电路部RFICU中，首先，在利用低噪放大器LNA把输入了的接收信号放大之后，利用合成器（调制信号源）SYN和接收混频器RXMIX进行频率变换。然后，进行频率变换了的接收信号的检波，抽出基带信号。然后，该基带信号从高频集成电路部RFICU输出到基带部BBU。该基带信号被基带部BBU处理，输出声信号。
＜功率放大器（PA模块）的构成＞
像上述那样，从便携式电话机发送信号时，发送信号被功率放大器PA放大。以下，说明该功率放大器PA的构成。
图2示出了本实施方式1中的功率放大器PA的电路框图。参照图2说明功率放大器PA的电路框图。在图2中，功率放大器PA具有：控制电路CU、放大部FAMP、放大部SAMP和放大部TAMP。该功率放大器PA在例如利用了第1频率的GSM（GlobalSystemforMobileCommunication，全球移动通信系统）方式中使用，可以把作为频带使用880MHz～915MHz的信号放大。
上述的功率放大器PA中的控制电路CU构成为，输入控制信号，基于输入的控制信号，控制放大部FAMP、放大部SAMP和放大部TAMP的各放大部。该控制电路CU可以输入控制放大部FAMP、放大部SAMP和放大部TAMP的控制信号Vcontrol（GSM），基于控制信号Vcontrol（GSM）控制放大部FAMP、放大部SAMP和放大部TAMP。这样一来，本实施方式1的功率放大器PA控制GSM方式中的发送信号的放大。控制电路CU由例如MOSFET（MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管）等构成。
接着，放大部FAMP、放大部SAMP和放大部TAMP构成为，输入GSM方式的输入功率（输入信号）Pin（GSM），分3个阶段放大该输入功率Pin（GSM）。即，首先，用放大部FAMP放大了输入功率Pin（GSM）之后，用放大部SAMP放大被放大部FAMP放大了的功率。然后，被放大部SAMP放大了的功率在被终级的放大部TAMP放大之后，作为输出信号Pout（GSM）从功率放大器PA输出。这样一来，在放大部FAMP、放大部SAMP和放大部TAMP中，可以对GSM方式的功率进行放大。这些放大部FAMP、放大部SAMP和放大部TAMP由例如LDMOSFET（LaterallyDiffusedMetalOxideSemiconductorFieldEffectTransistor，横向扩散金属氧化物半导体场效应晶体管）形成。
＜LDMOSFET的器件结构＞
下面，参照附图说明构成功率放大器PA的放大部FAMP、放大部SAMP和放大部TAMP的LDMOSFET的器件结构。
图3是示出LDMOSFET的剖面结构的剖面图。在图3中，在由p+型的硅单晶构成的半导体衬底1S上，形成由p-型的半导体层构成的外延层EPI，然后，在半导体衬底1S中形成沟DT，在该沟DT中埋入例如p型多晶硅膜而形成p型冲压层PL。进而，在半导体衬底1S的表面上形成p型阱PWL。
然后，在半导体衬底1S的表面上形成栅极绝缘膜GOX，在该栅极绝缘膜GOX上形成栅极电极G和覆盖绝缘膜CAP。栅极绝缘膜GOX由例如薄的氧化硅膜等构成，栅极电极G由多晶硅膜形成。然后，与栅极电极G匹配地形成n-型偏置漏极区ODR1，并且形成n-型源极区SR1。以与n-型源极区SR1相邻的方式形成有p型中空区HALO。
在栅极电极G的两侧的侧壁上形成侧壁SW，与该侧壁SW匹配地形成n型偏置漏极区ODR2和n+型漏极区DR。同样地，在n-型源极区SR1的外侧，与侧壁SW匹配地形成n+型源极区SR2。然后，在n+型源极区SR2的外侧形成p+型半导体区PR1。
在这样地构成的LDMOSFET上，形成由氮化硅膜SN和氧化硅膜的层叠膜构成的层间绝缘膜IL1，形成贯通该层间绝缘膜IL1的接触孔CNT1。在接触孔CNT1中埋入由例如屏障膜和钨膜构成的栓塞PLG1。
在形成了栓塞PLG1的层间绝缘膜IL1上形成由例如铝膜构成的第1层布线L1，以覆盖该第1层布线L1的方式形成由氧化硅膜构成的层间绝缘膜IL2。在该层间绝缘膜IL2中形成贯通到第1层布线L1的连接孔CNT2，栓塞PLG2埋入该连接孔CNT2中。然后，在形成了栓塞PLG2的层间绝缘膜IL2上形成第2层布线L2。在该第2层布线L2的上层，根据需要形成其它布线层、层间绝缘膜，但图3中省略。另外，图3所示的多个LDMOSFET并联连接，形成例如图2所示的放大部FAMP、放大部SAMP和放大部TAMP。
＜发送滤波器和接收滤波器的构成＞
接着，说明发送滤波器和接收滤波器的构成。在本实施方式1中，图1所示的发送滤波器TXF和接收滤波器RXF由薄膜压电体波谐振器构成。以下，说明该薄膜压电体波谐振器。
图4是示出薄膜压电体波谐振器的示意性的构成的图。在图4中，薄膜压电体波谐振器例如具有用薄膜形成装置形成的压电层PZL、夹着该压电层PZL地存在的上部电极UPE和下部电极BTE。此时，例如，压电层PZL由氮化铝（AlN）膜构成，上部电极UPE和下部电极BTE由钼（Mo）膜构成。
在此，压电层PZL在厚度方向上极化，利用在上部电极UPE和下部电极BTE之间施加的交流电压使压电层PZL的极化方向变化。例如，像图5所示的那样，在设置在半导体衬底1S上的薄膜压电体波谐振器中，如果向上部电极UPE施加正电位，向下部电极BTE施加负电位，则压电层PZL的极化方向为向下。另一方面，如果向上部电极UPE施加负电位，向下部电极BT施加正电位，则压电层PZL的极化方向为向上。这样，压电层PZL的极化方向因向上部电极UPE和下部电极BTE的电压的极性变化。因此，如果在上部电极UPE和下部电极BTE之间施加交流电压，则压电层PZL的极化方向在上下方向上变化。
此时，压电层PZL的特征在于压电层PZL的厚度因极化方向而变化。即，如果在上部电极UPE和下部电极BTE之间施加交流电压，则压电层PZL的极化方向变化，由此，压电层PZL的厚度方向的膜厚变化。这意味着，如果在上部电极UPE和下部电极BTE之间施加交流电压，则压电层PZL的极化方向上下反转，结果，压电层PZL在厚度方向上伸缩，因该压电层PZL的厚度方向的伸缩产生弹性波。在薄膜压电体波谐振器中，利用该弹性波造成的共振振动。
具体地，说明薄膜压电体波谐振器的频率特性的一例。图6是示出薄膜压电体波谐振器的频率特性的曲线图。在图6中，横轴表示频率（MHz），纵轴表示电阻（Ω）（阻抗）。像图6所示的那样，可以看出，在薄膜压电体波谐振器中，例如，在2060MHz附近存在共振点，在2090MHz附近存在反共振点。像该图6所示的那样，可以看出，在薄膜压电体波谐振器中，在共振点附近电阻显著降低，而在反共振点附近电阻显著增大。这意味着，在薄膜压电体波谐振器中，由于共振点附近的电阻减小，所以共振点附近的频率振动容易通过薄膜压电体波谐振器；另一方面，由于反共振点附近的电阻增大，所以反共振点附近的频率振动被薄膜压电体波谐振器衰减而难以通过。即，可以看出，在薄膜压电体波谐振器中，使具有共振点附近的频率振动通过，而将反共振点附近的频率振动遮断的滤波器特性。因此，可以看出，在作为带通滤波器的发送滤波器TXF或接收滤波器RXF中可以使用薄膜压电体波谐振器。
以下，说明利用了上述的薄膜压电体波谐振器的发送滤波器TXF或接收滤波器RXF的构成。另外，由于发送滤波器TXF和接收滤波器RXF的构成基本相同，所以以发送滤波器TXF为例说明。
图7是示出发送滤波器TXF的构成的图。像图7所示的那样，发送滤波器TXF设置在天线端子ANT（OUT）与发送端子TX之间。具体地，发送滤波器TXF由在天线端子ANT（OUT）与发送端子TX之间串联连接的3个薄膜压电体波谐振器BAW1～BAW3、以及在3个薄膜压电体波谐振器BAW1～BAW3各自的节点与接地（GND）之间连接的4个薄膜压电体波谐振器BAW4～BAW7构成。说明这样地在发送滤波器TXF中，设置在天线端子ANT（OUT）与发送端子TX之间串联连接的薄膜压电体波谐振器BAW1～BAW3、以及在薄膜压电体波谐振器BAW1～BAW3各自的节点与接地（GND）之间连接的薄膜压电体波谐振器BAW4～BAW7的理由。
图8是示出在天线端子ANT（OUT）与发送端子TX之间串联连接的薄膜压电体波谐振器BAW1～BAW3的频率特性、和在薄膜压电体波谐振器BAW1～BAW3各自的节点与接地（GND）之间连接的薄膜压电体波谐振器BAW4～BAW7的频率特性的曲线图。在图8中，横轴表示频率（MHz），纵轴表示电阻（Ω）（阻抗）。
首先，在图8中，例如，实线所示的曲线表示在天线端子ANT（OUT）与发送端子TX之间串联连接的薄膜压电体波谐振器BAW1～BAW3的频率特性，虚线所示的曲线表示在薄膜压电体波谐振器BAW1～BAW3各自的节点与接地（GND）之间连接的薄膜压电体波谐振器BAW4～BAW7的频率特性。此时，可以看出，像图8所示的那样，在实线所示的曲线的与共振点对应的频率处存在虚线所示的曲线的反共振点，在实线所示的曲线的与反共振点对应的频率处存在虚线所示的曲线的共振点。即，可以看出，在天线端子ANT（OUT）与发送端子TX之间串联连接的薄膜压电体波谐振器BAW1～BAW3的频率特性（实线）、与在薄膜压电体波谐振器BAW1～BAW3各自的节点与接地（GND）之间连接的薄膜压电体波谐振器BAW4～BAW7的频率特性（虚线）是相反的。这是因为，薄膜压电体波谐振器BAW1～BAW3串联连接在天线端子ANT（OUT）与发送端子TX之间，而薄膜压电体波谐振器BAW4～BAW7连接在薄膜压电体波谐振器BAW1～BAW3各自的节点与接地（GND）之间。即，这是因为，像图8所示的那样，通过改变薄膜压电体波谐振器的连接位置，可以改变薄膜压电体波谐振器的频率特性。
进而，通过改变薄膜压电体波谐振器构成的压电层PZL和上部电极UPE和下部电极BTE的总膜厚（实际中，多数情况下改变设置在上部电极UPE的一部分上的分路电极的膜厚），可以改变共振点。因此，例如，通过改变构成薄膜压电体波谐振器BAW1～BAW3的压电层PZL和上部电极UPE和下部电极BTE的总膜厚、构成薄膜压电体波谐振器BAW4～BAW7的压电层PZL和上部电极UPE和下部电极BTE的总膜厚，可以任意调整图8的实线所示的曲线的共振点与虚线所示的曲线的共振点的间隔。其结果，由于图7所示的发送滤波器TXF的频率特性为图8的实线所示的曲线和虚线所示的曲线的总和，所以成为例如图9所示那样的频率特性。
图9是示出图7所示的发送滤波器TXF的频率特性的一例的曲线图。在图9中，横轴表示频率（MHz），纵轴表示通过发送滤波器TXF的信号的衰减量（dB）。像图9所示的那样，可以获得具有例如，使频率A1～频率A2之间的信号通过、且使其它的频带的信号衰减的频率特性的发送滤波器TXF。即，通过使发送滤波器TXF为图7所示那样的构成，可以构成具有图9所示那样的频率特性的带通滤波器。具体地，像图7所示的那样，首先，通过设置在天线端子ANT（OUT）与发送端子TX之间串联连接的薄膜压电体波谐振器BAW1～BAW3、在薄膜压电体波谐振器BAW1～BAW3各自的节点与接地（GND）之间连接的薄膜压电体波谐振器BAW4～BAW7，使图7所示的发送滤波器TXF的频率特性为图8的实线和虚线所示的曲线的总和。由此，可以形成具有通过区和阻止区的带通滤波器。而且，通过改变例如构成薄膜压电体波谐振器BAW1～BAW3的压电层PZL和上部电极UPE和下部电极BTE的总膜厚、构成薄膜压电体波谐振器BAW4～BAW7的压电层PZL和上部电极UPE和下部电极BTE的总膜厚，可以任意调整图8的实线所示的曲线的共振点与虚线所示的曲线的共振点的间隔，其结果，可以获得以发送频带为通过频带的带通滤波器。像以上那样，可以看出，可以由多个薄膜压电体波谐振器构成发送滤波器TXF。
另外，接收滤波器RXF也是与上述的发送滤波器TXF相同的构成。即，接收滤波器RXF也是由在天线端子ANT（OUT）和接收端子RX之间串联连接的薄膜压电体波谐振器BAW1～BAW3、以及在薄膜压电体波谐振器BAW1～BAW3各自的节点与接地（GND）之间连接的薄膜压电体波谐振器BAW4～BAW7构成。但是，在接收滤波器RXF中，构成为薄膜压电体波谐振器BAW1～BAW3、薄膜压电体波谐振器BAW4～BAW7的共振点与发送滤波器TXF不同。由此，可以获得以接收频带为通过频带的带通滤波器。
＜薄膜压电体波谐振器的器件结构＞
下面，说明构成上述的发送滤波器TXF、接收滤波器RXF的薄膜压电体波谐振器的器件结构。关于薄膜压电体波谐振器已提出各种各样种类的器件结构，例如，按把弹性波封入压电层PZL内的方法分类。具体地，在薄膜压电体波谐振器中，有FBAR（FilmBulkAcousticwaveResonator，薄膜体声波谐振器）型谐振器、SMR（SolidlyMountedResonator，固贴式谐振器）型谐振器。
首先，说明FBAR型谐振器的器件结构。图10是示出FBAR型谐振器的器件结构的剖面图。在图10中，在半导体衬底1S上形成由例如氧化硅膜构成的层间绝缘膜ILN，在该层间绝缘膜ILN上形成FBAR型谐振器。在该FBAR型谐振器中，形成在层间绝缘膜ILN中形成的空洞部CAV。然后，在该空洞部CAV上形成由例如氮化铝膜构成的籽层SDL，在该籽层SDL上形成由例如钼膜构成的下部电极BTE。然后，在该下部电极BTE上形成由例如氮化铝膜构成的压电层PZL，在该压电层PZL上形成由例如钼膜构成的上部电极UPE。
在这样构成的FBAR型谐振器中，为了把弹性波封入压电层PZL内，设置有声绝缘部。即，为了使固体和气体的界面作为效率好的声绝缘部起作用，在FBAR型谐振器中，像图10所示的那样，在上部电极UPE的上部设置有空间，并且在下部电极BTE（详细地说，籽层SDL）的下层设置有空洞部CAV。即，在FBAR型谐振器中，作为用来把弹性波封入压电层PZL内的声绝缘部使用空洞部CAV。该空洞部CAV由于具有作为声绝缘部的优良的性质，所以在FBAR型谐振器中，具有得到表示共振好坏的Ｑ值尖锐的频率特性的优点。
而且，在FBAR型谐振器中设置的籽层SDL具有提高压电层PZL的结晶取向性的功能。具体地，籽层SDL具有使压电层PZL的结晶朝C轴取向的功能，通过使压电层PZL朝C轴取向，可以使Ｑ值尖锐。
接着，说明SMR型谐振器的器件结构。图11是示出SMR型谐振器的器件结构的剖面图。在图11中，在半导体衬底1S上形成由例如氧化硅膜构成的层间绝缘膜ILN，在该层间绝缘膜ILN上形成SMR型谐振器。在该SMR型谐振器中，在层间绝缘膜ILN上形成的沟DIT中形成声反射层。然后，在该声反射层上形成由例如氮化铝膜构成的籽层SDL，在该籽层SDL上形成由例如钼膜构成的下部电极BTE。然后，在该下部电极BTE上形成由例如氮化铝膜构成的压电层PZL，在该压电层PZL上形成由例如钼膜构成的上部电极UPE。
在这样构成的SMR型谐振器中，为了把弹性波封入压电层PZL内，设置有作为声绝缘部的声反射层。该声反射层具有反射压电层PZL中产生的弹性波的功能，通过用该声反射层反射弹性波，可以把弹性波封入压电层PZL内。声反射层，例如，像图11所示的那样，通过在层间绝缘膜ILN上形成的沟DIT的内部交互层叠作为低声阻抗膜LINP的氧化硅膜和作为高声阻抗膜HINP的钨膜而形成。可以用该低声阻抗膜LINP和高声阻抗膜HINP交互形成的声反射层反射弹性波。这样，在SMR型谐振器中，作为声绝缘部使用声反射层，但由该声反射层构成的声绝缘部的特性没有上述的FBAR型谐振器中使用的由空洞部CAV构成的声绝缘部好。即，由于在由声反射层构成的声绝缘部中，弹性波反射时多少发生一些损失，所以Ｑ值的尖锐度、插入损失等的特性降低。因此，SMR型谐振器在Ｑ值的尖锐度这一点上比FBAR型谐振器差。另一方面，在SMR型谐振器中，由于作为声绝缘部不使用空洞部CAV，所以与FBAR型谐振器相比具有机械强度高的优点。
像以上那样，薄膜压电体波谐振器大体上存在FBAR型谐振器和SMR型谐振器。本实施方式中使用的薄膜压电体波谐振器可以使用FBAR型谐振器和SMR型谐振器中的任意一种，但具体地在以下的记载中，举FBAR型谐振器为例进行说明。
＜薄膜压电体波谐振器的优点＞
上述的薄膜压电体波谐振器由于利用压电层PZL自身的共振振动，所以无须把形成压电层PZL的衬底自身作为压电衬底，可以在各种各样的衬底上形成。因此，薄膜压电体波谐振器可以在由例如硅构成的半导体衬底1S上形成。因此，通过在发送滤波器TXF、接收滤波器RXF中使用薄膜压电体波谐振器，具有可以在同一半导体衬底1S上形成功率放大器PA与发送滤波器TXF和接收滤波器RXF的优点。即，由于可以在同一半导体衬底1S上形成构成功率放大器PA的放大用晶体管与构成发送滤波器TXF、接收滤波器RXF的薄膜压电体波谐振器，所以具有便携式电话机更加多功能化和小型轻量化，可以推进构成便携式电话机的部件的集成化的优点。
＜进行集成化的问题的分析＞
可是，在同一半导体衬底1S上形成功率放大器PA与发送滤波器TXF和接收滤波器RXF时，来自功率放大器PA的发热的影响可能波及发送滤波器TXF、接收滤波器RXF。即，由于构成发送滤波器TXF、接收滤波器RXF的薄膜压电体波谐振器的共振频率具有温度依赖性，所以如果来自功率放大器PA的热传递到薄膜压电体波谐振器，则薄膜压电体波谐振器的共振频率会从设计值偏离。
具体地说明薄膜压电体波谐振器的共振频率的温度特性。图12是示出薄膜压电体波谐振器的共振频率的温度特性的曲线图。在图12中，横轴表示温度（℃），纵轴表示共振频率的偏离量（ppm）。首先，可以看出，像图12所示的那样，温度为20℃（常温）时共振频率的偏离量为0，薄膜压电体波谐振器的共振频率成为设计值。然后，可以看出，随着温度从20℃上升，共振频率的偏离量增大。这意味着，如果薄膜压电体波谐振器的温度上升，则共振频率从设计值偏离，结果，由薄膜压电体波谐振器构成的发送滤波器TXF、接收滤波器RXF的滤波器特性会变差。因此，为了维持发送滤波器TXF、接收滤波器RXF的滤波器特性，必须抑制薄膜压电体波谐振器的温度上升。
尤其是，伴随着移动通信系统中的传送容量的增加和传送速度的高速化，有由便携式电话机处理的功率变大，来自功率放大器PA的发热量增加的倾向。因此，在同一半导体衬底1S上搭载发送滤波器TXF、接收滤波器RXF与功率放大器PA时，必须尽可能抑制来自功率放大器PA的发热传递到发送滤波器TXF、接收滤波器RXF，抑制对发送滤波器TXF、接收滤波器RXF的滤波器特性（电气特性）的影响。
于是，在本实施方式1中，在以例如便携式电话机为代表的移动通信机器中，在与功率放大器在同一半导体衬底上形成发送滤波器、接收滤波器时，采用了可以尽可能减小来自功率放大器的热对发送滤波器、接收滤波器的影响来维持发送滤波器、接收滤波器的滤波器特性（电气特性）的设计。以下，说明采用了该设计的本实施方式1中的技术思想。
＜本实施方式1中的半导体器件的器件结构＞
图13是示出本实施方式1中的半导体器件的构成的剖面图。在图13中，示出在半导体衬底1S的区域AR1与区域AR2上形成的结构。区域AR1是形成了构成功率放大器PA的LDMOSFET的区域，区域AR2是形成了构成发送滤波器TXF、接收滤波器RXF的薄膜压电体波谐振器BAW的区域。即，在本实施方式1中，在同一半导体衬底1S上形成LDMOSFET和薄膜压电体波谐振器BAW。
首先，参照图13说明形成在半导体衬底1S的区域AR1上的结构。在图13中，在半导体衬底1S的区域AR1中形成例如具有图3所示的结构的LDMOSFET，在该LDMOSFET上形成由例如氧化硅膜构成的层间绝缘膜。然后，在层间绝缘膜上形成由例如铝膜构成的多个布线层，在该布线层上形成由例如氧化硅膜构成的层间绝缘膜ILN。在该层间绝缘膜ILN的表面上形成焊盘PD。焊盘PD用作外部连接端子，连接例如键合线。
在形成了焊盘PD的层间绝缘膜ILN上形成由例如氮化硅膜构成的钝化膜（表面保护膜）PAS。在形成在焊盘PD上的钝化膜PAS中形成开口部，焊盘PD从该开口部露出。然后，在钝化膜PAS上形成热传导率比层间绝缘膜ILN高的高热传导率膜HCF。该高热传导率膜HCF由例如氮化铝膜（热传导率150W／m·K）或氧化镁膜（热传导率59W／m·K）构成。在该高热传导率膜HCF上也形成有开口部，焊盘PD从该开口部露出。而且，在高热传导率膜HCF上形成有由例如氮化铝膜构成的籽层SDL和压电膜PZF。在该籽层SDL和压电膜PZF上也形成有开口部，焊盘PD从该开口部露出。
接着，参照图13说明形成在半导体衬底1S的区域AR2上的结构。在图13中，在半导体衬底1S上形成有外延层EPI，在该外延层EPI上形成有由例如氧化硅膜构成的层间绝缘膜IL1。在该层间绝缘膜IL1上形成有由例如氧化硅膜构成的层间绝缘膜IL2，在该层间绝缘膜IL2上形成有由例如氧化硅膜构成的层间绝缘膜ILN。然后，在层间绝缘膜ILN上形成有例如构成发送滤波器TXF、接收滤波器RXF的薄膜压电体波谐振器BAW。
以下，说明薄膜压电体波谐振器BAW的结构。像图13所示的那样，在区域AR2中，在层间绝缘膜ILN上形成有钝化膜PAS，从该钝化膜PAS的表面形成有到达形成在下层的层间绝缘膜ILN的沟DIT。然后，在包含沟DIT的内壁的钝化膜PAS上，形成有热传导率比层间绝缘膜ILN高的高热传导率膜HCF。该高热传导率膜HCF沿着沟DIT的内壁形成，高热传导率膜HCF不埋入到沟DIT的内部。即，在沟DIT的内壁形成有高热传导率膜HCF，但沟DIT的内部不用该高热传导率膜HCF充填，而在沟DIT的内部形成有空洞部CAV。形成在该沟DIT的内部的空洞部CAV构成薄膜压电体波谐振器的声绝缘部。
接着，以形成在覆盖沟DIT中的空洞部CAV上的方式形成有由例如氮化铝膜构成的籽层SDL。该籽层SDL具有提高后述的压电层PZL的结晶取向性的功能。具体地，籽层SDL具有使后述的压电层PZL的结晶朝C轴取向的功能，通过使压电层PZL朝C轴取向，可以使薄膜压电体波谐振器的Ｑ值尖锐。
在上述的籽层SDL上形成有下部电极BTE。该下部电极BTE由例如钼膜（Mo）、钌膜（Ru）或钨膜（W）形成。然后，在该下部电极BTE上形成有压电层PZL。该压电层PZL由厚度随极化方向变化的压电材料构成，由例如氮化铝膜（AlN）形成。
在压电层PZL上形成有上部电极UPE，在上部电极UPE的一部分上形成有分路电极SHE。分路电极SHE是为了调整薄膜压电体波谐振器BAW的共振频率而设置的电极。即，薄膜压电体波谐振器BAW的共振频率由下部电极BTE和压电层PZL和上部电极UPE的总膜厚决定，通过在上部电极UPE的一部分上设置分路电极SHE，使得薄膜压电体波谐振器BAW的共振频率也与分路电极SHE的膜厚有依赖关系。因此，通过调整分路电极SHE的膜厚，可以使薄膜压电体波谐振器BAW的共振频率从由下部电极BTE和压电层PZL和上部电极UPE的总膜厚决定时的共振频率偏离，可以调整薄膜压电体波谐振器BAW的共振频率。
＜本实施方式1的特征＞
本实施方式1中的半导体器件是上述那样的构成，以下说明其特征点。本实施方式1中的特征点在于，例如，像图13所示的那样，在钝化膜PAS上设置有热传导率比层间绝缘膜ILN高的高热传导率膜HCF这一点。即，在本实施方式1中，具有以下特征点：在包含形成有LDMOSFET的区域AR1和形成有薄膜压电体波谐振器BAW的区域AR2的半导体衬底1S的整个区域中，在钝化膜PAS上设置高热传导率膜HCF。由此，主要由LDMOSFET产生的热利用在半导体衬底1S的整个面上形成的高热传导率膜HCF高效地向各个方向散热。其结果，由于可以降低形成有LDMOSFET的区域AR1的温度，所以可以抑制来自形成在区域AR1上的LDMOSFET的发热造成的薄膜压电体波谐振器BAW的温度上升。因此，如果使用本实施方式1，即使在例如在同一半导体衬底1S上搭载薄膜压电体波谐振器BAW和LDMOSFET时的情况下，也可以充分抑制来自LDMOSFET的发热造成的薄膜压电体波谐振器BAW的温度上升，由此，可以抑制由薄膜压电体波谐振器BAW构成的发送滤波器TXF、接收滤波器RXF的滤波器特性（电气特性）的变差。
例如，近年来，有由便携式电话机处理的功率变大，来自功率放大器PA的发热量增加的倾向。因此，例如，考虑到功率放大器PA的温度也变成100℃左右。此时，不管采取何种热对策，如果在同一半导体衬底1S上搭载构成功率放大器PA的LDMOSFET与构成发送滤波器TXF、接收滤波器RXF的薄膜压电体波谐振器BAW，则来自LDMOSFET的发热就会影响到薄膜压电体波谐振器BAW，薄膜压电体波谐振器BAW的温度会上升。如果薄膜压电体波谐振器BAW的温度上升，则共振频率会变化，所以由该薄膜压电体波谐振器BAW构成的发送滤波器TXF、接收滤波器RXF的滤波器特性会变差。该滤波器特性变差指，例如，由于共振频率变化，通过区的频段和阻止区的频段从设计值偏离，不能充分确保设计值那样的通过区和阻止区。
于是，在本实施方式1中的技术的思想中，例如，像图13所示的那样，在包含形成有LDMOSFET的区域AR1和形成有薄膜压电体波谐振器BAW的区域AR2的半导体衬底1S的整个区域中，在钝化膜PAS上设置有高热传导率膜HCF。由此，由LDMOSFET产生的热传递到形成在区域AR1上的高热传导率膜HCF，用该高热传导率膜HCF快速地在半导体衬底1S的整个区域上散热。而且，由于在形成有LDMOSFET的区域AR1中，在高热传导率膜HCF上形成有由与高热传导率膜HCF相同的材料（例如，氮化铝膜）构成的籽层SDL和压电膜PZF，所以由LDMOSFET产生的热还利用这些膜高效地散热。其结果，如果使用本实施方式1，由于可以降低形成有LDMOSFET的区域AR1的温度，所以可以抑制来自在区域AR1上形成的LDMOSFET的发热导致的形成在区域AR2上的薄膜压电体波谐振器BAW的温度上升。
在此，在本实施方式1中，作为薄膜压电体波谐振器BAW，举出FBAR型谐振器，但是当然，作为薄膜压电体波谐振器BAW使用SMR型谐振器时，也可以适用本实施方式1中的技术思想。但是，从有效地抑制薄膜压电体波谐振器BAW的温度上升的观点出发，作为与LDMOSFET搭载在同一半导体衬底1S上的薄膜压电体波谐振器BAW，与SMR型谐振器相比，更优选使用FBAR型谐振器。
这是因为，例如，像图13所示的那样，FBAR型谐振器，作为声绝缘部使用在沟DIT的内部形成的空洞部CAV，所以从高热传导率膜HCF向FBAR型谐振器的热传导被热传导率低的空洞部CAV抑制。即，在本实施方式1中，由于作为设置高热传导率膜HCF、并且与LDMOSFET搭载在同一半导体衬底1S上的薄膜压电体波谐振器BAW，使用FBAR型谐振器，可以有效地抑制薄膜压电体波谐振器BAW的温度上升。即，在半导体衬底1S的整个区域中，通过在钝化膜PAS上设置高热传导率膜HCF，通过使由LDMOSFET产生的热从高热传导率膜HCF向四面八方传递而有效地散热，可以抑制形成有LDMOSFET的区域AR1自身的温度上升。此时，一部分热也传递到形成在薄膜压电体波谐振器BAW的下层的高热传导率膜HCF上，但通过作为薄膜压电体波谐振器BAW使用声绝缘部由热传导率低的空洞部CAV形成的FBAR型谐振器，可以有效地抑制薄膜压电体波谐振器BAW的温度上升。
＜本实施方式1中的半导体器件的制造方法＞
下面，参照附图说明本实施方式1中的半导体器件的制造方法。首先，像图14所示的那样，通过使用通常的半导体制造技术，在半导体衬底1S上形成外延层EPI之后，在半导体衬底1S的区域AR1上形成LDMOSFET。然后，在包含形成了LDMOSFET的区域AR1和形成薄膜压电体波谐振器BAW的区域AR2的半导体衬底1S的整个主面上形成由例如氧化硅膜构成的层间绝缘膜IL1，在形成在区域AR1上的层间绝缘膜IL1中形成与LDMOSFET电气连接的栓塞。然后，在形成在区域AR1上层间绝缘膜IL1上形成由例如铝膜构成的第1层布线，之后，在形成在包含区域AR1和区域AR2的半导体衬底1S的整个主面上的层间绝缘膜IL1上，形成由例如氧化硅膜构成的层间绝缘膜IL2。然后，在形成在区域AR1上的层间绝缘膜IL2中形成栓塞之后，在形成在区域AR1上的层间绝缘膜IL2上形成由例如铝膜构成的第2层布线。然后，在形成在包含区域AR1和区域AR2的半导体衬底1S的整个主面上的层间绝缘膜IL2上，形成由例如氧化硅膜构成的层间绝缘膜ILN。接着，在形成在区域AR1上的层间绝缘膜ILN上形成焊盘PD之后，在包含区域AR1和区域AR2的半导体衬底1S的整个主面上形成由例如氮化硅膜构成的钝化膜PAS。
然后，像图15所示的那样，通过使用光刻技术和蚀刻技术，形成从形成在区域AR2上的钝化膜PAS到达形成在下层的层间绝缘膜ILN的多个沟DIT。
然后，像图16所示的那样，在形成多个沟DIT的钝化膜PAS上形成热传导率比层间绝缘膜ILN高的高热传导率膜HCF。具体地，在包含从形成了多个沟DIT的区域AR2的钝化膜PAS到形成在区域AR1上的钝化膜PAS的半导体衬底1S的整个主面上，形成高热传导率膜HCF。此时，沿着沟DIT的内壁形成高热传导率膜HCF。该高热传导率膜HCF由例如氮化铝膜、氧化镁膜等的热传导率良好的膜形成，可以通过使用例如溅射法形成。尤其是，高热传导率膜HCF由氮化铝膜形成时，可以在含氮的气氛中利用靶材为铝的反应性溅射法形成氮化铝膜。
接着，像图17所示的那样，在包含形成区域AR2上的沟DIT内的高热传导率膜HCF上形成牺牲层之后，用例如化学机械研磨法（CMP：ChemicalMechanicalPolishing）除去形成在高热传导率膜HCF上的不需要的牺牲层。由此，可以只向沟DIT的内部埋入牺牲层SCL。具体地，该牺牲层SCL由例如氧化硅膜形成。
然后，像图18所示的那样，在包含用牺牲层SCL埋入了的沟DIT上的高热传导率膜HCF上形成籽层SDL，在该籽层SDL上形成导体膜CF1。籽层SDL由例如氮化铝膜形成，可以通过使用例如溅射法形成。另外，导体膜CF1由例如钼膜（Mo）形成，可以通过使用例如溅射法形成。
然后，像图19所示的那样，通过使用光刻技术和蚀刻技术加工导体膜CF1，在区域AR2上形成下部电极BTE。然后，像图20所示的那样，在从区域AR1到区域AR2的半导体衬底1S的整个主面上形成压电膜PZF，在该压电膜PZF上形成导体膜CF2。具体地，压电膜PZF由例如氮化铝膜形成，可以通过使用例如溅射法形成。另外，导体膜CF2由例如钼膜（Mo）形成，可以通过使用例如溅射法形成。
接着，像图21所示的那样，通过使用光刻技术和蚀刻技术加工导体膜CF2、压电膜PZF，在区域AR2上形成由导体膜CF2构成的上部电极UPE，形成由压电膜PZF构成的压电层PZL。而且，形成由导体膜构成的分路电极SHE。另外，针对区域AR1，通过除去导体膜CF2而在表面上露出压电膜PZF，在加工区域AR2的压电膜PZF的工序中，在区域AR1的对焊盘PD开口的区域中也除去压电膜PZF。另外，区域AR1的籽层SDL和压电膜PZF具有与高热传导率膜HCF相同的功能。
然后，像图22所示的那样，除去形成在区域AR2上的沟DIT中埋入的牺牲层SCL而形成空洞部CAV。此时，牺牲层SCL由氧化硅膜形成，并且形成沟DIT的层间绝缘膜ILN也由氧化硅膜形成。因此，如果仅仅通过蚀刻除去牺牲层SCL，则层间绝缘膜ILN也会被蚀刻。
但是，在本实施方式1中，在沟DIT的内壁形成有由例如氮化铝膜形成的高热传导率膜HCF。该高热传导率膜HCF，像上述那样，为了把由LDMOSFET产生的热高效地向四面八方散热而设置，而且也作为蚀刻牺牲层SCL时的蚀刻阻挡物起作用。即，在本实施方式1中，形成在层间绝缘膜ILN中的沟DIT的内壁形成有高热传导率膜HCF，以隔着该高热传导率HCF地埋入沟DIT的方式形成有牺牲层SCL。另外，牺牲层SCL由氧化硅膜形成，而高热传导率膜HCF由与氧化硅膜的蚀刻选择比高的氮化铝膜形成。因此，蚀刻牺牲层SCL时，在沟DIT的内壁形成的高热传导率膜HCF成为蚀刻阻挡物，可以防止由与牺牲层SCL相同的氧化硅膜形成的层间绝缘膜ILN被蚀刻。即，在本实施方式1中，高热传导率膜HCF用作除去牺牲层SCL时的蚀刻阻挡物，可以在蚀刻牺牲层SCL时保护层间绝缘膜ILN。具体地，在蚀刻构成牺牲层SCL的氧化硅膜时，使用例如缓冲氢氟酸。
在此，也考虑由与层间绝缘膜ILN不同的材料构成牺牲层SCL，但是由与层间绝缘膜ILN相同的氧化硅膜形成牺牲层SCL出于以下示出的理由。即，沟DIT的大小为比较的大面积，且在沟DIT的上部形成有薄膜压电体波谐振器。因此，为了除去埋入沟DIT的牺牲层SCL，必须从在未形成薄膜压电体波谐振器的区域伸出的沟DIT的部分蚀刻牺牲层SCL。此时，由于在未形成薄膜压电体波谐振器的区域伸出的沟DIT的部分小，所以从该部分蚀刻沟DIT的整个内部花费很多时间。因此，希望用蚀刻的速度快的材料形成牺牲层SCL。为此，牺牲层SCL使用用氢氟酸蚀刻速度快的氧化硅膜。即，从迅速进行面积比较大的牺牲层SCL的蚀刻，以提高半导体器件的制造方法中的生产率和提高量产性的观点出发，牺牲层SCL用可以用氢氟酸迅速除去的氧化硅膜形成。
此时，层间绝缘膜ILN和牺牲层SCL都由氧化硅膜形成，但在本实施方式1中，在沟DIT的内壁形成有由例如氮化铝膜形成的高热传导率膜HCF。因此，如果使用本实施方式1，则在蚀刻牺牲层SCL时，在沟DIT的内壁形成的高热传导率膜HCF成为蚀刻阻挡物，可以防止由与牺牲层SCL相同的氧化硅膜形成的层间绝缘膜ILN被蚀刻。
然后，像图23所示的那样，通过使用光刻技术和蚀刻技术，在形成在区域AR1上的高热传导率膜HCF和钝化膜PAS上形成开口部。由此，露出形成在区域AR1上的焊盘PD的表面。像以上那样，可以制造本实施方式1中的半导体器件。
＜本实施方式1中的效果＞
如果使用本实施方式1，则在包含形成有LDMOSFET的区域AR1和形成有薄膜压电体波谐振器BAW的区域AR2的半导体衬底1S的整个区域中，在钝化膜PAS上设置高热传导率膜HCF。由此，由LDMOSFET产生的热传递到形成在区域AR1上的高热传导率膜HCF，用该高热传导率膜HCF快速地在半导体衬底1S的整个区域上散热。其结果，可以降低形成有LDMOSFET的区域AR1的温度，所以可以抑制来自形成在区域AR1上的LDMOSFET的发热导致的形成在区域AR2上的薄膜压电体波谐振器BAW的温度上升。因此，如果使用本实施方式1，例如，即使在将薄膜压电体波谐振器BAW和LDMOSFET搭载在同一半导体衬底1S上时，也可以充分抑制来自LDMOSFET的发热造成的薄膜压电体波谐振器BAW的温度上升，由此，可以抑制由薄膜压电体波谐振器BAW构成的发送滤波器TXF、接收滤波器RXF的滤波器特性（电气特性）变差。
而且，根据本实施方式1，在形成在层间绝缘膜ILN中的沟DIT的内壁形成有高热传导率膜HCF，以隔着该高热传导率HCF地埋入沟DIT的方式形成有牺牲层SCL。因此，蚀刻牺牲层SCL时，形成在沟DIT的内壁的高热传导率膜HCF成为蚀刻阻挡物，可以防止由与牺牲层SCL相同的氧化硅膜形成的层间绝缘膜ILN被蚀刻。
（实施方式2）
在本实施方式2中，参照附图说明在高热传导率膜HCF和薄膜压电体波谐振器BAW之间形成热传导率比高热传导率膜HCF低的低热传导率膜LCF的例子。
＜本实施方式2中的半导体器件的器件结构＞
图24是示出本实施方式2中的半导体器件的器件结构的剖面图。在图24中示出在半导体衬底1S的区域AR1与区域AR2上形成的结构。区域AR1是形成构成功率放大器PA的LDMOSFET的区域，区域AR2是形成构成发送滤波器TXF、接收滤波器RXF的薄膜压电体波谐振器BAW的区域。即，在本实施方式2中也是，在同一半导体衬底1S上形成LDMOSFET和薄膜压电体波谐振器BAW。在此，在区域AR1上形成的LDMOSFET的器件结构，由于与上述实施方式1相同，所以其说明省略。另外，在区域AR2上形成的薄膜压电体波谐振器BAW的器件结构也基本上与上述实施方式1相同，所以主要说明与上述实施方式1的不同点。
在图24中，本实施方式2的特征点在于，在形成在区域AR2上的钝化膜PAS上形成高热传导率膜HCF，在该高热传导率膜HCF上形成热传导率比高热传导率膜HCF低的低热传导率膜LCF这一点。由此，可以抑制热传递到形成在低热传导率膜LCF上的薄膜压电体波谐振器BAW。其结果，根据本实施方式2，即使在例如在同一半导体衬底1S上搭载薄膜压电体波谐振器BAW和LDMOSFET时，也可以充分抑制来自LDMOSFET的发热造成的薄膜压电体波谐振器BAW的温度上升，由此，可以抑制由薄膜压电体波谐振器BAW构成的发送滤波器TXF、接收滤波器RXF的滤波器特性（电气特性）变差。
例如，在本实施方式2中也是，在包含形成LDMOSFET的区域AR1和形成薄膜压电体波谐振器BAW的区域AR2的半导体衬底1S的整个区域中，在钝化膜PAS上设置高热传导率膜HCF。由此，由LDMOSFET产生的热传递到形成在区域AR1上的高热传导率膜HCF，用该高热传导率膜HCF快速地在半导体衬底1S的整个区域上散热。其结果，可以降低形成LDMOSFET的区域AR1的温度，所以可以抑制来自形成在区域AR1上的LDMOSFET的发热导致的形成在区域AR2上薄膜压电体波谐振器BAW的温度上升。在此，由于形成在区域AR2上的薄膜压电体波谐振器BAW的下层也形成有高热传导率膜HCF，所以考虑由LDMOSFET产生的热的一部分也会经由在从区域AR1到区域AR2地形成的高热传导率膜HCF而传递到薄膜压电体波谐振器BAW上，但是在上述实施方式1中也是，由于在高热传导率膜HCF和薄膜压电体波谐振器BAW之间形成有空洞部CAV，所以可以抑制热从高热传导率膜HCF传递到薄膜压电体波谐振器BAW。除此之外，在本实施方式2中，在高热传导率膜HCF和薄膜压电体波谐振器BAW之间设置有低热传导率膜LCF。因此，传递到高热传导率膜HCF的热难以被低热传导率膜LCF传递到形成在低热传导率膜LCF上的薄膜压电体波谐振器BAW。因此，在本实施方式2中，可以抑制薄膜压电体波谐振器BAW的温度上升。
即，在本实施方式2中，与上述实施方式1同样地，通过采用在包含从区域AR1到区域AR2的半导体衬底1S的整个主面上设置高热传导率膜HCF的构成，由LDMOSFET产生的热向四面八方散热，可以抑制形成LDMOSFET的区域AR1的温度上升。另外，作为本实施方式2的独特的特征，由于在区域AR2中在高热传导率膜HCF上设置有低热传导率膜LCF，所以可以抑制热从高热传导率膜HCF向薄膜压电体波谐振器BAW传导。由于这两个机理的叠加效果，根据本实施方式2，可以抑制形成在同一半导体衬底1S上的LDMOSFET的发热造成的薄膜压电体波谐振器BAW的温度上升。
作为这样的低热传导率膜LCF，可以使用例如氮化硅膜（热传导率20W／m·K）、氧化铝膜（热传导率32W／m·K）。此时，作为低热传导率膜使用氮化硅膜的优点在于，氮化硅膜的形成温度比较低，在进行半导体元件（半导体器件）的集成化时，可以减少高温对其它半导体元件的影响。另一方面，作为低热传导率膜使用氧化铝膜的优点在于，如后所述，与作为牺牲层SCL使用的氧化硅膜（TEOS膜）的蚀刻选择比高，可以充分作为除去牺牲层SCL时的蚀刻阻挡物膜起作用。
＜本实施方式2中的半导体器件的制造方法＞
本实施方式2中的半导体器件是上述的构成，以下，参照附图说明其制造方法。到图14～图16所示的工序为止与上述实施方式1相同。接着，像图25所示的那样，在包含区域AR1和形成了沟DIT的区域AR2的半导体衬底1S的整个主面上形成的在高热传导率膜HCF上，形成热传导率比高热传导率膜HCF低的低热传导率膜LCF。该低热传导率膜LCF由例如氮化硅膜、氧化铝膜形成，例如，可以通过使用CVD法、溅射法形成。
接着，像图26所示的那样，在包含形成在区域AR2上的沟DIT内的低热传导率膜LCF上形成牺牲层之后，用例如化学机械研磨法（CMP：ChemicalMechanicalPolishing）除去形成在低热传导率膜LCF上的不需要的牺牲层。由此，可以只向沟DIT的内部埋入牺牲层SCL。具体地，该牺牲层SCL由例如氧化硅膜形成。
然后，像图27所示的那样，通过使用光刻技术和蚀刻技术，使形成在区域AR2上的低热传导率膜LCF残留，而形成在区域AR1上的低热传导率膜LCF被除去。
然后，像图28所示的那样，在形成在区域AR2上的低热传导率膜LCF上和形成在区域AR1上的高热传导率膜HCF上形成籽层SDL，在该籽层SDL上形成第1导体膜。籽层SDL由例如氮化铝膜形成，可以通过使用例如溅射法形成。另外，第1导体膜由例如钼膜（Mo）形成，可以通过使用例如溅射法形成。然后，通过使用光刻技术和蚀刻技术加工第1导体膜，在区域AR2上形成下部电极BTE。
然后，像图29所示的那样，在从区域AR1到区域AR2的半导体衬底1S的整个主面上形成压电膜，在该压电膜上形成第2导体膜。具体地，压电膜由例如氮化铝膜形成，可以通过使用例如溅射法形成。另外，第2导体膜由例如钼膜（Mo）形成，可以通过使用例如溅射法形成。接着，通过使用光刻技术和蚀刻技术，通过加工第2导体膜、压电膜，在区域AR2上形成由第2导体膜构成的上部电极UPE，形成由压电膜构成的压电层PZL。而且，形成由导体膜构成的分路电极SHE。另外，在区域AR1上通过除去第2导体膜而在表面上露出压电膜PZF，在加工区域AR2的压电膜PZF的工序中，在把区域AR1的焊盘PD开口的区域中也除去压电膜PZF。另外，区域AR1的籽层SDL和压电膜PZF具有与高热传导率膜HCF相同的功能。
然后，像图30所示的那样，除去埋入形成在区域AR2上的沟DIT中的牺牲层SCL而形成空洞部CAV。此时，例如，牺牲层SCL由氧化硅膜形成，而低热传导率膜LCF由例如氮化硅膜、氧化铝膜形成。因此，低热传导率膜LCF作为蚀刻牺牲层SCL时的蚀刻阻挡物起作用。而且，在本实施方式2中，在低热传导率膜LCF的下层形成由例如氮化铝膜形成的高热传导率膜HCF。因此，在高热传导率膜HCF的下层形成由与牺牲层SCL相同的氧化硅膜形成的层间绝缘膜ILN，在蚀刻牺牲层SCL时，该低热传导率膜LCF和高热传导率膜HCF作为蚀刻阻挡物起作用，所以可以保护层间绝缘膜ILN。
尤其是，在低热传导率膜LCF由氧化铝膜形成时，由于氧化铝膜与氧化硅膜的蚀刻选择比高，所以低热传导率膜LCF可以用作充分的蚀刻阻挡物膜。
然后，像图31所示的那样，通过使用光刻技术和蚀刻技术，在形成在区域AR1上的高热传导率膜HCF和钝化膜PAS上形成开口部。由此，可以露出形成在区域AR1上的焊盘PD的表面。像以上那样，可以制造本实施方式2中的半导体器件。
（实施方式3）
在本实施方式3中，说明在形成LDMOSFET的区域AR1与形成薄膜压电体波谐振器BAW的区域AR2之间设置区域AR3，在该区域AR3的表面上形成凹凸形状的例子。
＜本实施方式3中的半导体器件的器件结构＞
图32是示出本实施方式3中的半导体器件的器件结构的剖面图。在图32中示出形成在半导体衬底1S的区域AR1、区域AR2和区域AR3上的结构。区域AR1是形成构成功率放大器PA的LDMOSFET的区域，区域AR2是形成构成发送滤波器TXF、接收滤波器RXF的薄膜压电体波谐振器BAW的区域。即，在本实施方式2中也是，在同一半导体衬底1S上形成有LDMOSFET和薄膜压电体波谐振器BAW。然后，在区域AR1与区域AR2之间形成有区域AR3。在此，形成在区域AR1上的LDMOSFET的器件结构，由于与上述实施方式1、上述实施方式2相同，所以其说明省略。另外，形成在区域AR2上的薄膜压电体波谐振器BAW的器件结构也与上述实施方式2相同，所以主要说明区域AR3的结构。
在图32中，在半导体衬底1S的区域AR3中形成外延层EPI，在该外延层EPI上形成有由例如氧化硅膜构成的层间绝缘膜IL1。然后，在层间绝缘膜IL1上形成有由例如氧化硅膜构成的层间绝缘膜IL2，在该层间绝缘膜IL2上形成有由例如氧化硅膜构成的层间绝缘膜ILN。在该层间绝缘膜ILN上形成有由例如氮化硅膜构成的钝化膜PAS，形成有从钝化膜PAS的表面到达层间绝缘膜ILN的沟DIT2。在包含该沟DIT2的内壁的钝化膜PAS的表面上形成有高热传导率膜HCF。即，在本实施方式3中，在包含区域AR1、区域AR2和区域AR3的半导体衬底1S的整个主面上形成有高热传导率膜HCF。而且，在高热传导率膜HCF上形成有由例如氮化铝膜构成的籽层SDL和压电膜PZF。
在此，本实施方式3的特征在于，在形成在区域AR3上的钝化膜PAS的表面上形成用来形成凹凸形状的多个沟DIT2，在包含该沟DIT2的内壁的钝化膜PAS上形成高热传导率膜HCF这一点。该高热传导率膜HCF延伸到形成LDMOSFET的区域AR1，由LDMOSFET产生的热传递到高热传导率膜HCF并到达区域AR3。此时，在本实施方式3中，由于区域AR3的表面因多个沟DIT2而成为凹凸形状，所以在区域AR3中，高热传导率膜HCF的表面积增大。其结果，形成在区域AR3上的高热传导率膜HCF的散热效率提高（散热片效果）。即，由LDMOSFET产生的热从形成在区域AR1上的高热传导率膜HCF传递到形成在区域AR3上的高热传导率膜HCF，利用区域AR3中的散热片效果高效地散热。因此，根据本实施方式3，可以抑制传递到形成在区域AR2上的薄膜压电体波谐振器BAW的热，所以可以抑制形成在同一半导体衬底1S上的LDMOSFET的发热造成的薄膜压电体波谐振器BAW的温度上升。
＜本实施方式3中的变形例＞
下面，说明本实施方式3中的变形例。在图33中，在本变形例中，不仅在区域AR3上，而且在区域AR1的表面上也形成多个沟DIT3，利用该多个沟DIT3在形成在区域AR1上的钝化膜PAS的表面上形成凹凸形状。另外，在区域AR1中，在形成在钝化膜PAS上的多个沟DIT3的内壁形成高热传导率膜HCF。由此，在本变形例中，除了区域AR3的散热片效果以外，在区域AR1中也可以获得散热片效果，所以从形成在区域AR1上的LDMOSFET产生的热可以从形成在区域AR1和区域AR3上的高热传导率膜HCF高效地散热。尤其是，根据本变形例，在形成LDMOSFET的区域AR1的表面上形成凹凸形状，所以可以得到能够把由LDMOSFET产生的热充分散热的效果。
＜本实施方式3中的半导体器件的制造方法＞
本实施方式3中的半导体器件是上述的构成，以下，参照附图说明其制造方法。首先，像图34所示的那样，通过使用通常的半导体制造技术，在半导体衬底1S上形成外延层EPI之后，在半导体衬底1S的区域AR1上形成LDMOSFET。然后，在包含形成了LDMOSFET的区域AR1和形成薄膜压电体波谐振器BAW的区域AR2的半导体衬底1S的整个主面上形成由例如氧化硅膜构成的层间绝缘膜IL1，在形成在区域AR1上的层间绝缘膜IL1中形成与LDMOSFET电气连接的栓塞。然后，在形成在区域AR1上的层间绝缘膜IL1上形成由例如铝膜构成的第1层布线，之后，在形成在包含区域AR1和区域AR2的半导体衬底1S的整个主面上的层间绝缘膜IL1上，形成由例如氧化硅膜构成的层间绝缘膜IL2。然后，在形成在区域AR1上的层间绝缘膜IL2中形成栓塞之后，在形成在区域AR1上的层间绝缘膜IL2上形成由例如铝膜构成的第2层布线。然后，在形成在包含区域AR1和区域AR2的半导体衬底1S的整个主面上的层间绝缘膜IL2上，形成由例如氧化硅膜构成的层间绝缘膜ILN。接着，在形成在区域AR1上的层间绝缘膜ILN上形成焊盘PD之后，在包含区域AR1和区域AR2的半导体衬底1S的整个主面上形成由例如氮化硅膜构成的钝化膜PAS。
然后，像图35所示的那样，通过使用光刻技术和蚀刻技术，形成从形成在区域AR2上的钝化膜PAS到达形成在下层的层间绝缘膜ILN的多个沟DIT。而且，在本实施方式3中，通过该工序，在区域AR3上也形成从钝化膜PAS的表面到达形成在下层层间绝缘膜ILN的多个沟DIT2。此时，例如，形成在区域AR3上的沟DIT2的密度形成得比形成在区域AR2上的沟DIT密度高。由此，可以在形成在区域AR3上的钝化膜PAS的表面上形成凹凸形状。
然后，像图36所示的那样，在形成了多个沟DIT和沟DIT2的钝化膜PAS上，形成热传导率比层间绝缘膜ILN高的高热传导率膜HCF。具体地，在从形成了多个沟DIT的区域AR2的钝化膜PAS，通过形成了多个沟DIT2的区域AR3的钝化膜PAS，进而到形成在区域AR1上的钝化膜PAS为止的半导体衬底1S的整个主面上，形成高热传导率膜HCF。此时，沿着沟DIT的内壁和沟DIT2的内壁形成高热传导率膜HCF。该高热传导率膜HCF由例如氮化铝膜、氧化镁膜等的热传导率良好的膜形成，可以通过使用例如溅射法形成。尤其是，高热传导率膜HCF由氮化铝膜形成时，可以在含氮的气氛中通过靶材为铝的反应性溅射法形成氮化铝膜。
接着，像图37所示的那样，在形成在包含形成区域AR1、沟DIT的区域AR2和形成沟DIT2的区域AR3的半导体衬底1S的整个主面上的高热传导率膜HCF上，形成热传导率比高热传导率膜HCF低的低热传导率膜LCF。该低热传导率膜LCF由例如氮化硅膜、氧化铝膜形成，可以通过使用例如CVD法、溅射法形成。
然后，像图38所示的那样，在包含形成在区域AR2上的沟DIT内和形成在区域AR3上的沟DIT2内的低热传导率膜LCF上形成牺牲层之后，用例如化学机械研磨法（CMP：ChemicalMechanicalPolishing）除去形成在低热传导率膜LCF上的不需要的牺牲层。由此，可以只向沟DIT的内部和沟DIT2的内部埋入牺牲层SCL。具体地，该牺牲层SCL由例如氧化硅膜形成。然后，通过使用光刻技术和蚀刻技术除去形成在区域AR1和在区域AR3上的低热传导率膜LCF。
然后，像图39所示的那样，通过使用光刻技术和蚀刻技术，通过例如使用氢氟酸的蚀刻除去埋入到区域AR3的沟DIT2的内部的牺牲层SCL。此时，层间绝缘膜ILN由与牺牲层SCL相同的氧化硅膜形成，但是根据本实施方式3，在层间绝缘膜ILN与牺牲层SCL之间形成有例如与氧化硅膜的蚀刻选择比高的高热传导率膜HCF。因此，高热传导率膜HCF作为在蚀刻牺牲层SCL时的蚀刻阻挡物起作用，所以可以保护层间绝缘膜ILN。
然后，像图40所示的那样，在从区域AR1到区域AR3的半导体衬底1S的整个主面上形成籽层SDL，在该籽层SDL上形成第1导体膜。籽层SDL由例如氮化铝膜形成，可以通过使用例如溅射法形成。另外，第1导体膜由例如钼膜（Mo）形成，可以通过使用例如溅射法形成。然后，通过使用光刻技术和蚀刻技术加工第1导体膜，从而在区域AR2上形成下部电极BTE。
然后，像图41所示的那样，在跨过区域AR1和区域AR2和区域AR3的半导体衬底1S的整个主面上形成压电膜，在该压电膜上形成第2导体膜。具体地，压电膜由例如氮化铝膜形成，可以通过使用例如溅射法形成。另外，第2导体膜由例如钼膜（Mo）形成，可以通过使用例如溅射法形成。接着，通过使用光刻技术和蚀刻技术加工第2导体膜和压电膜，从而在区域AR2上形成由第2导体膜构成的上部电极UPE，形成由压电膜构成的压电层PZL。而且，形成由导体膜构成的分路电极SHE。另外，在区域AR1上，通过除去第2导体膜而在表面上露出压电膜PZF，在加工区域AR2的压电膜PZF的工序中，在把区域AR1的焊盘PD开口的区域中也除去压电膜PZF。另外，区域AR1的籽层SDL和压电膜PZF具有与高热传导率膜HCF相同的功能。
然后，像图42所示的那样，除去埋入到形成在区域AR2上的沟DIT的牺牲层SCL而形成空洞部CAV。此时，例如，牺牲层SCL由氧化硅膜形成，而低热传导率膜LCF由例如氮化硅膜、氧化铝膜形成。因此，低热传导率膜LCF作为蚀刻牺牲层SCL时的蚀刻阻挡物起作用。而且，在本实施方式3中，在低热传导率膜LCF的下层形成由例如氮化铝膜形成的高热传导率膜HCF。因此，在高热传导率膜HCF的下层形成由与牺牲层SCL相同的氧化硅膜形成的层间绝缘膜ILN，但在蚀刻牺牲层SCL时，该低热传导率膜LCF和高热传导率膜HCF作为蚀刻阻挡物起作用，所以可以保护层间绝缘膜ILN。
然后，像图43所示的那样，通过使用光刻技术和蚀刻技术在形成在区域AR1上的高热传导率膜HCF和钝化膜PAS上形成开口部。由此，可以露出形成在区域AR1上的焊盘PD的表面。像以上那样，可以制造本实施方式3中的半导体器件。
（实施方式4）
在本实施方式4中，说明在包围形成有LDMOSFET的区域AR1的区域AR0上形成从钝化膜PAS贯通到半导体衬底1S的散热栓塞的例子。
＜本实施方式4中的半导体器件的器件结构＞
图44是示出本实施方式4中的半导体器件的器件结构的剖面图。在图44中示出半导体衬底1S的区域AR1、区域AR2和区域AR1的周边区域即区域AR0的结构。区域AR1是形成构成功率放大器PA的LDMOSFET的区域，区域AR2是形成构成发送滤波器TXF、接收滤波器RXF的薄膜压电体波谐振器BAW的区域。即，在本实施方式2中也是，在同一半导体衬底1S上形成LDMOSFET和薄膜压电体波谐振器BAW。然后，在包围区域AR1的周边形成区域AR0。在此，形成在区域AR1上的LDMOSFET的器件结构与上述实施方式1～3相同，所以其说明省略。另外，形成在区域AR2上的薄膜压电体波谐振器BAW的器件结构也与上述实施方式2、上述实施方式3相同，所以主要说明区域AR0的结构。
在图44中，在半导体衬底1S的区域AR0中形成外延层EPI，在该外延层EPI上形成由例如氧化硅膜构成的层间绝缘膜IL1。然后，在层间绝缘膜IL1上形成由例如氧化硅膜构成的层间绝缘膜IL2，在该层间绝缘膜IL2上形成由例如氧化硅膜构成的层间绝缘膜ILN。在该层间绝缘膜ILN上形成由例如氮化硅膜构成的钝化膜PAS，形成从钝化膜PAS的表面到达半导体衬底1S的贯通沟TH。然后，向该贯通沟TH内埋入导电材料而形成散热栓塞TPLG。在形成了该散热栓塞TPLG的钝化膜PAS上形成高热传导率膜HCF。而且，在高热传导率膜HCF上形成由例如氮化铝膜构成的籽层SDL和压电膜PZF。
在此，本实施方式4的特征点在于，在形成LDMOSFET的区域AR1的周边形成的区域AR0上形成散热栓塞TPLG这一点。即，在本实施方式4中，形成从形成在区域AR0上的钝化膜PAS到达半导体衬底1S的散热栓塞TPLG。另外，该散热栓塞TPLG在其上部与高热传导率膜HCF直接接触。由此，由LDMOSFET产生的热从形成在区域AR1上的高热传导率膜HCF向形成在区域AR0上的高热传导率膜HCF传递。然后，传递到形成在区域AR0上的高热传导率膜HCF的热的一部分通过与高热传导率膜HCF直接接触的散热栓塞TPLG从半导体衬底1S散热。因此，根据本实施方式4，由于在与区域AR1相邻的区域AR0上设置了散热栓塞TPLG，所以可以从该散热栓塞TPLG高效地散热。即，根据本实施方式4，由LDMOSFET产生的热在到达形成在区域AR2上的薄膜压电体波谐振器BAW之前，热的一部分从散热栓塞TPLG散热，所以可以抑制形成在同一半导体衬底1S上的LDMOSFET的发热造成的薄膜压电体波谐振器BAW的温度上升。
尤其是，由于本实施方式4中的散热栓塞TPLG通过向贯通沟TH中埋入例如由钨（W）等构成的热传导率比较高的金属膜而形成，所以可以提高从散热栓塞TPLG散热的效率。
＜本实施方式4中的半导体器件的制造方法＞
本实施方式4中的半导体器件是上述的构成，以下，参照附图说明其制造方法。首先，像图45所示的那样，通过使用通常的半导体制造技术，在半导体衬底1S上形成外延层EPI之后，在半导体衬底1S的区域AR1上形成LDMOSFET。然后，在包含形成LDMOSFET的区域AR1、形成薄膜压电体波谐振器BAW的区域AR2和与区域AR1相邻的区域AR0的半导体衬底1S的整个主面上，形成由例如氧化硅膜构成的层间绝缘膜IL1，在形成在区域AR1上的层间绝缘膜IL1中形成与LDMOSFET电气连接的栓塞。然后，在形成在区域AR1上的层间绝缘膜IL1上形成由例如铝膜构成的第1层布线，之后，在形成在包含区域AR1和区域AR2的半导体衬底1S的整个主面上的层间绝缘膜IL1上形成由例如氧化硅膜构成的层间绝缘膜IL2。然后，在形成在区域AR1上的层间绝缘膜IL2中形成栓塞之后，在形成在区域AR1上的层间绝缘膜IL2上形成由例如铝膜构成的第2层布线。然后，在包含区域AR1和区域AR2的半导体衬底1S的整个主面上形成的层间绝缘膜IL2上，形成由例如氧化硅膜构成的层间绝缘膜ILN。接着，在形成在区域AR1上的层间绝缘膜ILN上形成焊盘PD之后，在包含区域AR1、区域AR2和区域AR0的半导体衬底1S的整个主面上，形成由例如氮化硅膜构成的钝化膜PAS。
然后，像图46所示的那样，通过使用光刻技术和蚀刻技术形成从形成在区域AR0上的钝化膜PAS的表面到达半导体衬底1S的贯通沟TH。然后，在形成了该贯通沟TH的钝化膜PAS的表面上，形成由例如钨膜构成的金属膜。此时，金属膜形成为还埋入到贯通沟TH的内部。然后，例如，通过使用CMP法除去在钝化膜PAS上形成的不需要的金属膜。由此，可以只向贯通沟TH的内部埋入金属膜，形成散热栓塞TPLG。
然后，像图47所示的那样，通过使用光刻技术和蚀刻技术形成从形成在区域AR2上的钝化膜PAS到达形成在下层的层间绝缘膜ILN的多个沟DIT。
然后，像图48所示的那样，在形成了多个沟DIT的钝化膜PAS上形成热传导率比层间绝缘膜ILN高的高热传导率膜HCF。具体地，在从形成了多个沟DIT的区域AR2的钝化膜PAS，通过形成在区域AR0上的钝化膜PAS，直到形成在区域AR1上的钝化膜PAS的半导体衬底1S的整个主面上，形成高热传导率膜HCF。此时，沿着沟DIT的内壁形成高热传导率膜HCF。该高热传导率膜HCF由例如氮化铝膜、氧化镁膜等的热传导率良好的膜形成，可以通过使用例如溅射法形成。尤其是，在高热传导率膜HCF由氮化铝膜形成时，可以在含氮的气氛中利用靶材为铝的反应性溅射法，形成氮化铝膜。
接着，在包含区域AR1、形成了沟DIT的区域AR2和与区域AR1相邻的区域AR0的半导体衬底1S的整个主面上形成的高热传导率膜HCF上，形成热传导率比高热传导率膜HCF低的低热传导率膜LCF。该低热传导率膜LCF由例如氮化硅膜、氧化铝膜形成，可以通过使用例如CVD法、溅射法形成。
然后，像图49所示的那样，在包含形成在区域AR2上的沟DIT内的低热传导率膜LCF上形成牺牲层之后，用例如化学机械研磨法（CMP：ChemicalMechanicalPolishing）除去形成在低热传导率膜LCF上的不需要的牺牲层。由此，可以只向沟DIT的内部埋入牺牲层SCL。具体地，该牺牲层SCL由例如氧化硅膜形成。
然后，像图50所示的那样，通过使用光刻技术和蚀刻技术除去形成在区域AR1和区域AR3上的低热传导率膜LCF。
然后，像图51所示的那样，在跨过区域AR0和区域AR1和区域AR2的半导体衬底1S的整个主面上形成籽层SDL，在该籽层SDL上形成第1导体膜。籽层SDL由例如氮化铝膜形成，可以通过使用例如溅射法形成。另外，第1导体膜由例如钼膜（Mo）形成，可以通过使用例如溅射法形成。然后，通过使用光刻技术和蚀刻技术加工第1导体膜，在区域AR2上形成下部电极BTE。
然后，像图52所示的那样，在跨过区域AR0和区域AR1和区域AR2的半导体衬底1S的整个主面上形成压电膜，在该压电膜上形成第2导体膜。具体地，压电膜由例如氮化铝膜形成，可以通过使用例如溅射法形成。另外，第2导体膜由例如钼膜（Mo）形成，可以通过使用例如溅射法形成。接着，通过使用光刻技术和蚀刻技术加工第2导体膜和压电膜，从而在区域AR2上形成由第2导体膜构成的上部电极UPE，形成由压电膜构成的压电层PZL。而且，形成由导体膜构成的分路电极SHE。另外，在区域AR1上，通过除去第2导体膜而在表面上露出压电膜PZF，在加工区域AR2的压电膜PZF的工序中，在把区域AR1的焊盘PD开口的区域中也除去压电膜PZF。另外，区域AR1的籽层SDL和压电膜PZF具有与高热传导率膜HCF相同的功能。
然后，像图53所示的那样，除去埋入到形成在区域AR2上的沟DIT的牺牲层SCL而形成空洞部CAV。此时，例如，牺牲层SCL由氧化硅膜形成，而低热传导率膜LCF由例如氮化硅膜、氧化铝膜形成。因此，低热传导率膜LCF作为蚀刻牺牲层SCL时的蚀刻阻挡物起作用。而且，在本实施方式4中，在低热传导率膜LCF的下层形成由例如氮化铝膜形成的高热传导率膜HCF。因此，在高热传导率膜HCF的下层形成由与牺牲层SCL相同的氧化硅膜形成的层间绝缘膜ILN，但蚀刻牺牲层SCL时，该低热传导率膜LCF和高热传导率膜HCF作为蚀刻阻挡物起作用，所以可以保护层间绝缘膜ILN。
然后，像图54所示的那样，通过使用光刻技术和蚀刻技术在形成在区域AR1上的高热传导率膜HCF和钝化膜PAS上形成开口部。由此，可以露出形成在区域AR1上的焊盘PD的表面。像以上那样，可以制造本实施方式4中的半导体器件。
（实施方式5）
在本实施方式5中，说明作为构成功率放大器PA的半导体元件，使用异质结双极晶体管（HBT）的例子。即，在本实施方式5中，说明在同一半绝缘性衬底（在本说明书中，设为半绝缘性衬底也包含在半导体衬底中）上形成HBT和薄膜压电体波谐振器BAW的例子。
例如，有使用了砷化镓（GaAs）等的III-V族化合物半导体的半导体元件。化合物半导体具有与硅（Si）相比迁移率大、能够得到半绝缘性结晶的特征。另外，化合物半导体可以制作混晶，可以形成异质结。
作为使用了异质结的半导体元件，有异质结型双极晶体管（以下称为HBT（HeterojunctionBipolarTransistor））。该HBT是基极层用砷化镓、发射极层用磷化铟镓（InGaP）或砷化铝镓（AlGaAs）等的双极晶体管。即，HBT是基极层与发射极层用不同的半导体材料形成异质结的双极晶体管。
利用该异质结，可以使基极发射极结中的发射极的禁带宽度比基极的禁带宽度大。因此，由于可以使从发射极向基极注入的载流子比从基极向发射极注入的逆电荷的载流子多很多，所以具有HBT的电流放大率很大的特征。HBT由于像上述那样电流放大率极大，所以在例如便携式电话机上搭载的功率放大器PA中使用。以下，说明该HBT的器件结构。
＜HBT的器件结构＞
图55是示出HBT的器件结构的剖面图。像图55所示的那样，在半绝缘性的GaAs衬底（半绝缘性衬底）1GS的背面形成由金膜等构成的背面电极BE，在GaAs衬底1GS的表面（主面）上形成HBT。在GaAs衬底1GS的表面上形成子集电极层SC，在该子集电极层SC上形成集电极电极CE和集电极台面CM。在集电极台面CM上形成基极台面BM，在基极台面BM的周边部形成基极电极BAE。另外，在基极台面BM的中央部形成发射极层EL，在该发射极层EL上形成发射极电极EE。在这样地构成的HBT上形成由例如氧化硅膜构成的层间绝缘膜IL1。然后，形成贯通该层间绝缘膜IL1地到达发射极电极EE的连接孔CNT3。在包含连接孔CNT3内的层间绝缘膜IL1上形成由构成发射极布线的金布线L1a和金布线L1b构成的第1层布线L1。然后，在第1层布线L1上形成由例如氧化硅膜构成的层间绝缘膜IL2。
如果使用这样地构成的HBT，则可以利用异质结使基极发射极结中的发射极的禁带宽度比基极的禁带宽度大。因此，由于可以使从发射极向基极注入的载流子比从基极向发射极注入的逆电荷的载流子多很多，所以具有HBT的电流放大率很大的特征。因此，功率放大器PA中也可以使用HBT。另外，多个图55所示的HBT并联连接而形成例如图2所示的放大部FAMP、放大部SAMP、放大部TAMP。
＜本实施方式5中的半导体器件的器件结构＞
下面，说明本实施方式5中的半导体器件的器件结构。图56是示出本实施方式5中的半导体器件的构成的剖面图。在图56中示出形成在GaAs衬底1GS的区域AR1和区域AR2上的结构。区域AR1是形成构成功率放大器PA的HBT的区域，区域AR2是形成构成发送滤波器TXF、接收滤波器RXF的薄膜压电体波谐振器BAW的区域。即，在本实施方式5中，在同一GaAs衬底1GS上形成HBT和薄膜压电体波谐振器BAW。
首先，参照图56说明形成在GaAs衬底1GS的区域AR1上的结构。在图56中，在GaAs衬底1GS的区域AR1中，形成例如具有图55所示的结构的HBT，在该HBT上形成由例如氧化硅膜构成的层间绝缘膜。然后，在层间绝缘膜上形成例如由金膜构成的多个布线层，在该布线层上形成由例如氧化硅膜构成的层间绝缘膜IL2。在该层间绝缘膜IL2上形成由例如氮化硅膜构成的钝化膜（表面保护膜）PAS。然后，在钝化膜PAS上形成热传导率比层间绝缘膜IL2高的高热传导率膜HCF。该高热传导率膜HCF由例如氮化铝膜（热传导率150W／m·K）或氧化镁膜（热传导率59W／m·K）构成。而且，在高热传导率膜HCF上形成由例如氮化铝膜构成的籽层SDL和压电膜PZF。
接着，参照图56说明形成在GaAs衬底1GS的区域AR2上的结构。在图56中，在GaAs衬底1GS上形成由例如氧化硅膜构成的层间绝缘膜IL1。在该层间绝缘膜IL1上形成由例如氧化硅膜构成的层间绝缘膜IL2。然后，在层间绝缘膜IL2上形成例如构成发送滤波器TXF、接收滤波器RXF的薄膜压电体波谐振器BAW。另外，该薄膜压电体波谐振器BAW的构成与上述实施方式1相同，所以其说明省略。
本实施方式5中的半导体器件是上述的构成，以下，说明其特征点。本实施方式5中的特征点在于，例如，像图56所示的那样，在钝化膜PAS上设置热传导率比层间绝缘膜IL2高的高热传导率膜HCF这一点。即，在本实施方式5中，具有以下特征点：在包含形成HBT的区域AR1和形成薄膜压电体波谐振器BAW的区域AR2的GaAs衬底1GS的整个区域中，在钝化膜PAS上设置高热传导率膜HCF。由此，主要由HBT产生的热利用形成在GaAs衬底1GS的整个面上的高热传导率膜HCF高效地向四面八方散热。其结果，可以降低形成HBT的区域AR1的温度，所以可以抑制来自形成在区域AR1上的HBT的发热造成的薄膜压电体波谐振器BAW的温度上升。因此，根据本实施方式5，即使在例如在同一GaAs衬底1GS上搭载薄膜压电体波谐振器BAW和HBT时，也可以充分抑制来自HBT的发热造成的薄膜压电体波谐振器BAW的温度上升，由此，可以抑制由薄膜压电体波谐振器BAW构成的发送滤波器TXF、接收滤波器RXF的滤波器特性（电气特性）变差。
（实施方式6）
在本实施方式6中，说明在同一SOI衬底上形成构成发送滤波器TXF或接收滤波器RXF的薄膜压电体波谐振器BAW、构成天线开关的MOSFET和构成功率放大器PA的LDMOSFET的例子。
在近年来的便携式电话机中，不仅有声音通话功能，还追加各种各样的应用功能。即，在便携式电话机中追加便携式电话机用的配发音乐的视听、动画传送、数据转送等声音通话功能以外的功能。伴随着这样的便携式电话机的多功能化，存在许多世界各国的频段（GSM（注册商标，GlobalSystemforMobilecommunications）频段、PCS（PersonalCommunicationServices）频段等和调制方式（GSM、EDGE（EnhancedDataratesforGSMEvolution，GSM增强数据率演进）、WCDMA（WidebandCodeDivisionMultiplexAccess，宽带码分多址）等）。因此，在便携式电话机中，必须应对与多个不同的频段、不同的调制方式对应的收发信号。因此，在便携式电话机中，用1个天线共享这些收发信号的发送和接收，用天线开关切换与天线的连接。
例如，图57是示出便携式电话机的收发部的构成的框图。像图57所示的那样，本实施方式6中的便携式电话机具有：基带部BBU、高频集成电路部RFICU、功率放大器PA、发送滤波器TXF、接收滤波器RXF、移相器PH、低噪放大器、天线开关ASW和天线ANT。
在这样构成的本实施方式6中的便携式电话机中，构成为可以用天线开关ASW切换多个发送路径，并且构成为可以用天线开关ASW切换多个接收路径。
＜天线开关的器件结构＞
以下，说明构成上述的天线开关ASW的MOSFET的结构。在天线开关ASW中，要求确保大功率的发送信号的高质量性、且减少对其它频段的通信造成不良影响的干扰波（高次谐波）的发生的性能。因此，作为构成天线开关ASW的开关元件使用场效应晶体管时，在该场效应晶体管中，不仅要求高耐压性，还要求可以减少高次谐波畸曲的性能。
因此，构成天线开关ASW的场效应晶体管，为了实现低损失、低高调波畸曲，使用形成在寄生容量少、线性性质优良的GaAs衬底、蓝宝石衬底上的场效应晶体管（例如，HEMT（HighElectronMobilityTransistor，高电子迁移率晶体管））。但是，高频特性优良的化合物半导体衬底价格高，从降低天线开关的成本的观点出发，是不优选的。为了实现天线开关的成本降低，使用形成在廉价的硅衬底上的场效应晶体管是有效的。但是，廉价的硅衬底与高价的化合物半导体衬底相比寄生容量大、比形成在化合物半导体衬底上的场效应晶体管高次谐波畸曲大。
于是，在本实施方式6中，从削减天线开关的成本的观点出发，说明由形成在例如SOI（silicononinsulator）衬底上的MOSFET构成天线开关ASW的例子。
图58是示出MOSFET的剖面的剖面图。在图58中，在半导体衬底（支持衬底）SUB上形成埋入绝缘层BOX，在该埋入绝缘层BOX上形成硅层。用该半导体衬底SUB、埋入绝缘层BOX和硅层形成SOI衬底。然后，在该SOI衬底上形成MOSFET。在SOI衬底的硅层中形成主体区域BD。该主体区域BD由例如导入了作为p型杂质的硼等的p型半导体区形成。在主体区域BD上形成栅极绝缘膜GOX1，在该栅极绝缘膜GOX1上形成栅极电极G。栅极绝缘膜GOX1由例如氧化硅膜形成。另一方面，栅极电极G由多晶硅膜PF和钴硅化物膜CS的层叠膜形成。构成栅极电极G的一部分的钴硅化物膜CS是为了降低栅极电极G的电阻而形成的。
接着，在栅极电极G两侧的侧壁形成侧壁SW，在位于该侧壁SW的下层的硅层内形成低浓度杂质扩散区EX1s、EX1d。该低浓度杂质扩散区EX1s、EX1d与栅极电极G匹配地形成。然后，在低浓度杂质扩散区EX1s的外侧形成高浓度杂质扩散区NR1s，在低浓度杂质扩散区EX1d的外侧形成高浓度杂质扩散区NR1d。高浓度杂质扩散区NR1s、NR1d与侧壁SW匹配地形成。而且，在高浓度杂质扩散区NR1s、NR1d的表面上形成钴硅化物膜CS。用低浓度杂质扩散区EX1s、高浓度杂质扩散区NR1s、钴硅化物膜CS形成源极区SR，用低浓度杂质扩散区EX1d、高浓度杂质扩散区NR1d、钴硅化物膜CS形成漏极区DR。
低浓度杂质扩散区EX1s、EX1d和高浓度杂质扩散区NR1s、NR1d都是导入了例如磷、砷等的n型杂质的半导体区，导入低浓度杂质扩散区EX1s、EX1d的杂质的浓度比导入高浓度杂质扩散区NR1s、NR1d的杂质的浓度小。
本实施方式6中的MOSFET是上述的构成，以下，说明在MOSFET上形成的布线结构。在图58中，以覆盖本实施方式6中的MOSFET的方式形成层间绝缘膜IL。该层间绝缘膜IL由例如氧化硅膜形成。然后，在层间绝缘膜IL中形成到达源极区SR的接触孔CNT、到达漏极区DR的接触孔CNT。然后，向接触孔CNT内埋入钛／氮化钛膜和钨膜而形成栓塞PLG1、PLG2。在形成了栓塞PLG1和栓塞PLG2的层间绝缘膜IL上形成第1层布线L1（源极布线SL、漏极布线DL）。例如，第1层布线L1由钛／氮化钛膜、铝膜和钛／氮化钛膜的层叠膜形成。而且，在该第1层布线L1上形成多层布线，但在图58中省略。像以上那样，形成本实施方式6中的MOSFET。
＜本实施方式6中的半导体器件的器件结构＞
下面，说明本实施方式6中的半导体器件的器件结构。图59是示出本实施方式6中的半导体器件的构成的剖面图。在图59中示出形成在SOI衬底的区域AR1、区域AR2和区域AR4上的结构。区域AR1是形成构成功率放大器PA的LDMOSFET的区域，区域AR2是形成构成发送滤波器TXF、接收滤波器RXF的薄膜压电体波谐振器BAW的区域。另外，区域AR4是形成构成天线开关ASW的MOSFET的区域。即，在本实施方式6中，在同一SOI衬底上形成LDMOSFET、薄膜压电体波谐振器BAW和MOSFET。
首先，参照图59说明在SOI衬底的区域AR1上形成的结构。在图59中，在SOI衬底的区域AR1中形成具有例如图3所示的结构的LDMOSFET，在该LDMOSFET上形成由例如氧化硅膜构成的层间绝缘膜。然后，在层间绝缘膜上形成由例如铝膜构成的多个布线层，在该布线层上形成由例如氧化硅膜构成的层间绝缘膜ILN。在该层间绝缘膜ILN的表面上形成焊盘PD。焊盘PD用作外部连接端子，与例如键合线连接。
在形成了焊盘PD的层间绝缘膜ILN上形成由例如氮化硅膜构成的钝化膜（表面保护膜）PAS。在形成在焊盘PD上的钝化膜PAS中形成开口部，焊盘PD从该开口部露出。然后，在钝化膜PAS上形成热传导率比层间绝缘膜ILN高的高热传导率膜HCF。该高热传导率膜HCF由例如氮化铝膜（热传导率150W／m·K）或氧化镁膜（热传导率59W／m·K）构成。在该高热传导率膜HCF上也形成开口部，焊盘PD从该开口部露出。然后，在钝化膜PAS上形成籽层SDL和压电膜PZF。籽层SDL和压电膜PZF由例如氮化铝膜构成，所以具有与高热传导率膜HCF同等的功能。在该籽层SDL和压电膜PZF上也形成开口部，焊盘PD从该开口部露出。
接着，参照图59说明形成在SOI衬底的区域AR2上的结构。在图59中，在SOI衬底上形成由例如氧化硅膜构成的层间绝缘膜IL1。在该层间绝缘膜IL1上形成由例如氧化硅膜构成的层间绝缘膜IL2。然后，在层间绝缘膜IL2上形成由例如氧化硅膜构成的层间绝缘膜ILN，在该层间绝缘膜ILN上形成构成发送滤波器TXF、接收滤波器RXF的薄膜压电体波谐振器BAW。另外，该薄膜压电体波谐振器BAW的构成与上述实施方式1相同，所以其说明省略。
下面，参照图59说明形成在SOI衬底的区域AR4上的结构。在图59中，在SOI衬底上形成例如构成天线开关ASW的MOSFET（参照图58），以覆盖该MOSFET的方式形成由氧化硅膜构成的层间绝缘膜IL1。在该层间绝缘膜IL1上形成由例如氧化硅膜构成的层间绝缘膜IL2。然后，在层间绝缘膜IL2上形成由例如氧化硅膜构成的层间绝缘膜ILN，在该层间绝缘膜ILN上形成钝化膜PAS，在该钝化膜PAS上形成高热传导率膜HCF。然后，在钝化膜PAS上形成籽层SDL和压电膜PZF。由于籽层SDL和压电膜PZF由例如氮化铝膜构成，所以具有与高热传导率膜HCF同等的功能。
本实施方式6中的半导体器件是上述的构成，以下，说明其特征点。本实施方式6中的特征点在于，例如，像图59所示的那样，在钝化膜PAS上设置热传导率比层间绝缘膜ILN高的高热传导率膜HCF这一点。即，在本实施方式6中，具有以下特征点：在包含形成LDMOSFET的区域AR1、形成薄膜压电体波谐振器BAW的区域AR2和形成MOSFET的区域AR4的SOI衬底的整个区域中，在钝化膜PAS上设置高热传导率膜HCF。由此，主要由LDMOSFET产生的热利用形成在SOI衬底的整个面上的高热传导率膜HCF高效地向四面八方散热。其结果，可以降低形成LDMOSFET的区域AR1的温度，所以可以抑制来自在区域AR1上形成的LDMOSFET的发热造成的薄膜压电体波谐振器BAW的温度上升。因此，根据本实施方式6，即使在例如在同一SOI衬底上搭载薄膜压电体波谐振器BAW、LDMOSFET和MOSFET时，也可以充分抑制来自LDMOSFET的发热造成的薄膜压电体波谐振器BAW的温度上升，由此，可以抑制由薄膜压电体波谐振器BAW构成的发送滤波器TXF、接收滤波器RXF的滤波器特性（电气特性）变差。
尤其是，在本实施方式6中，希望在形成薄膜压电体波谐振器BAW的区域AR2与形成LDMOSFET的区域AR1之间设置形成MOSFET的区域AR4。这是因为，通过在区域AR1与区域AR2之间设置区域AR4，可以抑制由形成在区域AR1上的LDMOSFET产生的热的影响波及形成在区域AR2上的薄膜压电体波谐振器BAW。即，在区域AR1与区域AR2相邻时，来自形成在区域AR1上的LDMOSFET的热的影响容易波及到形成在区域AR2上的薄膜压电体波谐振器BAW，但是通过在区域AR1与区域AR2之间设置区域AR4，可以增大区域AR1与区域AR2之间的距离。其结果，可以有效地抑制由形成在区域AR1上的LDMOSFET产生的热的影响波及形成在区域AR2上的薄膜压电体波谐振器BAW。
＜本实施方式6的变形例＞
在上述的上述实施方式6中说明了例如天线开关ASW由在SOI衬底上形成的MOSFET构成时的情况，但是天线开关ASW由HEMT构成时也可以适用本发明的技术思想。
例如，由于HEMT在半绝缘性衬底（GaAs衬底）上形成，所以通过由HBT构成功率放大器PA，可以在同一半绝缘性衬底（GaAs衬底）上形成HEMT、HBT和薄膜压电体波谐振器BAW。然后，可以采用在包含形成HBT的区域AR1、形成薄膜压电体波谐振器BAW的区域AR2和形成HEMT的区域AR4的半绝缘性衬底的整个区域中，在钝化膜PAS上设置高热传导率膜HCF的构成。由此，主要由HBT产生的热利用形成在半绝缘性衬底的整个面上的高热传导率膜HCF高效地向四面八方散热。其结果，可以降低形成HBT的区域AR1的温度，所以可以抑制来自形成在区域AR1上的HBT的发热造成的薄膜压电体波谐振器BAW的温度上升。
以上基于实施方式具体地说明了本发明人完成的发明，但很显然，本发明不限于上述实施方式，在不脱离其主要发明构思的前提下，可以做出各种变更。
产业上的可利用性
本发明可以广泛应用于制造半导体器件的制造业。

Claims (24)

1.一种半导体器件，其特征在于包括：
(a)、半导体衬底；
(b)、在上述半导体衬底的第1区域上形成的半导体元件；
(c)、覆盖上述半导体元件的、在上述半导体衬底上形成的绝缘膜；
(d)、作为在上述绝缘膜上形成的膜的、热传导率比上述绝缘膜高的高热传导率膜；以及
(e)、在形成在上述半导体衬底的第2区域上的上述绝缘膜上隔着上述高热传导率膜形成的薄膜压电体波谐振器，
在上述高热传导率膜和上述薄膜压电体波谐振器之间形成热传导率比上述高热传导率膜低的低热传导率膜。
2.如权利要求1所述的半导体器件，其特征在于：
上述半导体衬底在上述第1区域与上述第2区域之间具有第3区域；
在形成在上述半导体衬底的上述第3区域上的上述绝缘膜的表面上形成凹凸形状。
3.如权利要求1所述的半导体器件，其特征在于：
在形成在上述半导体衬底的上述第1区域上的上述绝缘膜的表面上形成凹凸形状。
4.如权利要求1所述的半导体器件，其特征在于：
在上述半导体衬底的上述第1区域的周围，形成从上述绝缘膜的表面到达上述半导体衬底的沟，在上述沟的内部埋入导电性材料。
5.如权利要求1所述的半导体器件，其特征在于：
上述高热传导率膜由氮化铝膜或氧化镁膜形成。
6.如权利要求1所述的半导体器件，其特征在于：
上述低热传导率膜由氧化铝膜或氮化硅膜形成。
7.如权利要求1所述的半导体器件，其特征在于：
上述薄膜压电体波谐振器具有：
(e1)、在上述高热传导率膜上形成的声绝缘部；
(e2)、在上述声绝缘部上形成的下部电极；
(e3)、在上述下部电极上形成的压电层；以及
(e4)、在上述压电层上形成的上部电极。
8.如权利要求7所述的半导体器件，其特征在于：
上述声绝缘部由被在上述绝缘膜上形成的凹部和上述下部电极夹着的空洞部形成。
9.如权利要求7所述的半导体器件，其特征在于：
上述声绝缘部由埋入于在上述绝缘膜上形成的凹部的声反射部形成。
10.一种便携式电话机，其特征在于包括：
(a)、处理基带信号的基带部；
(b)、把用上述基带部处理过的上述基带信号调制成发送信号的RFIC部；
(c)、把由上述RFIC部调制了的上述发送信号的功率放大的功率放大器；
(d)、把被上述功率放大器放大的上述发送信号的频带作为通过频带的发送滤波器；
(e)、发送通过了上述发送滤波器的上述发送信号的天线；
(f)、把由上述天线接收的接收信号的频带作为通过频带的接收滤波器；以及
(g)、把通过了上述接收滤波器的上述接收信号放大的低噪放大器，
上述RFIC部还具有对被上述低噪放大器放大了的上述接收信号进行解调的功能，
上述功率放大器包含用来放大上述发送信号的放大用晶体管，
上述发送滤波器和上述接收滤波器由多个薄膜压电体波谐振器构成，
上述功率放大器、上述发送滤波器和上述接收滤波器在同一半导体芯片上形成，
上述半导体芯片具有：
(f1)、半导体衬底；
(f2)、在上述半导体衬底的第1区域上形成的上述放大用晶体管；
(f3)、覆盖上述放大用晶体管的、在上述半导体衬底上形成的绝缘膜；
(f4)、作为在上述绝缘膜上形成的膜的、热传导率比上述绝缘膜高的高热传导率膜；以及
(f5)、在形成在上述半导体衬底的第2区域上的上述绝缘膜上隔着上述高热传导率膜形成的上述薄膜压电体波谐振器，
在上述高热传导率膜和上述薄膜压电体波谐振器之间形成热传导率比上述高热传导率膜低的低热传导率膜。
11.如权利要求10所述的便携式电话机，其特征在于：
上述半导体衬底在上述第1区域与上述第2区域之间具有第3区域；
在形成在上述半导体衬底的上述第3区域上的上述绝缘膜的表面上形成凹凸形状。
12.如权利要求10所述的便携式电话机，其特征在于：
在形成在上述半导体衬底的上述第1区域上的上述绝缘膜的表面上形成凹凸形状。
13.如权利要求10所述的便携式电话机，其特征在于：
在上述半导体衬底的上述第1区域的周围，形成从上述绝缘膜的表面到达上述半导体衬底的沟，在上述沟的内部埋入导电性材料。
14.如权利要求10所述的便携式电话机，其特征在于：
上述功率放大器中包含的上述放大用晶体管是LDMOSFET。
15.如权利要求10所述的便携式电话机，其特征在于：
上述功率放大器中包含的上述放大用晶体管是异质结双极晶体管。
16.如权利要求10所述的便携式电话机，其特征在于：
上述便携式电话机构成为发送频带不同的多个发送信号，且构成为接收频带不同的多个接收信号；
上述便携式电话机具有天线开关，该天线开关在发送时从上述频带不同的多个发送信号的任一个中选择应发送的信号、或者在接收时从上述频带不同的多个接收信号的任一个中选择应接收的信号；
在形成了上述功率放大器、上述发送滤波器和上述接收滤波器的上述半导体芯片上形成有上述天线开关。
17.一种半导体器件的制造方法，该半导体器件包括在同一半导体衬底上形成的薄膜压电体波谐振器和半导体元件，上述薄膜压电体波谐振器具有：
声绝缘部；
在上述声绝缘部上形成的下部电极；
在上述下部电极上形成的压电层；以及
在上述压电层上形成的上部电极，
该半导体器件的制造方法的特征在于包括：
(a)、在上述半导体衬底的第1区域上形成上述半导体元件的工序；
(b)、在上述(a)工序之后，以覆盖上述半导体元件的方式在上述半导体衬底上形成绝缘膜的工序；
(c)、在上述(b)工序之后，在形成在上述半导体衬底的第2区域上的上述绝缘膜的表面上形成凹部的工序；
(d)、在上述(c)工序之后，在上述绝缘膜上形成保护膜的工序；
(e)、在上述(d)工序之后，形成埋入上述凹部的牺牲层的工序；
(f)、在上述(e)工序之后，在包含上述牺牲层上的上述保护膜上形成第1导体膜的工序；
(g)、在上述(f)工序之后，通过对上述第1导体膜进行构图，在形成在上述半导体衬底的上述第2区域上的上述牺牲层和上述保护膜上形成上述下部电极的工序；
(h)、在上述(g)工序之后，在包含上述下部电极上的上述保护膜上形成压电膜的工序；
(i)、在上述(h)工序之后，在上述压电膜上形成第2导体膜的工序；
(j)、在上述(i)工序之后，通过对上述第2导体膜和上述压电膜进行构图，形成上述压电层和上述上部电极的工序；以及
(k)、在上述(j)工序之后，通过蚀刻除去埋入于上述凹部的上述牺牲层，形成作为上述声绝缘部的空洞部的工序，
上述保护膜作为蚀刻埋入于上述凹部的上述牺牲层时的蚀刻阻挡物。
18.如权利要求17所述的半导体器件的制造方法，其特征在于：
上述保护膜由热传导率比上述绝缘膜高的高热传导率膜形成。
19.如权利要求17所述的半导体器件的制造方法，其特征在于：
上述牺牲层由氧化硅膜形成；
上述保护膜由能够取得与上述氧化硅膜的蚀刻选择比的膜形成。
20.如权利要求19所述的半导体器件的制造方法，其特征在于：
上述保护膜由氮化铝膜形成；
上述(k)工序是使用氢氟酸蚀刻上述牺牲层。
21.如权利要求17所述的半导体器件的制造方法，其特征在于：
在上述(d)工序与上述(e)工序之间具有：
(l)、在上述保护膜上形成热传导率比上述保护膜低的低热传导率膜的工序；以及
(m)、在上述(l)工序之后，通过对上述低热传导率膜进行构图，在上述半导体衬底的上述第2区域上残留上述低热传导率膜的工序。
22.如权利要求17所述的半导体器件的制造方法，其特征在于：
上述半导体衬底在上述第1区域与上述第2区域之间具有第3区域；
上述(c)工序在形成在上述半导体衬底的上述第3区域上的上述绝缘膜的表面上形成凹凸形状。
23.如权利要求17所述的半导体器件的制造方法，其特征在于：
上述(c)工序在形成在上述半导体衬底的上述第1区域上的上述绝缘膜的表面上形成凹凸形状。
24.如权利要求17所述的半导体器件的制造方法，其特征在于：
在上述(b)工序与上述(c)工序之间具有：
(n)、在上述半导体衬底的上述第1区域的周围，形成贯通上述层间绝缘膜的沟的工序；以及
(o)、在上述(n)工序之后，在上述沟的内部埋入导电材料的工序。
CN201280015308.2A 2011-04-01 2012-03-08 半导体器件及其制造方法以及便携式电话机 Expired - Fee Related CN103444080B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011081573 2011-04-01
JP2011-081573 2011-04-01
PCT/JP2012/055970 WO2012137574A1 (ja) 2011-04-01 2012-03-08 半導体装置およびその製造方法ならびに携帯電話機

Publications (2)

Publication Number Publication Date
CN103444080A CN103444080A (zh) 2013-12-11
CN103444080B true CN103444080B (zh) 2016-07-27

Family

ID=46968978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280015308.2A Expired - Fee Related CN103444080B (zh) 2011-04-01 2012-03-08 半导体器件及其制造方法以及便携式电话机

Country Status (5)

Country Link
US (2) US9299914B2 (zh)
JP (1) JP5735099B2 (zh)
KR (1) KR101893236B1 (zh)
CN (1) CN103444080B (zh)
WO (1) WO2012137574A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012137574A1 (ja) * 2011-04-01 2012-10-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法ならびに携帯電話機
DE102012111889B9 (de) 2012-12-06 2014-09-04 Epcos Ag Elektroakustischer Wandler
US9941271B2 (en) * 2013-10-04 2018-04-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Fin-shaped field effect transistor and capacitor structures
US9917568B2 (en) * 2014-08-26 2018-03-13 Akoustis, Inc. Membrane substrate structure for single crystal acoustic resonator device
DE102014117238B4 (de) 2014-11-25 2017-11-02 Snaptrack, Inc. BAW-Resonator mit verringerter Eigenerwärmung, HF-Filter mit BAW-Resonator, Duplexer mit HF-Filter und Verfahren zur Herstellung
KR101923573B1 (ko) 2015-03-16 2018-11-29 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치 및 그 제조 방법
US9673376B1 (en) 2016-02-03 2017-06-06 Globalfoundries Inc. Methods to utilize piezoelectric materials as gate dielectric in high frequency RBTs in an IC device
US9975763B2 (en) * 2016-03-23 2018-05-22 Invensense, Inc. Integration of AIN ultrasonic transducer on a CMOS substrate using fusion bonding process
US10109724B2 (en) * 2017-02-22 2018-10-23 Qualcomm Incorporated Heterojunction bipolar transistor unit cell and power stage for a power amplifier
CN107241077B (zh) * 2017-05-12 2020-12-29 电子科技大学 一种压电薄膜体声波谐振器及其制备方法
CN110709986B (zh) * 2017-06-09 2023-08-08 株式会社村田制作所 电子部件模块
US10715091B2 (en) * 2017-10-13 2020-07-14 Samsung Electronics Co., Ltd. Low-noise amplifier supporting beam-forming function and receiver including the same
CN107743022B (zh) * 2017-10-19 2024-06-11 浙江华远微电科技有限公司 陶瓷csp封装基板结构
JP7208167B2 (ja) * 2018-01-19 2023-01-18 ローム株式会社 半導体装置およびその製造方法
SG10201902753RA (en) 2018-04-12 2019-11-28 Skyworks Solutions Inc Filter Including Two Types Of Acoustic Wave Resonators
DE102018111428A1 (de) 2018-05-14 2019-11-14 RF360 Europe GmbH Hochfrequenz-Multiplexer
DE102019210587A1 (de) * 2018-07-18 2020-01-23 Skyworks Solutions, Inc. FBAR-Filter mit integrierter Abbruchschaltung
KR102712627B1 (ko) * 2018-12-07 2024-10-02 삼성전기주식회사 체적 음향 공진기
CN111371428A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司上海分公司 控制电路与表面声波滤波器的集成方法和集成结构
CN111371424A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司上海分公司 控制电路与体声波滤波器的集成方法和集成结构
CN111371429B (zh) * 2018-12-26 2022-07-12 中芯集成电路（宁波）有限公司上海分公司 控制电路与声波滤波器的集成方法和集成结构
JP2021129194A (ja) * 2020-02-13 2021-09-02 株式会社村田製作所 高周波モジュール及び通信装置
CN111262542B (zh) 2020-02-27 2022-03-25 见闻录(浙江)半导体有限公司 一种具有散热结构的体声波谐振器及制造工艺
CN116547910A (zh) * 2020-12-04 2023-08-04 株式会社村田制作所 声波设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001305584A (ja) * 2000-04-25 2001-10-31 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2002231721A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP2003100989A (ja) * 2001-09-27 2003-04-04 Hitachi Ltd 高周波モジュール
JP2005101366A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 高周波モジュール
CN1720193A (zh) * 2002-12-03 2006-01-11 索尼株式会社 微机械和制造其的方法
JP2006140271A (ja) * 2004-11-11 2006-06-01 Toshiba Corp 半導体装置
JP2007143127A (ja) * 2005-10-20 2007-06-07 Matsushita Electric Ind Co Ltd 複合ｒｆデバイスとその製造方法
JP2007184691A (ja) * 2006-01-05 2007-07-19 Matsushita Electric Ind Co Ltd 複合ｒｆ部品
CN101510768A (zh) * 2008-02-15 2009-08-19 富士通株式会社 膜体声波谐振器、滤波器、通信模块和通信设备

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3548346A (en) * 1968-08-23 1970-12-15 Westinghouse Electric Corp Tuning integrated circuits comprising a layer of piezoelectric material above a semiconductor body
JPH07120735B2 (ja) * 1988-08-23 1995-12-20 宣夫 御子柴 半導体チップ
JPH0279516A (ja) * 1988-09-16 1990-03-20 Toshiba Corp ダイレクトコンバージョン受信回路及びこの回路に用いられる圧電性薄膜共娠子の製造方法及びこの回路に用いられる圧電性薄膜共娠子フイルタの製造方法
JPH03295267A (ja) 1990-04-13 1991-12-26 Seiko Epson Corp 薄膜装置
US5075641A (en) * 1990-12-04 1991-12-24 Iowa State University Research Foundation, Inc. High frequency oscillator comprising cointegrated thin film resonator and active device
US5260596A (en) * 1991-04-08 1993-11-09 Motorola, Inc. Monolithic circuit with integrated bulk structure resonator
US5166646A (en) * 1992-02-07 1992-11-24 Motorola, Inc. Integrated tunable resonators for use in oscillators and filters
JP3201029B2 (ja) * 1992-12-04 2001-08-20 富士ゼロックス株式会社 薄膜トランジスタ
JPH08148968A (ja) * 1994-11-24 1996-06-07 Mitsubishi Electric Corp 薄膜圧電素子
JP3868567B2 (ja) * 1997-01-18 2007-01-17 株式会社半導体エネルギー研究所 複合化回路の作製方法
US6331722B1 (en) 1997-01-18 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Hybrid circuit and electronic device using same
DE69922311T2 (de) * 1998-09-11 2005-12-01 Texas Instruments Inc., Dallas Integrierter akustischer Dünnfilmresonator
US6355498B1 (en) * 2000-08-11 2002-03-12 Agere Systems Guartian Corp. Thin film resonators fabricated on membranes created by front side releasing
US6486751B1 (en) 2000-09-26 2002-11-26 Agere Systems Inc. Increased bandwidth thin film resonator having a columnar structure
JP3619772B2 (ja) * 2000-12-18 2005-02-16 株式会社東芝 半導体装置
TW520341B (en) * 2001-11-20 2003-02-11 Ind Tech Res Inst A method for manufacturing a chamber of the thin film bulk acoustic wave resonator (FBAR)
US6906451B2 (en) 2002-01-08 2005-06-14 Murata Manufacturing Co., Ltd. Piezoelectric resonator, piezoelectric filter, duplexer, communication apparatus, and method for manufacturing piezoelectric resonator
US7276994B2 (en) * 2002-05-23 2007-10-02 Murata Manufacturing Co., Ltd. Piezoelectric thin-film resonator, piezoelectric filter, and electronic component including the piezoelectric filter
JP2004282514A (ja) * 2003-03-17 2004-10-07 Masaki Esashi 圧電共振子回路およびその製造方法
KR100502569B1 (ko) * 2003-04-15 2005-07-20 박희대 선택형 블라그 반사층을 이용한 fbar 필터
US7155252B2 (en) 2003-10-17 2006-12-26 Nokia Corporation Mimo and diversity front-end arrangements for multiband multimode communication engines
US6992400B2 (en) * 2004-01-30 2006-01-31 Nokia Corporation Encapsulated electronics device with improved heat dissipation
US7514759B1 (en) * 2004-04-19 2009-04-07 Hrl Laboratories, Llc Piezoelectric MEMS integration with GaN technology
JP2006180304A (ja) * 2004-12-24 2006-07-06 Hitachi Media Electoronics Co Ltd 圧電バルク共振子およびその製造方法、圧電バルク共振子を用いたフィルタ、それを用いた半導体集積回路装置、並びにそれを用いた高周波モジュール
US7675390B2 (en) 2005-10-18 2010-03-09 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating single decoupled stacked bulk acoustic resonator
US20070093229A1 (en) 2005-10-20 2007-04-26 Takehiko Yamakawa Complex RF device and method for manufacturing the same
JP2007221588A (ja) 2006-02-17 2007-08-30 Toshiba Corp 薄膜圧電共振器及び薄膜圧電共振器の製造方法
JP4924993B2 (ja) * 2006-08-25 2012-04-25 宇部興産株式会社 薄膜圧電共振器とその製造方法
JP2008172713A (ja) * 2007-01-15 2008-07-24 Hitachi Media Electoronics Co Ltd 圧電薄膜共振器および圧電薄膜共振器フィルタおよびその製造方法
JP5175482B2 (ja) * 2007-03-29 2013-04-03 ルネサスエレクトロニクス株式会社 半導体装置
US8076994B2 (en) 2007-06-22 2011-12-13 Cree, Inc. RF power transistor packages with internal harmonic frequency reduction and methods of forming RF power transistor packages with internal harmonic frequency reduction
WO2012137574A1 (ja) * 2011-04-01 2012-10-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法ならびに携帯電話機

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001305584A (ja) * 2000-04-25 2001-10-31 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2002231721A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP2003100989A (ja) * 2001-09-27 2003-04-04 Hitachi Ltd 高周波モジュール
CN1720193A (zh) * 2002-12-03 2006-01-11 索尼株式会社 微机械和制造其的方法
JP2005101366A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 高周波モジュール
JP2006140271A (ja) * 2004-11-11 2006-06-01 Toshiba Corp 半導体装置
JP2007143127A (ja) * 2005-10-20 2007-06-07 Matsushita Electric Ind Co Ltd 複合ｒｆデバイスとその製造方法
JP2007184691A (ja) * 2006-01-05 2007-07-19 Matsushita Electric Ind Co Ltd 複合ｒｆ部品
CN101510768A (zh) * 2008-02-15 2009-08-19 富士通株式会社 膜体声波谐振器、滤波器、通信模块和通信设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
射频系统中MEMS谐振器和滤波器;李应良，潘武;《光学精密工程》;20040228;第12卷(第1期);第47-54页 *

Also Published As

Publication number Publication date
JP5735099B2 (ja) 2015-06-17
US20160164478A1 (en) 2016-06-09
KR20140010102A (ko) 2014-01-23
CN103444080A (zh) 2013-12-11
KR101893236B1 (ko) 2018-08-29
US9299914B2 (en) 2016-03-29
US20140018126A1 (en) 2014-01-16
JPWO2012137574A1 (ja) 2014-07-28
WO2012137574A1 (ja) 2012-10-11
US9906205B2 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
CN103444080B (zh) 半导体器件及其制造方法以及便携式电话机
US8502235B2 (en) Integrated nitride and silicon carbide-based devices
US7898047B2 (en) Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
US8829999B2 (en) Low noise amplifiers including group III nitride based high electron mobility transistors
US7944024B2 (en) Semiconductor device and manufacturing method of the same
US8106503B2 (en) High frequency semiconductor device
US20200135766A1 (en) Monolithic integration of gan hemt and si cmos
TWI485837B (zh) 具有多晶片模組結構的高頻電路
CN118872067A (zh) 用于rf集成电路的半导体器件
US8350271B2 (en) Transistor including shallow trench and electrically conductive substrate for improved RF grounding
JP5513991B2 (ja) 高周波モジュールおよびその動作方法
JP2003086600A (ja) 半導体装置およびそれを備えた高周波増幅器
JP2010245350A (ja) 半導体装置
JPH09232234A (ja) 化合物半導体装置
JP2006093500A (ja) 電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160727

Termination date: 20190308

CF01 Termination of patent right due to non-payment of annual fee