[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN103392223A - 硅基板的制造方法及硅基板 - Google Patents

硅基板的制造方法及硅基板 Download PDF

Info

Publication number
CN103392223A
CN103392223A CN2012800100579A CN201280010057A CN103392223A CN 103392223 A CN103392223 A CN 103392223A CN 2012800100579 A CN2012800100579 A CN 2012800100579A CN 201280010057 A CN201280010057 A CN 201280010057A CN 103392223 A CN103392223 A CN 103392223A
Authority
CN
China
Prior art keywords
silicon substrate
silicon
defect
cooling
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800100579A
Other languages
English (en)
Other versions
CN103392223B (zh
Inventor
冈铁也
江原幸治
高桥修治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN103392223A publication Critical patent/CN103392223A/zh
Application granted granted Critical
Publication of CN103392223B publication Critical patent/CN103392223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明是一种硅基板的制造方法，其自根据切克劳斯基法培育而成的单晶硅晶棒切出硅基板，使用快速加热和快速冷却装置，对所述硅基板，以高于1300℃且硅熔点以下的温度，保持1～60秒来施行快速热处理后，以5～150℃/sec的降温速度，降温至600～800℃的范围的温度为止，来实行第一段的降温工序，之后，冷却时间X秒与降温速度Y℃/sec，以当X<100的情况满足Y≤0.15X-4.5的关系而当X≥100的情况满足Y≤10的关系的方式，来实行第二段的降温工序。由此，能提供一种硅基板的制造方法及硅基板，所述硅基板的表层没有RIE缺陷且寿命充分长。

Description

硅基板的制造方法及硅基板
技术领域
本发明是关于一种制造硅基板的方法及根据所述方法制造出来的硅基板，所述硅基板从基板表面至一定深度为止，形成了无缺陷区域（DenudedZone，以下称为DZ层），所述DZ层没有原生（grown-in）氧析出物、原生缺陷及RIE缺陷（能利用RIE（反应性离子蚀刻，reactive ion etching）检测出来的缺陷）。
背景技术
近年来，随着半导体电路的高集成化所导致的元件的微细化，对于作为基板而利用切克劳斯基法（以下称为CZ法）制作出来的单晶硅，要求越来越高的品质。
根据CZ法来培育单晶硅时，通常会有10～20ppma（使用日本电子工业振兴协会（JEIDA）所规定的换算系数）左右的氧，从石英坩埚溶出至熔液中，并会在硅熔液界面导入单晶硅中。
然后，在单晶硅被冷却的过程中，导入的氧会变成过饱和状态，若结晶温度变成700℃以下则氧会发生凝聚而形成氧析出物（以下，也称为原生氧析出物）。然而，所述氧析出物的尺寸极小，在晶片（wafer）的出货阶段，不会使作为氧化膜耐压特性的其中一种的TZDB（Time Zero DielectricBreakdown，瞬时介电击穿）特性或元件特性降低
已知由单晶成长所引起的使氧化膜耐压特性或元件特性恶化等的缺陷，是复合缺陷，且是FPD（流体图案缺陷（flow pattern defect））、LSTD（激光散射X光断层摄影缺陷（laser scattering tomography defect））、COP（结晶起源缺陷（crystal originated particle））、OSF核等的原生（Grown in）缺陷，上述复合缺陷是自硅熔液导入至单晶硅内的被称为空位（Vacancy，以下有时略记为Va）的空孔型点缺陷、或被称为间隙硅（Interstitial-Si，以下有时略记为I）的晶格间型硅点缺陷，在结晶冷却过程中达到过饱和，并与氧一并凝聚而成的复合缺陷。
当对这些缺陷进行说明时，首先，关于用以决定会被导入至单晶硅中的Va与I各自的导入浓度的因素，说明一般已众所周知的内容。
图5是表示根据改变培育单晶时的提拉速度V（mm/min）而改变V/G的情况的单晶硅的缺陷区域的图，所述V/G是提拉速度V与自硅熔点至1300℃为止的温度范围中的提拉轴方向的结晶内温度梯度的平均值G（℃/mm）的比值。
一般来说，单晶内的温度分布是取决于CZ炉内构造（以下，称为热区（HZ）），即使改变提拉速度，所述温度分布也几乎不会发生变化。因此，于相同构造的CZ炉的情况时，V/G会变成仅对应于提拉速度的变化。即，提拉速度V与V/G具有近似于正比例的关系。因此，使用提拉速度V来作为图5的纵轴。
于提拉速度V较高的区域中，FPD、LSTD、COP等原生缺陷，这些缺陷被认为是由上述被称为空位的点缺陷也就是空孔所凝聚而成的空隙，会高密度地存在于结晶直径方向的大致整个区域中，存在这些缺陷的区域被称为V-富集（V-Rich）区域。
若成长速度（提拉速度）逐步变慢，则于结晶周边部产生的OSF环会朝结晶内部收缩，继而消失。进而，若使成长速度更慢，则会出现空位Va或间隙硅I的过多或不足的程度少的中性（Neutral，以下称为N）区域。虽然此N区域会有Va或I不平衡的情况，但是由于所述Va或I的浓度为饱和浓度以下，所以不会凝聚而成为原生缺陷。此N区域，又会被区分为Va占优势的Nv区域与I占优势的Ni区域。
已知于Nv区域中，当进行热氧化处理后，会产生许多氧析出物（BulkMicro Defect，以下称为BMD），于Ni区域中，几乎不会产生氧析出物。在进一步使成长速度变慢的区域中，其结果，被认为是由I聚集而成的位错环这类的L/D（Large Dislocation：晶格间位错环的缩写，LSEPD、LEPD等）的缺陷，会低密度地存在于此区域中，此区域被称为I-富集（I-Rich）区域。
依据上述，一边控制成长速度，使所述成长速度位于能使单晶自结晶的中心而横跨（遍及）整个直径方向成为N区域的范围内，一边进行提拉，并对所述提拉而成的单晶予以切断、研磨，由此能获得一种硅基板，所述硅基板的整个面为N区域且缺陷极少。
又，若上述的BMD产生于元件有源区域也就是硅基板表面，则会对接面泄漏（junction leakage）等的元件特性造成不良影响，另一方面，若BMD存在于元件有源区域以外的基体（bulk）中，则作为吸杂部位（gettering site）而发挥功能是有效的，所述吸杂部位用以捕获在元件工序中混入的金属杂质。
近年来，作为在基板内部形成BMD的方法，所述基板是难以产生BMD的Ni区域的基板，提出一种进行RTP（Rapid Thermal Process）处理的方法（快速加热和快速冷却热处理）。所谓的RTP处理，是指下述的热处理方法：对于硅基板，例如以50℃/秒的升温速度自室温开始快速升温，在1200℃左右的温度加热并保持数十秒左右之后，快速地冷却。
有关在RTP处理后根据进行氧析出热处理来形成BMD的机制，被详细地记载于专利文献2和专利文献3中。此处，简单地说明BMD的形成机制。
首先，于RTP处理中，例如于N2环境下保持于1200℃这样的高温中，自晶片表面发生Va的注入，然后在降温期间，发生由Va扩散所引起的再分布与I的消失。其结果，于基体（bulk）中，Va成为不均匀地分布的状态。若例如以800℃对此种状态的晶片进行热处理，则在Va浓度高的区域中，氧会快速地团簇化，但在Va浓度低的区域中，不会发生氧的团簇化。继而，例如若以1000℃热处理规定时间，则团簇化的氧会成长而形成BMD。
如此，若对RTP处理后的硅基板施行氧析出热处理，则按照RTP处理中所形成的Va的浓度轮廓（concentration profile），会形成分布于硅基板的深度方向的BMD。因此，根据控制RTP处理的环境、最高温度及保持时间等条件来进行处理，于硅基板上形成所期望的Va浓度轮廓，然后对硅基板实行氧析出热处理，由此，能制造出一种硅基板，所述硅基板具有所期望的DZ宽度和深度方向的BMD轮廓。
又，于专利文献3中公开有下述内容：若于氧气环境中进行RTP处理，则会于表面形成氧化膜，由于间隙硅I自氧化膜界面被注入，故BMD的形成会受到抑制。如此，RTP处理，根据环境气体、最高保持温度等的条件，既可促进BMD形成，相反地，也可抑制BMD形成。
又，此种RTP处理，由于是极短时间的退火，因此氧几乎不会向外扩散，因此，几乎可忽视表层中的氧浓度的下降。
又，在元件工序中制作MOS晶体管，若为了使其动作而对闸极电极施加逆偏压，则耗尽层（depletion layer）会扩大，但已知若于所述耗尽层区域中存在BMD，则会成为接面泄漏的原因。依据这些情况，要求在许多元件的动作区域也就是表层中，没有存在以COP为代表的原生缺陷、BMD和原生氧析出物等。
为了消灭COP或OSF核、氧析出物这类的与氧相关的缺陷，有使氧浓度为固溶限度（solid solubility limit）以下的方法。例如能以1100℃以上的温度进行热处理，利用氧的向外扩散而使表层的氧浓度下降，由此使氧浓度为固溶限度以下，而可消灭上述缺陷。但是，由于氧向外扩散，因此表层的氧浓度会显著地降低，而会有导致表层的机械性强度也下降这样的问题点。
进而，半导体元件为了发挥适当的功能，少数载子具有充分的寿命（lifetime（活期））是必要的。少数载子的寿命（以下称为寿命），已知会因为起因于金属不纯物、氧析出、空孔等的缺陷水准（defect level）的形成而降低。因此，为了稳定地确保半导体元件的功能，需要以会变成充分的寿命的方法来制造硅基板。
依据这些情况，针对近来的元件，以下的晶片是有效的，所述晶片在元件动作区域，没有与氧相关的原生缺陷、原生氧析出物等，具有充分的寿命，且根据元件热处理，成为吸杂部位的BMD在元件动作区域外的基体中会充分地析出。
在专利文献1中，记载了一种方法，此方法先从N区域（没有存在Va或I的凝聚体）的单晶切出硅基板，然后对整个面（单晶的横剖面）是由N区域所构成的硅基板进行RTP处理。此方法的情况，在要成为材料的硅中没有存在原生缺陷，因此被认为即使进行RTP处理也不会有问题，但是先准备整个面是N区域的硅基板，在实行RTP处理后，测定用以表示氧化膜的长期可靠度的经时破坏特性也就是TDDB（Time Dependent Dielectric Breakdown，经时介电击穿）特性，则在硅基板的Nv区域，虽然TZDB（Time Zero DielectricBreakdown，瞬时介电击穿）特性几乎没有降低，但是会有TDDB特性降低的情况。进而，如专利文献4所示，TDDB特性降低的区域，是Nv区域且存在会被RIE法检测出来的缺陷（RIE缺陷）的区域，所以开发一种在表层没有存在RIE缺陷的硅基板及其制造方法是非常重要的。
此处，说明有关RIE法。
所谓RIE法，是指一面赋予深度方向的解析能力，一面对硅基板中的含有氧化硅（以下称为SiOx）的微小的结晶缺陷进行评价的方法，作为所述方法，已知有专利文献5所公开的方法。此方法，是对基板的主表面，实施反应性离子蚀刻（Reactive Ion Etching，以下称为RIE）等的高选择性的异向性蚀刻，直到蚀刻规定深度为止，并检测剩余的蚀刻残渣，由此来评价结晶缺陷的方法。在含有SiOx的结晶缺陷的形成区域、与不含有SiOx的非形成区域中，蚀刻速度不同（前者的蚀刻速度较小），因此，若实施上述蚀刻，则会于基板的主表面上残留有以结晶缺陷为顶点的圆锥状突起，所述结晶缺陷含有SiOx。由于结晶缺陷是根据异向性蚀刻所形成的突起部的形式而被强调，所以即便是微小的缺陷，也能容易地检测出来。
以下，说明有关在专利文献5中所公开的结晶缺陷的评价方法。
根据热处理而形成以SiOx的形式析出的氧析出物，该氧原先过饱和地溶存于硅晶片中。而且，使用市售的RIE装置，于卤系混合气体（例如HBr/Cl2/He+O2）环境中，对于硅基板内所含的BMD，若实行高选择比的异向性蚀刻，则起因于BMD的圆锥状突起物，以蚀刻残渣（小丘）的形式而被形成。因此，基于此小丘（hillock）能评价结晶缺陷。例如，计算所获得的小丘的数量，则能求出蚀刻范围的硅基板中的BMD的密度。
现有技术文献
专利文献
专利文献1：日本特开2001-203210号公报
专利文献2：日本特表2001-503009号公报
专利文献3：日本特开2003-297839号公报
专利文献4：日本特开2009-249205号公报
专利文献5：日本特开2000-58509号公报
发明内容
发明所要解决的课题
本发明人深入研究后的结果，发现根据以高于1300℃的温度来进行RTP处理，能消灭基板表层的RIE缺陷。但是，同时地，在以高于1300℃的温度进行RTP处理后的基板中，发现热处理后的寿命（少数载子的寿命）大幅地降低这样的新的问题。其原因并不清楚，但是推测该原因为：由于以高于1300℃的温度进行RTP处理，会在基板内部过量地发生高浓度的空孔，而在冷却过程中，空孔凝聚。或者，推测该原因为：由于空孔与存在于基板内部的其他元素结合，而形成缺陷水准的缘故。
寿命（少数载子的寿命）的降低，会成为在元件工序中的良率降低或是使元件功能不稳定的重要原因，特别是寿命未满500μsec（微秒）的情况，元件变成不良的可能性高，所以会成为问题。
本发明是鉴于上述问题点而完成的，其目的在于，提供一种硅基板的制造方法及硅基板，在所述硅基板的表层没有RIE缺陷且寿命非常长。
解决课题所用的方法
为了达成上述目的，本发明提供一种硅基板的制造方法，其是制造硅基板的方法，其特征在于，其至少进行以下的工序：
自根据切克劳斯基法培育而成的单晶硅晶棒切出硅基板，使用快速加热和快速冷却装置，对所述硅基板，以高于1300℃且硅熔点以下的温度，保持1～60秒来施行快速热处理后，以5～150℃/sec的降温速度，降温至600～800℃的范围的温度为止，来实行第一段的降温工序，之后，冷却时间X秒与降温速度Y℃/sec，以当X<100的情况满足Y≤0.15X-4.5的关系而当X≥100的情况满足Y≤10的关系的方式，来实行第二段的降温工序。
如此，以高于1300℃且硅熔点以下的温度，保持1～60秒来施行快速热处理后，由此能有效地消灭基板表层的RIE缺陷等，且能有效率地将空孔注入基板内部。而且，如上述般地进行降温、升温，能抑制缺陷的形成，所述缺陷会成为寿命降低的原因。根据上述，能制造出一种高品质的硅基板，BMD良好地被形成于基体（bulk）中，在成为元件制作区域的表层中没有存在缺陷，且寿命（少数载子的寿命）为500μsec以上。
此时，较优选是将上述快速热处理，在氮化膜形成环境气体、稀有气体或是含有这些气体的混合气体而成的环境气体中实行。
若在此种环境气体中实行快速热处理，能防止发生滑移位错，并注入能使BMD充分析出的程度的空孔。
此时，施行上述快速热处理的硅基板，较优选是设为是自根据切克劳斯基法培育而成的单晶硅晶棒切出的单晶硅晶片，所述单晶硅晶棒的整个面（晶棒的横剖面）是OSF区域、N区域、或是OSF区域与N区域混合而成的区域。
施行本发明的快速热处理的硅基板，设为此种单晶硅晶片，由此，能制造出一种硅基板，能消灭至基板内部为止的缺陷，且更确实地使缺陷不存在于元件制作区域中。
又，本发明提供一种硅基板，其特征在于，其是根据权利要求1至4中的任一项所述的硅基板的制造方法制造出来的硅基板，所述硅基板的在成为元件制作区域的从表面到至少1μm的深度的范围，不存在根据RIE法会被检测出来的缺陷，且上述硅基板的寿命为500μsec以上。
若根据本发明的制造方法，能制造上述般的硅基板，而成为一种能提高元件制作的良率的高品质硅基板。
发明效果
如以上所述，若根据本发明，能制造出一种高品质的硅基板，所述硅基板的在成为元件制作区域的表层不存在缺陷，且寿命为500μsec以上。
附图说明
图1是表示单晶提拉装置的一个实例的概略图。
图2是表示单片式的快速加热和快速冷却装置的一个实例的概略图。
图3是表示实施例、比较例1中的降温速度与冷却时间及寿命评价结果的图表。
图4是表示实施例、比较例1中的BMD密度与热处理时间的关系的图表。
图5是表示提拉速度与缺陷区域的关系的图。
具体实施方式
以下，有关本发明，作为实施方式的一个实例，一边参照附图一边详细地进行说明，但是本发明并未限定于此实施方式。
在本发明的制造方法中，首先，根据切克劳斯基法来培育单晶硅晶棒，然后，自该单晶硅晶棒切出硅基板。
培育的单晶硅晶棒的直径等并没有特别地限定，例如，能设为150mm～300mm或是300mm以上，并能配合用途来培育成所期望的尺寸。
此处，针对能用于本发明的制造方法中的单晶提拉装置来进行说明。
图1是表示单晶提拉装置10。此单晶提拉装置10，具备以下的构件而被构成，这些构件为：提拉室11、提拉室11中的坩埚12、被配置在坩埚12周围的加热器14、使坩埚12旋转的坩埚保持轴13和其旋转机构（未图示）、保持硅的晶种的晶种夹头21、提拉晶种夹头21的金属线（吊线）19、及使金属线19旋转或是卷绕金属线19的卷绕机构（未图示）。坩埚12，在内侧的用以收容硅熔液（熔汤）18的一侧设有石英坩埚，而在其外侧设有石墨坩埚。又，绝热材（绝热材料）15被配置在加热器14的外侧周围。
又，也能配合制造条件，如图1所示地设置环状的石墨筒（整流筒）16、或是在结晶的固液界面17的外周设置环状的外侧绝热材（未图示）。进而，也能喷吹冷却气体、或是设置用以遮住辐射热来冷却单晶的筒状冷却装置。
又，也能使用所谓的MCZ法（Magnetic field applied Czochralski method，外加磁场切克劳斯基法）的装置，此装置是在提拉室11的外侧设置磁铁（未图示），来对硅熔液18施加水平方向或垂直方向的磁场，由此来抑制熔液的对流，谋求单晶的稳定成长。
在本发明中，这些装置的各部分，例如能使用与先前相同的零件。
以下，针对根据上述般的单晶提拉装置10而实行的单晶培育方法的一个实例进行说明。
首先，在坩埚12内，将硅的高纯度多晶原料加热至熔点（约1420℃）以上而使其熔解。继而，根据卷放金属线19而使晶种的前端接触或浸渍于硅熔液18的表面大约中心部。然后，使坩埚保持轴13朝适当方向旋转，并且一边使金属线19旋转一边进行卷绕，将晶种予以提拉，由此开始培育单晶硅晶棒20。
然后，以成为所期望的缺陷区域的方式，适当地调整提拉速度与温度，获得约呈圆柱状的单晶硅晶棒20。
在有效地控制该所期望的提拉速度（成长速度）方面，例如是一边改变提拉速度一边培育晶棒，并实行用以调查提拉速度与缺陷区域的关系的预备试验，例如求取图5所示的关系，然后基于所述关系，可重新在主试验中控制提拉速度，以可获得所期望的缺陷区域的方式来制造单晶硅晶棒。
又，有关培育的单晶硅晶棒的缺陷区域，例如能培育出一种单晶硅晶棒，其整个面（晶棒的横剖面）是V-rich区域、OSF区域、N区域、或是这些区域混合而成的区域，但是，较优选是培育出一种单晶硅晶棒，其整个面是N区域、OSF区域、或是OSF区域和N区域混合而成的区域的任一种。
若是上述缺陷区域的硅基板，由于几乎未含有最难消灭的COP，所以根据本发明的快速热处理，能确实地使缺陷消灭，又，由于使更深位置的RIE缺陷消灭也容易，所以特别有效。
而且，对以此种方式制造出来的单晶硅晶棒，例如实行切片、研磨等，能获得硅基板。
又，硅基板内部的空孔，已知会与包含在硅基板内的不纯物元素结合，而对于在本发明的快速热处理中所产生的空孔的动态，被认为硅基板的氧浓度有强烈的影响。空孔与寿命的直接因果关系虽然没有确定，例如，若是快速热处理前的氧浓度为5×1017atoms/cm3（日本电子工业发展协会，JEIDA）以上的硅基板，快速热处理后的降温时，“空孔-氧对”会高浓度地发生，由于变成容易抑制缺陷的形成所以较优选，所述缺陷形成会对寿命造成影响的深能阶（deep level）。如此的氧浓度，能在上述的单晶培育时等的时候来进行调整。
例如使用单片式快速加热和快速冷却装置，对如此地制作出来的硅基板施行快速加热和快速冷却热处理。将能用于本发明的制造方法中的单片式的快速加热和快速冷却装置的一个实例的概略图，表示于图2。
图2所示的快速加热和快速冷却装置52，具有由石英所构成的腔室（处理室）53，在此腔室53内，能对硅基板W施行快速热处理。加热，是根据加热灯54（例如卤素灯）来实行，所述加热灯54被配置成从上下左右方向来围绕腔室53。此加热灯54，以能分别独立地供给电力的方式来进行控制。
气体的排气侧，配备有自动挡门55，用以遮蔽外气。自动挡门55，设有未图示的晶片插入口，所述晶片插入口根据闸阀而被构成可进行开闭动作。又，在自动挡门55，设有气体排气口51，而能调整炉内环境气体。
而且，硅基板W，被配置在已形成于石英托盘56上的3点支持部57上。石英托盘56的气体导入口侧，设有石英制的缓冲器58，能防止氧化性气体、氮化性气体、氩气等的导入气体，直接冲击硅基板W。
又，在腔室53上，设有未图示的温度测定用特殊窗，根据被设置在腔室53外部的高温计59，通过所述特殊窗，能测定硅基板W的温度。
而且，在本发明的制造方法中，使用上述的快速加热和快速冷却装置，对硅基板，例如以50℃/sec以上的升温速度，升温至高于1300℃且硅熔点以下的温度为止，保持1～60秒来施行快速热处理后，以5～150℃/sec的降温速度，降温至600～800℃的范围的温度为止，来实行第一段的降温工序，之后，冷却时间X秒与降温速度Y℃/sec，以当X<100的情况满足Y≤0.15X-4.5的关系而当X≥100的情况满足Y≤10的关系的方式，来实行第二段的降温工序，由此进行冷却。
如此，对硅基板，以高于1300℃且硅熔点以下的温度来施行快速热处理，由此，从硅基板表面到至少1μm深度的整个范围，能消灭此范围中会被RIE法检测出来的缺陷。此快速热处理时间只要在1～60秒的范围内，便可充分地消灭缺陷，当超过60秒时，有可能会发生生产性降低、成本上升、滑移位错等。又，若是60秒以下的快速热处理，能防止在快速热处理中因为氧过量地向外扩散而使表层中的氧浓度大幅地降低，并能防止机械强度降低。
又，从高于1300℃的温度降温至600～800℃的范围的温度为止时，当降温速度比5℃/sec慢的情况，会导致生产性降低；又，比150℃/sec快的情况，会有因为快速冷却而发生滑移位错的情况。
第一段的降温，若降温至600～800℃的范围的温度为止，则冷却时间不需要过长，又，在第二段的降温时，能充分地实行空孔的控制。若从高于800℃的温度来开始第二段的降温，冷却所需要的时间变长，导致生产性的降低。若从低于600℃的温度来开始第二段的降温，则基板内部的空孔的控制会变成不充分。
而且，在第二段的降温中，冷却时间X秒与降温速度Y℃/sec，根据设定成当X<100的情况满足Y≤0.15X-4.5的关系而当X≥100的情况满足Y≤10的关系，可有效地实行空孔的控制而能抑制寿命的降低。这可推测为以下的原因：在高于1300℃的温度的快速热处理中，已高浓度地发生的空孔的扩散会被促进，于是浓度减少，又，空孔与其他不纯物元素结合，形成不会使寿命降低的缺陷，由此，可抑制缺陷的形成，所述缺陷是起因于空孔而使寿命降低的缺陷。
为了消灭基板表层的RIE缺陷，若以高于1300℃的温度来施行快速热处理，则空孔会过量低发生，而根据本发明的上述降温工序，能解决此种因为起因于空孔的缺陷而使基板的寿命降低这样的新的问题。
如此的二段的降温工序，例如能降温至变成常温以下的温度为止。又，上述般的第二段的降温速度由于比较慢，所以增快从高于1300℃至600～800℃的范围的温度为止的第一段的降温速度，从生产性的观点是较优选的，此情况，以比所述第一段的降温速度慢的降温速度来实行第二段的降温工序。
作为上述般的快速热处理的环境气体，并没有特别地限定，所述快速热处理较优选是在氮化膜形成环境气体、稀有气体或是含有这些气体的混合气体而成的环境气体中实行。
若是上述般的环境气体，例如相较于在氢环境气体中实行的情况，能抑制滑移位错，由于能防止起因于滑移位错的接面泄漏等的问题，所以能提高元件的良率。又，也能有效率地实行空孔注入。
若是上述般的本发明的制造方法，能制造出一种高品质的硅基板，所述硅基板的在成为元件制作区域的从表面到至少1μm的深度的范围，不存在根据RIE法会被检测出来的缺陷，且寿命为500μsec（500微秒）以上。
[实施例]
以下，表示出实施例和比较例来更具体地说明本发明，但是本发明并未被限定于这些例子。
（实施例、比较例1）
根据图1的单晶硅提拉装置，施加横向磁场，根据MCZ法来培育N区域的单晶硅晶棒（直径12英寸（300mm）、结晶方位<100>、导电型p型），然后对自该提拉而成的单晶硅晶棒切出的单晶硅晶片，使用图2的快速加热和快速冷却装置（此处，使用Mattson公司制造的Helios），以第1温度1250℃、1290℃、1320℃、1350℃的各温度，施行10秒的热处理（快速热处理）。此快速热处理中的环境气体，设为以下的各种环境气体：氩气（Ar）、氮气（N2）、氨气和氩气的混合气体（NH3/Ar）。
继而，从第1温度至第2温度为止的第一段的降温工序，是以30℃/sec的降温速度来进行降温。此时，第2温度是设定为900℃、800℃、700℃、600℃、500℃的各种温度。然后，在从第2温度开始的第二段的降温工序中，设定规定的降温速度与冷却时间来冷却晶片。之后，研磨晶片表面大约5μm左右。
以上述方式制作出来的晶片之中，对于在氩气环境中将第2温度设定成800℃，并以降温速度9℃/sec、冷却时间120秒来实行第二段的降温工序后的晶片，测定其表层的RIE缺陷。
在此测定中，使用磁控RIE装置（Applied Materials公司制造的Centura）来实行蚀刻。然后，利用激光散射方式的异物检查装置（KLA-Tencor公司制造的SP1），计测蚀刻后的残渣突起，算出缺陷密度。将测定结果表示于表1中。
表1
Figure BDA0000370584640000121
依据表1可知，根据以高于1300℃的温度来进行的快速热处理，在任一种环境气体中，都能完全地消灭RIE缺陷。又，由于是研磨5μm后的表面的缺陷的测定结果，所以可知在本实施例中，从表面到至少5μm的深度为止的缺陷，会根据以高于1300℃的温度来进行的快速热处理而消灭。另一方面，快速热处理的温度在1290℃、1250℃的情况，确认了表层有多数个RIE缺陷，可知这二个温度对于消灭RIE缺陷来说是不充分的温度。
又，制作出来的晶片之中，测定进行下述处理后的晶片的寿命，所述处理是设为：第1温度为1350℃，在氩气环境中实行10秒的热处理（快速热处理），将第一段的降温工序，设为至第2温度800℃为止以30℃/sec的降温速度来进行降温，并在第二段的降温工序中，以各种的冷却时间和降温速度来进行。
作为测定方法，将2克碘滴在乙醇中而成的溶液，涂布在晶片上来实行处理（化学钝化处理：Chemical Passivation，以下称为CP处理），然后利用寿命测定装置（SEMILAB公司制造的WT-2000）来测定寿命。将与上述测定出来的寿命之间的关系，表示于图3中。
如图3所示，快速热处理后的寿命，可知在其冷却时间短于100秒的情况，在降温速度更小的情况中，会成为良好。又，在冷却时间为100秒以上的情况，利用将降温速度设定成10℃/sec以下，可得到良好的寿命。根据这些关系可知，第二段的降温时，在将冷却时间设为X秒、将降温速度设为Y℃/sec的情况，根据以当X<100的情况成为在Y≤0.15X-4.5的范围内而当X≥100的情况成为在Y≤10的范围（图表中的斜线部的范围）内的方式，来设定X与Y，由此可制造出具有良好的寿命的晶片。
又，对于将第2温度设为700℃、600℃的实施例的晶片来测定寿命的情况，也再度显现出与图3同样的倾向。
但是，在将第2温度设定在900℃或是500℃的比较例的情况，无法获得上述关系，此情况，在以高于1300℃的温度来施行快速热处理后的晶片中，其寿命降低。
又，在氩气、氮气、氨气和氩气的混合气体的各种环境气体中，以1250℃、1300℃、1325℃、1350℃的各温度，施行10秒的热处理（快速热处理），然后在第一降温工序中，至第2温度800℃为止，以30℃/sec的降温速度进行降温，之后，以降温速度9℃/sec、冷却时间120秒的条件来实行第二段的降温工序，然后测定经过上述处理后的晶片的BMD密度。
作为测定方法，先施行快闪记忆体制作工序的模拟热处理，使晶片内的BMD析出。之后，浸渍于5%HF（氢氟酸）中，除去表面所形成的氧化膜。之后，利用RIE装置来实行蚀刻，使用电子显微镜来计测残渣突起的个数并算出缺陷密度来测定BMD密度。将测定结果表示于图4中。另外，作为参照例（图4中的Ref.），除了没有实行快速加热和快速冷却热处理以外，对于以与上述同样的方式制作出来的晶片，利用与上述同样的测定方式，将测定出来的BMD密度也表示于图4中。
如图4所示，根据环境气体的不同，能容易地控制元件制作热处理时的BMD形成情况。又，相较于没有施行快速加热和快速冷却热处理的情况，任一种情形的BMD密度高。又，在任一种环境气体的情况下，根据以高于1300℃的温度来实行快速热处理，可确保高BMD密度。
比较例2
根据图1的单晶硅提拉装置，施加横向磁场，根据MCZ法来培育N区域的单晶硅晶棒（直径12英寸（300mm）、结晶方位<100>、导电型p型），然后对自该提拉而成的单晶硅晶棒切出的单晶硅晶片，使用图2的快速加热和快速冷却装置（此处，使用Mattson公司制造的Helios），以1250℃、1290℃、1320℃、1350℃的各温度，施行10秒的热处理（快速热处理）。此快速热处理中的环境气体，设为以下的各种环境气体：氩气（Ar）、氨气和氩气的混合气体（NH3/Ar）。
继而，没有实行二阶段降温，以30℃/sec的降温速度，分别从热处理温度降温至常温为止。之后，研磨晶片表面大约5μm左右。
对于以上述方式制作出来的晶片，以与实施例、比较例1同样的方式，测定晶片表层的RIE缺陷。其结果，可获得与表1同样的倾向。进而，以与实施例同样的方式来测定所制作出来的晶片的寿命，并将结果表示于表2中。
表2
环境气体 1250℃ 1290℃ 1320℃ 1350℃
氩气 ◎ ○ × ×
氨气和氩气的混合气体 ○ △ × ×
◎……1000μsec以上
○……500μsec以上且未满1000μsec
△……100μsec以上且未满500μsec
×……未满100μsec
依据表2可知，在任一种环境气体中，快速热处理的温度越高则寿命越降低，特别是若以超过1300℃的温度来实行快速热处理，已知寿命会大幅地降低，成为未满100μsec。
另外，本发明并未限定于上述实施方式。上述实施方式只是例示，凡是具有与被记载于本发明的权利要求中的技术思想实质上相同的构成，并得到同样的作用效果，不论为何种形态，都被包含在本发明的技术范围内。

Claims (4)

1.一种硅基板的制造方法，其是制造硅基板的方法，其特征在于，其至少进行以下的工序：
自根据切克劳斯基法培育而成的单晶硅晶棒切出硅基板，使用快速加热和快速冷却装置，对所述硅基板，以高于1300℃且硅熔点以下的温度，保持1～60秒来施行快速热处理后，以5～150℃/sec的降温速度，降温至600～800℃的范围的温度为止，来实行第一段的降温工序，之后，冷却时间X秒与降温速度Y℃/sec，以当X<100的情况满足Y≤0.15X-4.5的关系而当X≥100的情况满足Y≤10的关系的方式，来实行第二段的降温工序。
2.如权利要求1所述的硅基板的制造方法，其中，前述快速热处理，在氮化膜形成环境气体、稀有气体或是含有这些气体的混合气体而成的环境气体中实行。
3.如权利要求1或2所述的硅基板的制造方法，其中，施行前述快速热处理的硅基板，设为是自根据切克劳斯基法培育而成的单晶硅晶棒切出的单晶硅晶片，所述单晶硅晶棒的整个面是OSF区域、N区域、或是OSF区域与N区域混合而成的区域。
4.一种硅基板，其特征在于，其是根据权利要求1至3中的任一项所述的硅基板的制造方法制造出来的硅基板，所述硅基板的在成为元件制作区域的从表面到至少1μm的深度的范围，不存在根据RIE法会被检测出来的缺陷，且前述硅基板的寿命为500μsec以上。
CN201280010057.9A 2011-02-24 2012-02-02 硅基板的制造方法及硅基板 Active CN103392223B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-037954 2011-02-24
JP2011037954A JP5572569B2 (ja) 2011-02-24 2011-02-24 シリコン基板の製造方法及びシリコン基板
PCT/JP2012/000696 WO2012114659A1 (ja) 2011-02-24 2012-02-02 シリコン基板の製造方法及びシリコン基板

Publications (2)

Publication Number Publication Date
CN103392223A true CN103392223A (zh) 2013-11-13
CN103392223B CN103392223B (zh) 2016-01-20

Family

ID=46720455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280010057.9A Active CN103392223B (zh) 2011-02-24 2012-02-02 硅基板的制造方法及硅基板

Country Status (7)

Country Link
US (1) US9390905B2 (zh)
JP (1) JP5572569B2 (zh)
KR (1) KR101703696B1 (zh)
CN (1) CN103392223B (zh)
DE (1) DE112012000607B4 (zh)
TW (1) TWI534310B (zh)
WO (1) WO2012114659A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103726102A (zh) * 2014-01-20 2014-04-16 中国科学院理化技术研究所 一种制备超长一维单晶硅纳米/微米结构的方法
CN107078057A (zh) * 2014-11-26 2017-08-18 信越半导体株式会社 单晶硅晶圆的热处理法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9634098B2 (en) * 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
KR101822479B1 (ko) 2014-01-14 2018-01-26 가부시키가이샤 사무코 실리콘 웨이퍼의 제조 방법
JP6044660B2 (ja) 2015-02-19 2016-12-14 信越半導体株式会社 シリコンウェーハの製造方法
CN107154353B (zh) * 2016-03-03 2020-01-24 上海新昇半导体科技有限公司 晶圆热处理的方法
JP7545347B2 (ja) * 2021-02-25 2024-09-04 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法およびシリコンウェーハ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195868A (ja) * 1998-12-28 2000-07-14 Shin Etsu Handotai Co Ltd シリコンウエ―ハの熱処理方法およびシリコンウエ―ハ
CN1405842A (zh) * 2001-09-14 2003-03-26 瓦克硅电子股份公司 硅半导体基板及其制备方法
WO2009066566A1 (ja) * 2007-11-19 2009-05-28 Air Water Inc. 単結晶ＳｉＣ基板の製造方法およびそれによって得られた単結晶ＳｉＣ基板
CN101638807A (zh) * 2008-07-31 2010-02-03 科发伦材料株式会社 硅晶片、硅晶片的制造方法及硅晶片的热处理方法
WO2010119614A1 (ja) * 2009-04-13 2010-10-21 信越半導体株式会社 アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
DE69806369T2 (de) 1997-04-09 2003-07-10 Memc Electronic Materials, Inc. Silicium mit niedriger fehlerdichte und idealem sauerstoffniederschlag
JP3451955B2 (ja) 1998-08-13 2003-09-29 株式会社豊田中央研究所 結晶欠陥の評価方法及び結晶欠陥評価装置
JP3636606B2 (ja) * 1999-01-22 2005-04-06 信越半導体株式会社 シリコンウエーハの熱処理方法
US6573159B1 (en) 1998-12-28 2003-06-03 Shin-Etsu Handotai Co., Ltd. Method for thermally annealing silicon wafer and silicon wafer
KR100378184B1 (ko) 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP2003297839A (ja) 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
JP2007194232A (ja) * 2006-01-17 2007-08-02 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP5151628B2 (ja) 2008-04-02 2013-02-27 信越半導体株式会社 シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
US8476149B2 (en) 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP2010199411A (ja) * 2009-02-26 2010-09-09 Covalent Materials Corp シリコンウェーハの熱処理方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP5590644B2 (ja) * 2009-03-09 2014-09-17 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195868A (ja) * 1998-12-28 2000-07-14 Shin Etsu Handotai Co Ltd シリコンウエ―ハの熱処理方法およびシリコンウエ―ハ
CN1405842A (zh) * 2001-09-14 2003-03-26 瓦克硅电子股份公司 硅半导体基板及其制备方法
WO2009066566A1 (ja) * 2007-11-19 2009-05-28 Air Water Inc. 単結晶ＳｉＣ基板の製造方法およびそれによって得られた単結晶ＳｉＣ基板
CN101638807A (zh) * 2008-07-31 2010-02-03 科发伦材料株式会社 硅晶片、硅晶片的制造方法及硅晶片的热处理方法
WO2010119614A1 (ja) * 2009-04-13 2010-10-21 信越半導体株式会社 アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103726102A (zh) * 2014-01-20 2014-04-16 中国科学院理化技术研究所 一种制备超长一维单晶硅纳米/微米结构的方法
CN103726102B (zh) * 2014-01-20 2016-09-07 中国科学院理化技术研究所 一种制备超长一维单晶硅纳米/微米结构的方法
CN107078057A (zh) * 2014-11-26 2017-08-18 信越半导体株式会社 单晶硅晶圆的热处理法
CN107078057B (zh) * 2014-11-26 2020-08-21 信越半导体株式会社 单晶硅晶圆的热处理法

Also Published As

Publication number Publication date
CN103392223B (zh) 2016-01-20
US20130316139A1 (en) 2013-11-28
JP2012175023A (ja) 2012-09-10
JP5572569B2 (ja) 2014-08-13
TWI534310B (zh) 2016-05-21
DE112012000607B4 (de) 2020-01-09
US9390905B2 (en) 2016-07-12
WO2012114659A1 (ja) 2012-08-30
TW201245516A (en) 2012-11-16
KR20140021543A (ko) 2014-02-20
DE112012000607T5 (de) 2014-11-13
KR101703696B1 (ko) 2017-02-07

Similar Documents

Publication Publication Date Title
CN102396055B (zh) 退火晶片、退火晶片的制造方法以及器件的制造方法
CN103392223B (zh) 硅基板的制造方法及硅基板
JP5167654B2 (ja) シリコン単結晶ウエーハの製造方法
JP4853237B2 (ja) エピタキシャルウェーハの製造方法
CN103003927A (zh) 硅基板的制造方法及硅基板
JP5515406B2 (ja) シリコンウェーハおよびその製造方法
JP6115651B2 (ja) シリコンウェーハの製造方法
JP4853027B2 (ja) シリコン単結晶ウエーハの製造方法
JP2007194232A (ja) シリコン単結晶ウエーハの製造方法
JP2010132509A (ja) シリコン単結晶の育成方法及びシリコンウェーハの検査方法
JP2006169044A (ja) 単結晶の製造方法およびアニールウェーハの製造方法
JP2011222842A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP4857517B2 (ja) アニールウエーハ及びアニールウエーハの製造方法
JP6413970B2 (ja) シリコン単結晶の育成方法
JP2013175742A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant