[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN103296013B - 射频器件的形成方法 - Google Patents

射频器件的形成方法 Download PDF

Info

Publication number
CN103296013B
CN103296013B CN201310205814.4A CN201310205814A CN103296013B CN 103296013 B CN103296013 B CN 103296013B CN 201310205814 A CN201310205814 A CN 201310205814A CN 103296013 B CN103296013 B CN 103296013B
Authority
CN
China
Prior art keywords
layer
radio
buried oxide
temporary support
frequency devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310205814.4A
Other languages
English (en)
Other versions
CN103296013A (zh
Inventor
李乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310205814.4A priority Critical patent/CN103296013B/zh
Publication of CN103296013A publication Critical patent/CN103296013A/zh
Priority to US14/156,865 priority patent/US20140357051A1/en
Application granted granted Critical
Publication of CN103296013B publication Critical patent/CN103296013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种射频器件的形成方法，包括：提供包括背衬底、覆盖所述背衬底的隐埋氧化物层、以及覆盖所述隐埋氧化物层的顶层半导体层的绝缘体上半导体层，所述顶层半导体层表面形成有晶体管和覆盖所述晶体管的层间介质层；提供表面平整的临时支撑层，将层间介质层表面与所述临时支撑层接合；去除所述背衬底，直至暴露出隐埋氧化物层；提供高阻率的衬底，将所述高阻率的衬底与所述隐埋氧化物层接合；将所述高阻率的衬底与所述隐埋氧化物层接合后，移除所述临时支撑层，暴露出所述层间介质层表面。形成的所述射频器件的信号损耗少，线性度高。

Description

射频器件的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及射频器件的形成方法。
背景技术
半导体器件持续朝高集成、高操作速度及低功耗方向发展，因此，体硅（bulksilicon）衬底的应用受到越来越多的限制。相反，绝缘体上硅衬底具有实现集成电路中元器件的介质隔离、彻底消除体硅CMOS电路中的寄生闩锁效应、寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及适用于低功耗低电压电路等优点，因此，利用绝缘体上硅衬底形成半导体器件愈来愈流行。
射频器件要求具有较小的寄生电容，其中器件和衬底间的寄生电容往往起到很大的作用，采用绝缘体上硅衬底作为衬底，可以有效减小该寄生电容,也可以减小源漏结电容。另外，在绝缘体上硅衬底中形成射频器件时，还可以提高射频器件的高频率特性。
现有一种绝缘体上硅射频器件的结构如图1所示，绝缘体上硅衬底1包括高电阻率硅基板2、位于高电阻率硅基板2上的埋入氧化层（BOX）3及位于埋入氧化层3上的顶层硅4，顶层硅4中形成有浅沟槽隔离结构5，以将顶层硅4中的有源区（未标识）隔离开来，顶层硅4的有源区中形成有半导体器件（未图示）如晶体管。绝缘体上硅衬底1上形成有金属互连结构，图1中以一层金属互连结构为例，其包括位于顶层硅4及浅沟槽隔离结构5上的层间介质层6、形成在层间介质层6内的导电插塞（未图示）及位于层间介质层6和导电插塞上的金属层7，且至少有部分浅沟槽隔离结构5上方覆盖有金属层7。
然而，在上述绝缘体上硅射频器件的实际使用过程会发现，其在一些高线性度、低插入损耗要求的射频应用中存在信号损耗大及射频信号线性度较差的缺陷。如何进一步降低射频器件在射频应用中的信号损耗，提高射频器件的线性度成为亟需解决的问题。
更多关于射频器件的形成方法，请参考公开号为“US20050128026A1”的美国专利。
发明内容
本发明解决的问题是提供一种射频器件的形成方法，可降低射频器件在射频应用中的信号损耗，提高射频器件的线性度。
为解决上述问题，本发明的实施例提供了一种射频器件的形成方法，包括：提供包括背衬底、覆盖所述背衬底的隐埋氧化物层、以及覆盖所述隐埋氧化物层的顶层半导体层的绝缘体上半导体层，所述顶层半导体层表面形成有晶体管和覆盖所述晶体管的层间介质层；提供表面平整的临时支撑层，将层间介质层表面与所述临时支撑层接合；去除所述背衬底，直至暴露出隐埋氧化物层；提供高阻率的衬底，将所述高阻率的衬底与所述隐埋氧化物层接合；将所述高阻率的衬底与所述隐埋氧化物层接合后，移除所述临时支撑层，暴露出所述层间介质层表面。
可选地，将层间介质层表面与所述临时支撑层接合的方法为：使用粘结剂将所述层间介质层表面与所述临时支撑层表面接合。
可选地，将层间介质层表面与所述临时支撑层接合的方法为键合工艺。
可选地，将所述高阻率的衬底与所述隐埋氧化物层接合的工艺为键合工艺。
可选地，所述键合工艺的工艺参数为：键合温度为400摄氏度-600摄氏度。
可选地，所述临时支撑层为硅片、玻璃片或陶瓷片。
可选地，所述高阻率的衬底为高阻率硅片或绝缘的玻璃片。
可选地，去除所述背衬底的工艺为化学机械抛光工艺和/或刻蚀工艺。
可选地，还包括：形成覆盖所述层间介质层表面的互连金属层。
可选地，当使用粘结剂将所述层间介质层表面与所述临时支撑层表面接合时，移除所述临时支撑层的方法为：在100摄氏度-300摄氏度下，加热所述粘结剂至其分解软化。
与现有技术相比，本发明的技术方案具有以下优点：
将背衬底去除，然后采用高阻率的衬底代替，因此形成的射频器件在射频应用中，射频信号不易穿过所述高阻率的衬底，信号的损耗小，其线性度高。并且，将层间介质层表面与所述临时支撑层接合，可有效保护晶体管和层间介质层在后续移动过程中不被损坏。
进一步的，使用粘结剂将所述层间介质层表面与所述临时支撑层表面接合，后续临时支撑层较易移除，并且移除后的临时支撑层可重复利用，有效节省了成本。
更进一步的，采用键合工艺将高阻率的衬底与所述隐埋氧化物层接合，两者的键合表面具有分子间的结合力，两者的结合强度大，形成的射频器件的稳定性好。
更进一步的，所述临时支撑层为硅片、玻璃片或陶瓷片，其表面平整、机械强度高，并且不易对后续工艺造成污染。
附图说明
图1是现有技术的在绝缘体上硅表面形成的射频器件的剖视图；
图2-图6是本发明实施例的射频器件的形成过程的剖面结构示意图。
具体实施方式
正如背景技术所述，现有技术的射频器件存在信号损耗大及射频信号线性度较差的缺陷。
经过研究，发明人发现，由于绝缘体上硅中的隐埋氧化物层较薄，现有技术在绝缘体上硅上形成射频器件时，射频信号还是容易穿过隐埋氧化物层，造成损耗，影响线性度。为降低信号损耗，提高射频信号线性度，发明人提供了一种新的射频器件的形成方法。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
请参考图2，提供绝缘体上半导体层200，所述绝缘体上半导体层200包括背衬底201、覆盖所述背衬底201的隐埋氧化物层203、以及覆盖所述隐埋氧化物层203的顶层半导体层205，所述顶层半导体层205表面形成有晶体管207和覆盖所述晶体管207的层间介质层209。
其中，所述背衬底201后续会被去除，并被高阻率的衬底取代，所述背衬底201的材料为半导体材料，例如单晶硅、单晶锗或硅锗等；所述隐埋氧化物层203用于后续隔离晶体管和底部的高阻率衬底，以防射频信号发生损耗，所述隐埋氧化物层203的材料为氧化硅或氧化锗等，所述隐埋氧化物层203的厚度通常较薄；所述顶层半导体层205用于后续在其表面形成晶体管207，其材料为单晶硅、单晶锗或硅锗等。本发明的实施例中，所述绝缘体上半导体层200为绝缘体上硅（SOI）。
所述晶体管207后续用于作为射频器件中的元件，后续与互连金属层之间进行信号传输。所述晶体管207可以为MOS晶体管、鳍式场效应晶体管、全包围栅晶体管等。形成所述晶体管207的工艺为本领域技术人员所熟知，在此不再赘述。
需要说明的是，本发明的实施例中，上述顶层半导体层205内还形成有浅沟槽隔离结构206，用于隔离相邻的晶体管207。
所述层间介质层209用于隔离相邻的晶体管207，并在后续工艺中保护晶体管207不受破坏。所述层间介质层209的形成工艺为化学气相沉积工艺，其材料为绝缘材料，例如氧化硅、氮化硅或氮氧化硅等。本发明的实施例中，所述层间介质层209的材料为氧化硅。
需要说明的是，在本发明的实施例中，在与临时支撑层211接合之前，所述层间介质层209表面还形成有互连金属层、表面钝化层等，即整个集成电路工艺已经完成。
请参考图3，提供表面平整的临时支撑层211，将层间介质层209表面与所述临时支撑层211接合。
发明人发现，可以通过去除绝缘体上半导体层200中的背衬底201，并用高阻率的衬底替代所述背衬底201，可有效解决上述技术问题。然而，考虑到实际工艺中，移动上述形成层间介质层209后的结构的过程中、以及后续采用高阻率的衬底替代背衬底201的工艺中，如果不对上述结构予以保护，极有可能破坏层间介质层209和其内部的晶体管207。
所述临时支撑层211用于为后续工艺提供机械支撑和保护，例如机械手夹持上述结构时，所述临时支撑层211可以保护层间介质层209和内部的晶体管不受损坏。所述临时支撑层211的与层间介质层209相接触的表面平整。本发明的实施例中，为避免后续工艺中所述临时支撑层211中的材料对上述结构造成污染，并为后续工艺提供良好的机械支撑和保护，所述临时支撑层211为硅片、玻璃片或陶瓷片，所述硅片或玻璃片机械强度好、表面平整。
将层间介质层209表面与所述临时支撑层211接合的方法，通常为采用粘结剂将两者粘合，或者采用键合工艺，利用分子间的结合力使两者表面键合。其中，采用粘合剂的方式后续较易将两者分开，而采用键合工艺，由于其分子间的结合力较强，两者结合的较为紧密。
在本发明的实施例中，由于所述临时支撑层211后续会被移除，为便于后续移除工艺，优选采用粘结剂（例如，Brewer Science，HT-10.10）将所述层间介质层209表面与所述临时支撑层211接合在一起。
所述层间介质层209表面与所述临时支撑层211接合的具体步骤包括：将上述形成有层间介质层209和晶体管207的结构进行翻转，使背衬底201的表面朝上，而层间介质层209的表面朝下；采用粘结剂将临时支撑层211和上述翻转后的结构粘结在一起。
需要说明的是，在本发明的其他实施例中，还可以采用粘结剂将所述临时支撑层211和层间介质层209粘结在一起后再进行翻转，使背衬底201的表面朝上，以利于后续去除背衬底201。
请参考图4，去除所述背衬底201（如图3所示），直至暴露出隐埋氧化物层203。
去除所述背衬底201的工艺为化学机械抛光工艺和/或刻蚀工艺。在本发明的实施例中，首先采用化学机械抛光工艺去除部分厚度的背衬底201，然后采用湿法刻蚀工艺去除剩余的背衬底201。此种方法去除背衬底201的效果更好，并且不易对隐埋氧化物层203靠近背衬底201一侧的表面造成损伤。
请参考图5，提供高阻率的衬底213，将所述高阻率的衬底213与所述隐埋氧化物层203接合。
发明人发现，射频信号不易穿过的衬底213为高阻率，采用高阻率的衬底213可以减少信号的损耗，提高其线性度。所述高阻率的衬底213用于替代背衬底201，从而达到减少信号的损耗和提高其线性度的目的。所述高阻率的衬底213可以为高阻率硅片、绝缘的玻璃片或者其他易于切割的平整绝缘材料。其中，所述高阻率硅片可采用低掺杂工艺形成。本发明的实施例中，采用玻璃片（glass）作为高阻率的衬底213，由于玻璃片完全绝缘，射频信号不能穿过，因此后续形成的射频器件的信号的损耗降到最低，且其线性度高。
所述高阻率的衬底213与所述隐埋氧化物层203接合的方法，通常为采用粘结剂将两者粘合，或者采用键合工艺，利用分子间的结合力使两者表面键合。然而，考虑到所述高阻率的衬底213后续作为射频器件的一部分，其与隐埋氧化物层203的结合强度直接关系到射频器件的稳定性。本发明的实施例中，优选采用键合工艺将两者键合在一起。
本发明的实施例中，所述键合工艺的工艺参数为：键合温度为400摄氏度-600摄氏度。此工艺参数下，高阻率的衬底213与隐埋氧化物层203之间结合的最为紧密，射频器件的稳定性高。
请参考图6，将所述高阻率的衬底213与所述隐埋氧化物层203接合后，移除所述临时支撑层211，暴露出所述层间介质层209表面。
所述移除所述临时支撑层211的步骤包括：将所述高阻率的衬底213与所述隐埋氧化物层203接合后的结构整体翻转，使所述临时支撑层211表面朝上，以利于后续移除工艺；前述粘结剂在适当加热的情况下，可以分解软化，从而移除所述临时支撑层211。本发明的实施例中，由于使用粘结剂将所述层间介质层表面与所述临时支撑层表面接合，后续移除所述临时支撑层的方法为：在100摄氏度-300摄氏度下，加热所述粘结剂至其分解软化。
需要说明的是，本发明的实施例中移除后的临时支撑层211后续还可以重复利用，以节省成本。
上述步骤完成后，本发明实施例的射频器件的制作完成。将背衬底去除，然后采用高阻率的衬底代替，因此形成的射频器件在射频应用中，射频信号不易穿过所述高阻率的衬底，信号的损耗小，其线性度高。并且，将层间介质层表面与所述临时支撑层接合，可有效保护晶体管和层间介质层在后续移动过程中不被损坏。
进一步的，使用粘结剂将所述层间介质层表面与所述临时支撑层表面接合，后续临时支撑层较易移除，并且移除后的临时支撑层可重复利用，有效节省了成本。
更进一步的，采用键合工艺将高阻率的衬底与所述隐埋氧化物层接合，两者的键合表面具有分子间的结合力，两者的结合强度大，形成的射频器件的稳定性好。
更进一步的，所述临时支撑层为硅片、玻璃片或陶瓷片，其表面平整、机械强度高，并且不易对后续工艺造成污染。
上述通过实施例的说明，应能使本领域专业技术人员更好地理解本发明，并能够再现和使用本发明。本领域的专业技术人员根据本文中所述的原理可以在不脱离本发明的实质和范围的情况下对上述实施例作各种变更和修改是显而易见的。因此，本发明不应被理解为限制于本文所示的上述实施例，其保护范围应由所附的权利要求书来界定。

Claims (8)

1.一种射频器件的形成方法，其特征在于，包括：
提供绝缘体上半导体层，所述绝缘体上半导体层包括背衬底、隐埋氧化物层、以及顶层半导体层，所述隐埋氧化物层覆盖所述背衬底，所述顶层半导体层覆盖所述隐埋氧化物层，其中，所述背衬底的材料为高电阻率硅；所述顶层半导体层表面形成有晶体管和层间介质层，所述层间介质层覆盖所述晶体管；
提供表面平整的临时支撑层，将上述在具有隐埋氧化物层的所述绝缘体上半导体层的基础上形成有晶体管和层间介质层的结构进行翻转，使背衬底的表面朝上，而层间介质层的表面朝下，采用粘结剂将临时支撑层和上述翻转后的结构粘结在一起；
去除所述背衬底，直至暴露出隐埋氧化物层；
提供高阻率的衬底，将所述高阻率的衬底与所述隐埋氧化物层接合，其中，所述高电阻率的衬底的材料为绝缘的玻璃片或者其他易于切割的平整绝缘材料；
将所述高阻率的衬底与所述隐埋氧化物层接合后，移除所述临时支撑层，暴露出所述层间介质层表面。
2.如权利要求1所述的射频器件的形成方法，其特征在于，将层间介质层表面与所述临时支撑层接合的方法为：使用粘结剂将所述层间介质层表面与所述临时支撑层表面接合。
3.如权利要求1所述的射频器件的形成方法，其特征在于，将所述高阻率的衬底与所述隐埋氧化物层接合的工艺为键合工艺。
4.如权利要求3所述的射频器件的形成方法，其特征在于，所述键合工艺的工艺参数为：键合温度为400摄氏度-600摄氏度。
5.如权利要求1所述的射频器件的形成方法，其特征在于，所述临时支撑层为硅片、玻璃片或陶瓷片。
6.如权利要求1所述的射频器件的形成方法，其特征在于，去除所述背衬底的工艺为化学机械抛光工艺和/或刻蚀工艺。
7.如权利要求1所述的射频器件的形成方法，其特征在于，还包括：形成覆盖所述层间介质层表面的互连金属层。
8.如权利要求1所述的射频器件的形成方法，其特征在于，当使用粘结剂将所述层间介质层表面与所述临时支撑层表面接合时，移除所述临时支撑层的方法为：在100摄氏度-300摄氏度下，加热所述粘结剂至其分解软化。
CN201310205814.4A 2013-05-28 2013-05-28 射频器件的形成方法 Active CN103296013B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310205814.4A CN103296013B (zh) 2013-05-28 2013-05-28 射频器件的形成方法
US14/156,865 US20140357051A1 (en) 2013-05-28 2014-01-16 Method for forming radio frequency device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310205814.4A CN103296013B (zh) 2013-05-28 2013-05-28 射频器件的形成方法

Publications (2)

Publication Number Publication Date
CN103296013A CN103296013A (zh) 2013-09-11
CN103296013B true CN103296013B (zh) 2017-08-08

Family

ID=49096643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310205814.4A Active CN103296013B (zh) 2013-05-28 2013-05-28 射频器件的形成方法

Country Status (2)

Country Link
US (1) US20140357051A1 (zh)
CN (1) CN103296013B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077949B (zh) * 2013-01-28 2016-09-14 上海华虹宏力半导体制造有限公司 绝缘体上硅射频器件及其制作方法
US20150371905A1 (en) * 2014-06-20 2015-12-24 Rf Micro Devices, Inc. Soi with gold-doped handle wafer
US20160379943A1 (en) * 2015-06-25 2016-12-29 Skyworks Solutions, Inc. Method and apparatus for high performance passive-active circuit integration
US10923790B2 (en) * 2017-02-20 2021-02-16 City University Of Hong Kong Low-loss silicon on insulator based dielectric microstrip line
CN110943066A (zh) * 2018-09-21 2020-03-31 联华电子股份有限公司 具有高电阻晶片的半导体结构及高电阻晶片的接合方法
JP2024504999A (ja) * 2021-01-26 2024-02-02 東京エレクトロン株式会社 ３次元チップレット形成のための局所的応力領域
US11688642B2 (en) * 2021-01-26 2023-06-27 Tokyo Electron Limited Localized stress regions for three-dimension chiplet formation
CN113437016A (zh) 2021-06-25 2021-09-24 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022054A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 绝缘体上硅射频器件及绝缘体上硅衬底

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1351308B1 (en) * 1996-08-27 2009-04-22 Seiko Epson Corporation Exfoliating method and transferring method of thin film device
US6774010B2 (en) * 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4637588B2 (ja) * 2003-01-15 2011-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
US7262087B2 (en) * 2004-12-14 2007-08-28 International Business Machines Corporation Dual stressed SOI substrates
US8343818B2 (en) * 2010-01-14 2013-01-01 International Business Machines Corporation Method for forming retrograded well for MOSFET
JP5702966B2 (ja) * 2010-08-02 2015-04-15 キヤノン株式会社 電気機械変換装置及びその作製方法
FR2973159B1 (fr) * 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022054A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 绝缘体上硅射频器件及绝缘体上硅衬底

Also Published As

Publication number Publication date
US20140357051A1 (en) 2014-12-04
CN103296013A (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
CN103296013B (zh) 射频器件的形成方法
TW512523B (en) Silicon-germanium BICMOS on SOI
TWI641023B (zh) 具有作爲蝕刻止擋之ＳｉＧｅＣ層之接合之半導體結構
US9966301B2 (en) Reduced substrate effects in monolithically integrated RF circuits
JPS61294846A (ja) 半導体デバイスの製造方法
WO2009116227A1 (ja) Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法
JP2015502655A (ja) シリコン・オン・インシュレータ物質およびそれを製造する方法
WO2007122507A1 (en) Hybrid wafers
CN103137490B (zh) 半导体器件及其制造方法
JP2019521509A (ja) 歪みセミコンダクタ・オン・インシュレータ（ｓｔｒａｉｎｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板の製造方法
US20110156057A1 (en) Substrate of the semiconductor on insulator type with intrinsic and doped diamond layers
CN104810366B (zh) 一种集成电路及其制造方法
CN103311172A (zh) Soi衬底的形成方法
JP2015510292A (ja) モノリシック集積したｃｍｏｓおよび音波装置
JP2019501524A (ja) 絶縁体上半導体基板
CN103946969A (zh) 绝缘体上半导体结构及其制造方法
CN102412180A (zh) 一种soi衬底和具有soi衬底的半导体器件及其形成方法
CN103065963B (zh) 鳍式晶体管及其形成方法
US9960115B1 (en) Heat dissipation and series resistance reduction of PA and RF switch in SLT by backside thick metal
CN105140107A (zh) 带有电荷陷阱和绝缘埋层衬底的制备方法
US10679944B2 (en) Semiconductor structure with high resistivity wafer and fabricating method of bonding the same
US20240128317A1 (en) Silicon on insulator device
CN108346686A (zh) 半导体器件及其制造方法
TW202301550A (zh) 半導體器件及其製造方法
CN103137537A (zh) 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140422

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140422

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant