CN113437016A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN113437016A CN113437016A CN202110710741.9A CN202110710741A CN113437016A CN 113437016 A CN113437016 A CN 113437016A CN 202110710741 A CN202110710741 A CN 202110710741A CN 113437016 A CN113437016 A CN 113437016A
- Authority
- CN
- China
- Prior art keywords
- substrate
- device wafer
- layer
- semiconductor
- resistance substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 104
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 166
- 239000012212 insulator Substances 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 239000011810 insulating material Substances 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02016—Backside treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02019—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明提供了一种半导体器件及其制造方法，所述半导体器件的制造方法包括：提供器件晶圆和承载片，所述器件晶圆包括SOI衬底，所述SOI衬底包括自下向上的下层衬底、绝缘埋层和半导体层；将所述器件晶圆的正面键合于所述承载片上；对所述器件晶圆的背面执行减薄工艺，以至少去除所述下层衬底，所述器件晶圆的正面和背面为相对的面；提供高阻衬底，将所述器件晶圆的背面键合于所述高阻衬底上，所述高阻衬底的电阻率高于所述下层衬底。本发明能够在降低信号损耗和提高信号的线性度的同时，还能避免成本明显提高。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
绝缘体上半导体(SOI)衬底与常规的半导体衬底相比有诸多优点，例如：消除了闩锁效应、减小了器件的短沟道效应以及改善了抗辐照能力等，使得其广泛应用于射频、高压以及抗辐照等领域。
现有的用于制作射频器件的绝缘体上半导体衬底是从供应商处直接购买，如图1a所示，购买的绝缘体上半导体衬底包含下层衬底11、绝缘埋层12和半导体层13，其中，下层衬底中一般会有一些杂质，造成电阻率减小(衬底的提纯成本较高)，但是杂质的浓度难以控制，为了出厂的SOI产品性质稳定，一般会在下层衬底11中掺杂一定浓度的离子，使得下层衬底11的电阻率变低，例如8Ω·cm～10Ω·cm，导致制作的射频器件的射频信号产生的电磁波穿过绝缘埋层12后很容易与下层衬底11感应，产生感应电压或感应电流，从而导致信号损耗以及信号的线性度变差。
目前，降低信号损耗和提高信号的线性度的方法是购买如图1b所示的绝缘体上半导体衬底，下层衬底11和绝缘埋层12之间增加了多晶硅层14，能够提高绝缘埋层12下方结构的电阻率，使得感应电压或感应电流的强度降低，从而降低信号损耗和提高信号的线性度。但是，图1b所示的绝缘体上半导体衬底的价格远高于图1a所示的绝缘体上半导体衬底，导致成本大大提高。
因此，如何在降低射频器件的信号损耗和提高信号的线性度的同时避免成本明显提高是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，在降低信号损耗和提高信号的线性度的同时，还能避免成本明显提高。
为实现上述目的，本发明提供了一种半导体器件的制造方法，包括：
提供器件晶圆和承载片，所述器件晶圆包括SOI衬底，所述SOI衬底包括自下向上的下层衬底、绝缘埋层和半导体层；
将所述器件晶圆的正面键合于所述承载片上；
对所述器件晶圆的背面执行减薄工艺，以至少去除所述下层衬底，所述器件晶圆的正面和背面为相对的面；以及，
提供高阻衬底，将所述器件晶圆的背面键合于所述高阻衬底上，所述高阻衬底的电阻率高于所述下层衬底。
可选地，所述下层衬底的电阻率为8Ω·cm～10Ω·cm。
可选地，对所述器件晶圆的背面执行减薄工艺，去除所述下层衬底，或者，去除所述下层衬底和至少部分厚度的所述绝缘埋层。
可选地，所述高阻衬底的材质为半导体材料，所述高阻衬底的电阻率大于或等于100Ω·cm。
可选地，所述高阻衬底的材质为绝缘材料。
可选地，所述高阻衬底上形成有多晶硅层，所述器件晶圆的背面键合于所述多晶硅层上。
可选地，所述半导体器件的制造方法还包括：
执行解键合工艺，以去除所述承载片。
本发明还提供了一种半导体器件，包括：
具有高电阻率的高阻衬底；
器件晶圆，键合于所述高阻衬底上，所述器件晶圆包括半导体层，或者，所述器件晶圆包括半导体层和绝缘埋层，所述绝缘埋层相比所述半导体层更靠近所述高阻衬底，所述高阻衬底的电阻率大于或等于100Ω·cm。
可选地，所述高阻衬底的材质为半导体材料或绝缘材料。
可选地，所述高阻衬底的材质为半导体材料时，所述高阻衬底上形成有多晶硅层，所述多晶硅层位于所述高阻衬底与所述器件晶圆之间。
可选地，所述半导体器件还包括：承载片，键合于所述器件晶圆上。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体器件的制造方法，通过将器件晶圆的正面临时键合于承载片上，对所述器件晶圆的背面执行减薄工艺，以至少去除SOI衬底中的下层衬底，且将所述器件晶圆的背面键合于高阻衬底上，使得将所述SOI衬底中的下层衬底替换为电阻率更高的所述高阻衬底，进而使得当制作的半导体器件为射频器件时，射频信号产生的电磁波在所述高阻衬底中产生的感应电压或感应电流的强度降低，从而降低了信号损耗以及提高了信号的线性度，使得直接使用价格更低的包含有下层衬底、绝缘埋层和半导体层的所述SOI衬底即可实现降低信号损耗以及提高信号的线性度的效果，无需使用价格更高的包含有下层衬底、多晶硅层、绝缘埋层和半导体层的所述SOI衬底，避免了成本的明显提高。因此，所述半导体器件的制造方法在降低射频器件的信号损耗和提高信号的线性度的同时，还能避免成本明显提高。
2、本发明的半导体器件，由于器件晶圆键合于具有高电阻率的高阻衬底上，使得当所述半导体器件为射频器件时，射频信号产生的电磁波在所述高阻衬底中产生的感应电压或感应电流的强度降低，从而降低了信号损耗以及提高了信号的线性度。
附图说明
图1a～图1b是现有绝缘体上半导体衬底的示意图；
图2是本发明一实施例的半导体器件的制造方法的流程图；
图3a～图3h是图2所示的半导体器件的制造方法中的器件示意图。
其中，附图1a～图3h的附图标记说明如下：
11-下层衬底；12-绝缘埋层；13-半导体层；14-多晶硅层；21-下层衬底；22-绝缘埋层；23-半导体层；24-绝缘介质层；241-金属互连结构；25-承载片；26-高阻衬底；27-多晶硅层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供一种半导体器件的制造方法，参阅图2，图2是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
步骤S1、提供器件晶圆和承载片，所述器件晶圆包括SOI衬底，所述SOI衬底包括自下向上的下层衬底、绝缘埋层和半导体层；
步骤S2、将所述器件晶圆的正面键合于所述承载片上；
步骤S3、对所述器件晶圆的背面执行减薄工艺，以至少去除所述下层衬底，所述器件晶圆的正面和背面为相对的面；
步骤S4、提供高阻衬底，将所述器件晶圆的背面键合于所述高阻衬底上，所述高阻衬底的电阻率高于所述下层衬底。
下面参阅图3a～图3h更为详细的介绍本实施例提供的半导体器件的制造方法，图3a～图3h是半导体器件的纵向剖面示意图。
按照步骤S1，参阅图3a和图3b，提供器件晶圆和承载片25，所述器件晶圆包括SOI衬底，所述SOI衬底包括自下向上的下层衬底21、绝缘埋层22和半导体层23。
所述下层衬底21和所述半导体层23可由任何适当的半导体材料构成，包括但不限于：硅、锗、硅锗、硅碳化锗、碳化硅以及其他半导体，所述绝缘埋层22例如为氧化硅层。
所述下层衬底21中掺杂有浓度很高的N型或P型离子，使得所述下层衬底21的电阻率很低，例如为8Ω·cm～10Ω·cm。
所述半导体层23中可形成有浅沟槽隔离结构、源极和漏极等器件结构。
所述器件晶圆还包括形成于所述半导体层23上的绝缘介质层24，所述绝缘介质层24中可形成有金属互连结构241以及栅极(未图示)等结构。
当所述器件晶圆用于形成射频器件时，由于所述下层衬底21的电阻率很低，导致制作的射频器件的射频信号产生的电磁波穿过所述绝缘埋层22后很容易与所述下层衬底21感应，产生感应电压或感应电流，从而导致信号损耗以及信号的线性度变差(即信号扭曲)。
所述承载片25可以无器件功能，仅用于承载所述器件晶圆；或者，所述承载片25具有器件功能，其内部形成有MOS晶体管、电阻、电容以及金属互连结构等结构。所述承载片25可以是晶圆，也可以是其他基片，所述承载片25的材质或器件功能，在此不作限定。
按照步骤S2，参阅图3c，将所述器件晶圆的正面键合于所述承载片25上。所述器件晶圆的正面为所述绝缘介质层24的远离所述下层衬底21的一面。
其中，可以采用键合胶将所述器件晶圆与所述承载片25键合在一起，键合胶主要起保持所述器件晶圆与所述承载片25之间粘合的作用，键合胶的胶材的选用范围较广，可以为加热固化胶材、紫外光照射固化胶材、加热分解型胶材或激光分解型胶材中的一种。或者，在将所述器件晶圆的正面键合于所述承载片25上之前，形成第一键合层(未图示)于所述器件晶圆上，和/或形成第二键合层(未图示)于所述承载片25上，通过所述第一键合层和/或所述第二键合层将所述器件晶圆与所述承载片25键合。
按照步骤S3，参阅图3d，对所述器件晶圆的背面执行减薄工艺，以至少去除所述下层衬底21，所述器件晶圆的正面和背面为相对的面。
其中，对所述器件晶圆的背面执行减薄工艺，去除所述下层衬底21，使得所述SOI衬底仅保留所述半导体层23和全部厚度的所述绝缘埋层22；或者，去除所述下层衬底21和至少部分厚度的所述绝缘埋层22，使得所述SOI衬底仅保留所述半导体层23和部分厚度的所述绝缘埋层22，或者，所述SOI衬底仅保留所述半导体层23。
其中，可以采用化学机械研磨工艺(CMP)、干法刻蚀和湿法刻蚀中的至少一种减薄所述器件晶圆的背面。
按照步骤S4，参阅图3e和图3f，提供高阻衬底26，将所述器件晶圆的背面键合于所述高阻衬底26上，所述高阻衬底26的电阻率高于所述下层衬底21。
在对所述器件晶圆的背面执行减薄工艺之后，若所述SOI衬底仅保留所述半导体层23以及全部或部分厚度的所述绝缘埋层22，则所述器件晶圆的背面的绝缘埋层22键合于所述高阻衬底26上，如图3f所示；若所述SOI衬底仅保留所述半导体层23，则所述器件晶圆的背面的半导体层23键合于所述高阻衬底26上。
在将所述器件晶圆的背面键合于所述高阻衬底26上之前，可以分别形成键合层于所述器件晶圆的背面和所述高阻衬底26上，或者形成键合层于所述器件晶圆的背面或所述高阻衬底上，通过键合层将所述器件晶圆的背面与所述高阻衬底26键合。
所述高阻衬底26的材质可以为半导体材料，例如为硅、锗、硅锗或硅碳化锗等，所述高阻衬底26中掺杂的N型或P型离子的浓度很低，使得所述高阻衬底26的电阻率很高，例如电阻率大于或等于100Ω·cm，电阻率大于或等于1000Ω·cm性能更优。
或者，所述高阻衬底26的材质可以为绝缘材料，例如为玻璃、石英、蓝宝石或氮化铝等，使得所述高阻衬底26的电阻率很大。
若所述高阻衬底26的材质为电阻率很高的半导体材料，则所述高阻衬底26上还可形成有多晶硅层27，所述器件晶圆的背面键合于所述高阻衬底上的多晶硅层27上，所述多晶硅层27能够更好地保持所述高阻衬底26的电阻率，使得所述半导体层23下方的结构的电阻率得到提高。
另外，参阅图3g和图3h，所述半导体器件的制造方法还包括：执行解键合工艺，以去除所述承载片25。
如图3g所示，去除所述承载片25之后，形成的半导体器件包括自下向上的所述高阻衬底26、所述多晶硅层27、部分或全部厚度的所述绝缘埋层22、所述半导体层23和所述绝缘介质层24；或者，如图3h所示，去除所述承载片25之后，形成的半导体器件包括自下向上的所述高阻衬底26、所述多晶硅层27、所述半导体层23和所述绝缘介质层24。
若在所述步骤S2中采用键合胶将所述器件晶圆与所述承载片25键合，则可根据键合胶的胶材的种类，对应选择加热、紫外光照射、化学溶剂法或其他方式分解键合胶，进而去除所述承载片25；若通过所述第一键合层和/或所述第二键合层将所述器件晶圆与所述承载片25键合，则可通过机械外力或其他方式解键合，进而去除所述承载片25。
若所述承载片25具有器件功能，则所述器件晶圆与所述承载片25可以键合在一起实现一定的器件功能，此时无需解键合。
在上述半导体器件的制造方法中，通过将所述器件晶圆的正面临时键合于所述承载片上，对所述器件晶圆的背面执行减薄工艺，以至少去除所述SOI衬底中的所述下层衬底，且将所述器件晶圆的背面键合于所述高阻衬底上，使得将所述SOI衬底中的下层衬底替换为电阻率更高的所述高阻衬底，进而使得当制作的半导体器件为射频器件时，射频信号产生的电磁波在所述高阻衬底中产生的感应电压或感应电流的强度降低，从而降低了信号损耗以及提高了信号的线性度，并且，使得直接使用价格更低的包含有下层衬底、绝缘埋层和半导体层的所述SOI衬底(即图1a所示的结构)即可实现降低信号损耗以及提高信号的线性度的效果，无需使用价格更高的包含有下层衬底、多晶硅层、绝缘埋层和半导体层的所述SOI衬底(即图1b所示的结构)，避免了成本的明显提高。因此，所述半导体器件的制造方法在降低射频器件的信号损耗和提高信号的线性度的同时，还能避免成本明显提高。
并且，若所述高阻衬底的材质为电阻率大于或等于100Ω·cm的半导体材料，则在所述高阻衬底中产生的感应电压或感应电流的强度很弱，能够缓解信号损耗以及信号扭曲；若所述高阻衬底的材质为绝缘材料，则无法在所述高阻衬底中产生感应电压或感应电流(感应电压或感应电流仅在具有导电性的材料中产生)，能够完全避免信号损耗以及信号扭曲。
本发明一实施例提供了一种半导体器件，所述半导体器件包括具有高电阻率的高阻衬底和器件晶圆，所述器件晶圆键合于所述高阻衬底上，所述器件晶圆包括半导体层，或者，所述器件晶圆包括半导体层和绝缘埋层，所述绝缘埋层相比所述半导体层更靠近所述高阻衬底。所述半导体器件也可以采用本发明提供的所述半导体器件的制造方法制造。
下面参阅图3g和图3h更为详细的介绍本实施例提供的半导体器件。
所述高阻衬底26的材质可以为半导体材料，例如为硅、锗、硅锗或硅碳化锗等，所述高阻衬底26中掺杂的N型或P型离子的浓度很低，使得所述高阻衬底26的电阻率很高，例如电阻率大于或等于100Ω·cm，电阻率大于或等于1000Ω·cm性能更优。
或者，所述高阻衬底26的材质可以为绝缘材料，例如为玻璃、石英、蓝宝石或氮化铝等，使得所述高阻衬底26的电阻率很大。
若所述高阻衬底26的材质为电阻率很高的半导体材料，则所述高阻衬底26上还可形成有多晶硅层27，所述多晶硅层27位于所述高阻衬底26与所述器件晶圆之间，所述多晶硅层27能够更好地保持所述高阻衬底26的电阻率。
所述器件晶圆键合于所述高阻衬底26上，所述器件晶圆包括半导体层23，如图3h所示；或者，所述器件晶圆包括半导体层23和绝缘埋层22，所述绝缘埋层22相比所述半导体层23更靠近所述高阻衬底26，如图3g所示。可以通过键合层将所述器件晶圆键合于所述高阻衬底26上。
所述半导体层23可由任何适当的半导体材料构成，包括但不限于：硅、锗、硅锗、硅碳化锗、碳化硅以及其他半导体，所述绝缘埋层22例如为氧化硅层。
所述半导体层23中可形成有浅沟槽隔离结构、源极和漏极等器件结构。
所述器件晶圆还包括形成于所述半导体层23上的绝缘介质层24，所述绝缘介质层24中可形成有金属互连结构241以及栅极(未图示)等结构。
另外，所述半导体器件还可包括：承载片，键合于所述器件晶圆上。所述承载片具有器件功能，其内部形成有MOS晶体管、电阻、电容以及金属互连结构等结构。可以通过键合层将所述承载片键合于所述器件晶圆上。
从上述半导体器件的结构可知，由于所述器件晶圆键合于具有高电阻率的所述高阻衬底上，使得当所述半导体器件为射频器件时，射频信号产生的电磁波在所述高阻衬底中产生的感应电压或感应电流的强度降低，从而降低了信号损耗以及提高了信号的线性度。
并且，若所述高阻衬底的材质为电阻率大于或等于100Ω·cm的半导体材料，则在所述高阻衬底中产生的感应电压或感应电流的强度很弱，能够缓解信号损耗以及信号扭曲；若所述高阻衬底的材质为绝缘材料，则无法在所述高阻衬底中产生感应电压或感应电流(感应电压或感应电流仅在具有导电性的材料中产生)，能够完全避免信号损耗以及信号扭曲。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (11)
1.一种半导体器件的制造方法，其特征在于，包括：
提供器件晶圆和承载片，所述器件晶圆包括SOI衬底，所述SOI衬底包括自下向上的下层衬底、绝缘埋层和半导体层；
将所述器件晶圆的正面键合于所述承载片上；
对所述器件晶圆的背面执行减薄工艺，以至少去除所述下层衬底，所述器件晶圆的正面和背面为相对的面；以及，
提供高阻衬底，将所述器件晶圆的背面键合于所述高阻衬底上，所述高阻衬底的电阻率高于所述下层衬底。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述下层衬底的电阻率为8Ω·cm～10Ω·cm。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，对所述器件晶圆的背面执行减薄工艺，去除所述下层衬底，或者，去除所述下层衬底和至少部分厚度的所述绝缘埋层。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述高阻衬底的材质为半导体材料，所述高阻衬底的电阻率大于或等于100Ω·cm。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，所述高阻衬底的材质为绝缘材料。
6.如权利要求4所述的半导体器件的制造方法，其特征在于，所述高阻衬底上形成有多晶硅层，所述器件晶圆的背面键合于所述多晶硅层上。
7.如权利要求1～6中任一项所述的半导体器件的制造方法，其特征在于，所述半导体器件的制造方法还包括：
执行解键合工艺，以去除所述承载片。
8.一种半导体器件，其特征在于，包括：
具有高电阻率的高阻衬底；
器件晶圆，键合于所述高阻衬底上，所述器件晶圆包括半导体层，或者，所述器件晶圆包括半导体层和绝缘埋层，所述绝缘埋层相比所述半导体层更靠近所述高阻衬底，所述高阻衬底的电阻率大于或等于100Ω·cm。
9.如权利要求8所述的半导体器件，其特征在于，所述高阻衬底的材质为半导体材料或绝缘材料。
10.如权利要求9所述的半导体器件，其特征在于，所述高阻衬底的材质为半导体材料时，所述高阻衬底上形成有多晶硅层，所述多晶硅层位于所述高阻衬底与所述器件晶圆之间。
11.如权利要求8～10中任一项所述的半导体器件，其特征在于，所述半导体器件还包括：承载片，键合于所述器件晶圆上。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110710741.9A CN113437016A (zh) | 2021-06-25 | 2021-06-25 | 半导体器件及其制造方法 |
| TW110147652A TW202301550A (zh) | 2021-06-25 | 2021-12-20 | 半導體器件及其製造方法 |
| US17/646,658 US12094704B2 (en) | 2021-06-25 | 2021-12-30 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110710741.9A CN113437016A (zh) | 2021-06-25 | 2021-06-25 | 半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113437016A true CN113437016A (zh) | 2021-09-24 |
Family
ID=77754367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110710741.9A Pending CN113437016A (zh) | 2021-06-25 | 2021-06-25 | 半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US12094704B2 (zh) |
| CN (1) | CN113437016A (zh) |
| TW (1) | TW202301550A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103077949A (zh) * | 2013-01-28 | 2013-05-01 | 上海宏力半导体制造有限公司 | 绝缘体上硅射频器件及其制作方法 |
| CN103296013A (zh) * | 2013-05-28 | 2013-09-11 | 上海宏力半导体制造有限公司 | 射频器件的形成方法 |
| CN107785302A (zh) * | 2016-08-31 | 2018-03-09 | 沈阳硅基科技有限公司 | 一种soi硅衬底材料的制备方法和soi材料 |
| CN107785303A (zh) * | 2016-08-31 | 2018-03-09 | 沈阳硅基科技有限公司 | 一种soi硅衬底材料的制备方法 |
| US20180158721A1 (en) * | 2016-12-05 | 2018-06-07 | Sunedison Semiconductor Limited (Uen201334164H) | High resistivity silicon-on-insulator structure and method of manufacture thereof |
| CN111564368A (zh) * | 2020-05-20 | 2020-08-21 | 长江存储科技有限责任公司 | 一种半导体器件及其制造方法 |
| CN112490253A (zh) * | 2019-09-11 | 2021-03-12 | 台湾积体电路制造股份有限公司 | 高电阻率绝缘体上硅衬底及其形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6911375B2 (en) * | 2003-06-02 | 2005-06-28 | International Business Machines Corporation | Method of fabricating silicon devices on sapphire with wafer bonding at low temperature |
| JP6024400B2 (ja) | 2012-11-07 | 2016-11-16 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール |
| TWI668739B (zh) * | 2018-04-03 | 2019-08-11 | 環球晶圓股份有限公司 | 磊晶基板及其製造方法 |
| US10658474B2 (en) | 2018-08-14 | 2020-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming thin semiconductor-on-insulator (SOI) substrates |
| US11705365B2 (en) * | 2021-05-18 | 2023-07-18 | Applied Materials, Inc. | Methods of micro-via formation for advanced packaging |
-
2021
- 2021-06-25 CN CN202110710741.9A patent/CN113437016A/zh active Pending
- 2021-12-20 TW TW110147652A patent/TW202301550A/zh unknown
- 2021-12-30 US US17/646,658 patent/US12094704B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103077949A (zh) * | 2013-01-28 | 2013-05-01 | 上海宏力半导体制造有限公司 | 绝缘体上硅射频器件及其制作方法 |
| CN103296013A (zh) * | 2013-05-28 | 2013-09-11 | 上海宏力半导体制造有限公司 | 射频器件的形成方法 |
| CN107785302A (zh) * | 2016-08-31 | 2018-03-09 | 沈阳硅基科技有限公司 | 一种soi硅衬底材料的制备方法和soi材料 |
| CN107785303A (zh) * | 2016-08-31 | 2018-03-09 | 沈阳硅基科技有限公司 | 一种soi硅衬底材料的制备方法 |
| US20180158721A1 (en) * | 2016-12-05 | 2018-06-07 | Sunedison Semiconductor Limited (Uen201334164H) | High resistivity silicon-on-insulator structure and method of manufacture thereof |
| CN112490253A (zh) * | 2019-09-11 | 2021-03-12 | 台湾积体电路制造股份有限公司 | 高电阻率绝缘体上硅衬底及其形成方法 |
| CN111564368A (zh) * | 2020-05-20 | 2020-08-21 | 长江存储科技有限责任公司 | 一种半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US12094704B2 (en) | 2024-09-17 |
| US20220415644A1 (en) | 2022-12-29 |
| TW202301550A (zh) | 2023-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8084282B2 (en) | Wafer-level In-P Si bonding for silicon photonic apparatus | |
| US7723817B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20150171823A1 (en) | Cmos fabrication of a thin-film bulk acoustic resonator | |
| KR20100057023A (ko) | 초박형 단결정 반도체 ｔｆｔ 및 이의 제조 방법 | |
| JPH11145438A (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| CN110235238B (zh) | 用于射频应用的结构 | |
| US20140357051A1 (en) | Method for forming radio frequency device | |
| US6358815B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2003092360A (ja) | 半導体装置 | |
| JPH10150176A (ja) | 半導体基体とその作製方法 | |
| US9899527B2 (en) | Integrated circuits with gaps | |
| US20240170489A1 (en) | Semiconductor wafer with devices having different top layer thicknesses layer thicknesses | |
| CN113437016A (zh) | 半导体器件及其制造方法 | |
| WO2009113427A1 (ja) | 半導体装置、その製造方法及び表示装置 | |
| JP2011138818A (ja) | 半導体装置、高周波集積回路、高周波無線通信システムおよび半導体装置の製造方法 | |
| US10686037B2 (en) | Semiconductor structure with insulating substrate and fabricating method thereof | |
| Baine et al. | Germanium on sapphire by wafer bonding | |
| US10276492B2 (en) | Method for fabricating semiconductor structures including a high resistivity layer, and related semiconductor structures | |
| JP3483671B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0974102A (ja) | 高周波回路装置およびその製造方法 | |
| US11605648B2 (en) | Semiconductor structure and manufacturing method thereof | |
| Lee et al. | Hybrid wafer bonding and heterogeneous integration of GaN HEMTs and Si (100) MOSFETs | |
| TWI692874B (zh) | 半導體結構以及製造方法 | |
| KR20090021833A (ko) | Ｓｏｉ 웨이퍼의 제조방법 | |
| US10679944B2 (en) | Semiconductor structure with high resistivity wafer and fabricating method of bonding the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210924 |