CN103119717A - 非易失性存储元件的制造方法及非易失性存储元件 - Google Patents
非易失性存储元件的制造方法及非易失性存储元件 Download PDFInfo
- Publication number
- CN103119717A CN103119717A CN2012800020485A CN201280002048A CN103119717A CN 103119717 A CN103119717 A CN 103119717A CN 2012800020485 A CN2012800020485 A CN 2012800020485A CN 201280002048 A CN201280002048 A CN 201280002048A CN 103119717 A CN103119717 A CN 103119717A
- Authority
- CN
- China
- Prior art keywords
- resistance change
- change layer
- electrode
- metal oxide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 116
- 238000004519 manufacturing process Methods 0.000 title claims description 98
- 230000015654 memory Effects 0.000 title description 24
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 117
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 117
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000008859 change Effects 0.000 claims description 288
- 238000005530 etching Methods 0.000 claims description 89
- 239000000203 mixture Substances 0.000 claims description 84
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 10
- 239000010953 base metal Substances 0.000 claims description 7
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 6
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 abstract description 4
- 239000012789 electroconductive film Substances 0.000 abstract 5
- 206010021143 Hypoxia Diseases 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 343
- 229910052760 oxygen Inorganic materials 0.000 description 63
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 50
- 239000001301 oxygen Substances 0.000 description 50
- 230000015556 catabolic process Effects 0.000 description 38
- 230000015572 biosynthetic process Effects 0.000 description 35
- 230000003647 oxidation Effects 0.000 description 28
- 238000007254 oxidation reaction Methods 0.000 description 28
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 27
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 27
- 239000003595 mist Substances 0.000 description 26
- 230000000694 effects Effects 0.000 description 23
- 239000011229 interlayer Substances 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 229910052786 argon Inorganic materials 0.000 description 15
- 239000007789 gas Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 229910052736 halogen Inorganic materials 0.000 description 13
- 150000002367 halogens Chemical class 0.000 description 13
- 239000000463 material Substances 0.000 description 13
- 238000012545 processing Methods 0.000 description 12
- 229910000510 noble metal Inorganic materials 0.000 description 11
- 229910052741 iridium Inorganic materials 0.000 description 9
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 9
- 229910052763 palladium Inorganic materials 0.000 description 9
- 229910052697 platinum Inorganic materials 0.000 description 9
- 238000006479 redox reaction Methods 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- 238000007373 indentation Methods 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 206010058490 Hyperoxia Diseases 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000000222 hyperoxic effect Effects 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052723 transition metal Inorganic materials 0.000 description 3
- 150000003624 transition metals Chemical class 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910003070 TaOx Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
包括：在基板上形成第1导电膜（105’）的工序（c）；在第1导电膜（105’）上，形成第1金属氧化物层（106x”）、缺氧度与第1金属氧化物层不同的第2金属氧化物层（106y”）、以及第2导电膜（107’）的工序（d、e）；通过对第2导电膜（107’）进行构图来形成第2电极（107）的工序（f）；通过对第1金属氧化物层（106x”）和第2金属氧化物层（106y”）进行构图来形成电阻变化层（106）的工序（g）；将电阻变化层（106）的侧部蚀刻至在与基板的主面平行的面内比第2电极（107）的轮廓更向内侧进入的位置的工序（h）；以及在将电阻变化层（106）的侧部除去的工序之后，或者在与该工序的同一工序中，通过对第1导电膜（105’）进行构图来形成第1电极（105）的工序（i）。
Description
技术领域
本发明涉及电阻变化型的非易失性存储元件的制造方法及非易失性存储元件，该非易失性存储元件具有通过施加电脉冲而电阻值变化的电阻变化元件。
背景技术
近年来，随着数字技术的进步，便携式信息设备以及信息家电等电子设备的功能进一步提高。随着这些电子设备的高功能化，使用的半导体元件的微细化以及高速化急速进展。其中，以闪存器为代表的大容量的非易失性存储器的用途迅速扩大。进而，作为取代该闪存器的下一代新型非易失性存储器，开展了使用电阻变化元件的电阻变化型存储器（ReRAM：Resistive Random Access Memory）的研究开发。在此，所谓电阻变化元件指的是以下元件，该元件具有通过电信号而电阻值可逆地变化的性质，进而能够非易失性地存储与该电阻值对应的信息。
该电阻变化型存储器将电阻值变化的电阻变化层用作存储元件，通过对该电阻变化层施加电脉冲（例如电压脉冲），使其电阻值从高电阻状态向低电阻状态变化、或者从低电阻状态向高电阻状态变化。由此，电阻变化型存储器进行数据存储。在该情况下，需要明确地区分低电阻状态以及高电阻状态这2个值，并在低电阻状态与高电阻状态之间高速且稳定地变化，而且非易失性地保持这2个值。
作为该电阻变化元件的一例，提出了将含氧率不同的过渡金属氧化物层叠并用于电阻变化区域的半导体存储装置。例如，在专利文献1中公开了以下技术：在与含氧率较高的电阻变化区域接触的电极界面上选择性地发生氧化·还原反应，使电阻变化稳定化。
上述以往的电阻变化元件构成为具有第1电极、电阻变化区域和第2电极，将该电阻变化元件在二维上或三维上配置，构成存储器阵列。在各个电阻变化元件中，电阻变化区域由第1电阻变化区域与第2电阻变化区域的层叠构造构成，而且第1及第2电阻变化区域由同种过渡金属氧化物构成。形成第2电阻变化区域的过渡金属氧化物的含氧率高于形成第1电阻变化区域的过渡金属氧化物的含氧率。通过采用这样的构造，在向电阻变化元件施加电压的情况下，在含氧率较高且表现出更高的电阻值的第2电阻变化区域中施加绝大部分电压。另外，在该界面附近，还大量存在能够有助于反应的氧。由此，在第2电极与第2电阻变化区域的界面上，选择性地发生氧化·还原反应，能够稳定地实现电阻变化。
构成第2电阻变化区域的过渡金属氧化物在制造之后通常为绝缘体。因此，为了成为能够通过施加电脉冲来切换高电阻状态与低电阻状态的元件，需要通过初始击穿工序在电阻变化层中形成包含导电性细丝（filament）的局部区域。另外，所谓“初始击穿”是指，使制造后的电阻变化元件或电阻变化型的非易失性存储元件变化为能够按照施加的电压（或施加的电压的极性）而在高电阻状态与低电阻状态间可逆地迁移的状态的处理。具体而言，所谓初始击穿，指的是对具有极高的电阻值的制造后的电阻变化元件或电阻变化型的非易失性存储元件施加比通常的写入电压大的电压（初始击穿电压）。通过该初始击穿，电阻变化元件或电阻变化型的非易失性存储元件成为能够在高电阻状态与低电阻状态间可逆地迁移的状态，并且其电阻值降低。
在先技术文献
专利文献
专利文献1：国际公开第2008/149484号
发明的概要
发明所要解决的课题
在上述非易失性存储元件中，存在以下问题：初始击穿电压较高，并且初始击穿电压在构成存储器阵列的每个电阻变化元件中不均匀。
发明内容
本发明用于解决上述课题，其目的在于，提供一种电阻变化型的半导体存储装置的制造方法，能够实现稳定的初始击穿，而且能够实现构成存储器阵列的每个电阻变化元件的初始击穿时的低电压化及短时间化。
用于解决课题的手段
为了达到上述目的，本发明的非易失性存储元件的制造方法的一个方式包括：在基板上形成第1电极层的工序；在所述第1电极层上，形成由第1金属氧化物层以及缺氧度与所述第1金属氧化物层不同的第2金属氧化物层的至少2层构成的金属氧化物层的工序；在所述金属氧化物层上形成第2电极层的工序；通过对所述第2电极层进行构图，来形成第2电极的工序；通过对所述第1金属氧化物层和所述第2金属氧化物层进行构图，形成由第1电阻变化层以及缺氧度与所述第1电阻变化层不同的第2电阻变化层的至少2层构成的电阻变化层的工序；将所述电阻变化层的侧部除去至在与所述基板的主面平行的面内比所述第2电极的轮廓更向内侧进入的位置的工序；以及在将所述电阻变化层的侧部除去的工序之后、或者在与该工序相同的工序中，通过对所述第1电极层进行构图，来形成第1电极的工序。
发明的效果：
本发明的非易失性存储元件的制造方法在由第1电极、第2电极及电阻变化层构成的电阻变化元件中，通过除去电阻变化层的侧部，能够缩小电阻变化层的实效面积。因此，在电阻变化区域中流动的电流的密度增加，容易在电阻变化元件内部形成导电路径。由此，能够实现电阻变化元件的初始击穿电压的低电压化以及施加时间的短时间化。
附图说明
图1（a）～（j）是表示本发明的实施方式1中的非易失性存储元件的制造方法的一例的工序图。
图2（a）～（d）是表示本发明的实施方式2中的非易失性存储元件的制造方法的一例的工序图。
图3（a）～（d）是表示本发明的实施方式3中的非易失性存储元件的制造方法的一例的工序图。
图4（a）～（d）是表示本发明的实施方式4中的非易失性存储元件的制造方法的一例的工序图。
图5（a）～（d）是表示本发明的实施方式5中的非易失性存储元件的制造方法的一例的工序图。
图6（a）～（d）是表示本发明的实施方式6中的非易失性存储元件的制造方法的一例的工序图。
图7（a）～（h）是表示本发明的实施方式7中的非易失性存储元件的制造方法的一例的工序图。
图8（a）～（j）是表示相关发明中的非易失性存储元件的制造方法的一例的工序图。
图9A是说明以往的电阻变化元件中的、在表示具有侧部氧化工序的非易失性存储元件的制造方法的工序图中侧部氧化工序的蚀刻损伤区域的一例的详细图。
图9B是说明以往的电阻变化元件中的、在表示具有侧部氧化工序的非易失性存储元件的制造方法的工序图中侧部氧化工序的蚀刻损伤区域的一例的详细图。
图9C是说明以往的电阻变化元件中的、在表示具有侧部氧化工序的非易失性存储元件的制造方法的工序图中侧部氧化工序的蚀刻损伤区域的一例的详细图。
图10是表示钽氧化物TaOx中的氧浓度与方块电阻率的关系的一例的图表。
具体实施方式
（获得本发明的一个方式的过程）
在说明本发明的实施方式之前，说明本发明的相关发明所涉及的非易失性存储装置的特征、以及本发明人发现的该非易失性存储装置所具有的问题。另外，以下的说明用于说明本发明的实施方式能够解决的课题之一，本发明不限定于以下的说明的具体结构等。
图8（a）～（j）是表示本发明的相关发明所涉及的非易失性存储元件的要部的制造方法的一例的截面图。
首先，如图8（a）所示，在形成有晶体管及下层布线等的基板300上形成导电层，并对其进行构图（patterning），由此形成下层布线301。进而，覆盖下层布线301而在基板300上形成绝缘膜之后，通过对绝缘膜表面进行平坦化，形成层间绝缘层302。然后，使用期望的掩膜来对层间绝缘层302进行构图，形成贯通层间绝缘层302而到达下层布线301的接触孔（contact hole）303。
接着，如图8（b）所示，首先利用以钨（W）为主成分的填充材料埋入接触孔303，在接触孔303的内部形成接触塞（contact plug）304。
接着，如图8（b）所示，覆盖接触塞304，在层间绝缘层302上，利用喷溅法形成之后成为第1电极305的第1导电膜305’。
接着，如图8（d）所示，在第1导电膜305’上，依次形成由过渡金属氧化物构成的第1电阻变化膜306x’以及第2电阻变化膜306y’。
接着，如图8（e）所示，在第2电阻变化膜306y’上，形成在构图后成为第2电极307的第2导电膜307’。
接着，如图8（f）所示，使用期望的掩膜，对第2导电膜307’进行构图，形成第2电极307。
接下来，如图8（g）所示，使用期望的掩膜，对第1电阻变化膜306x’以及第2电阻变化膜306y’进行构图，形成由第1电阻变化层306x以及第2电阻变化层306y的层叠构造构成的电阻变化层306。
进而，如图8（h）所示，使用期望的掩膜，对第1导电膜305’进行构图，形成第1电极305，形成由第1电极305以及第2电极307夹持电阻变化层306的电阻变化元件。
接着，如图8（i）所示，通过在氧氛围围中对电阻变化元件进行退火，将第1电阻变化层306x的侧部氧化，从而形成绝缘区域306z。此时，由于第2电阻变化层306y本来就接近绝缘层，因此几乎不被氧化。
最后，如图8（j）所示，经由第1电极305以及第2电极307对电阻变化层106施加初始击穿电压，由此，在第2电阻变化层306y中，形成包括导电性细丝的局部区域F，该导电性细丝通过施加电脉冲而缺氧度可逆地变化。
通过采用以上的制造方法，将电阻变化元件的侧部氧化而使其绝缘化，由此，能够缩小对第1电阻变化层306x的电特性有贡献的实效面积，减轻在电阻变化层306中的损伤区域中流动的漏电流，实现初始击穿电压的低电压化和施加时间的短时间化。
可以认为，通过侧部氧化所引起的第1电阻变化层306x中包括的蚀刻损伤区域的绝缘化、以及第1电阻变化层306x的实效面积的缩小所引起的电流密度的增大，带来了初始击穿电压的低电压化、施加时间的短时间化。
基本上蚀刻是从上部向下部进行的，因此如图9A所示，可知蚀刻损伤越靠电阻变化层的上部侧则越向深处进行。另一方面，侧部氧化如图9B所示，在氧气氛围中，通过退火而从电阻变化元件的外侧均匀地进行。因此，通过将蚀刻损伤区域308’的大部分氧化而使其成为绝缘区域，能够缩小对电特性有贡献的实效面积。
另外，通过侧部氧化来缩小电阻值较低的第1电阻变化层306x与第1电极305的连接面积，会提高用于初始击穿的电流密度，因此可以认为这在实现击穿电压的低电压化和施加时间的短时间化上是有效的。
本发明的实施方式的非易失性存储元件及其制造方法发挥与上述的相关发明类似的效果，但还能够解决上述的相关发明的制造方法所具有的以下课题。
在通过上述将侧部氧化的工序形成的电阻变化型的半导体存储装置中，存在难以高精度地进行侧部氧化量的控制和具体估计的课题。
以下说明侧壁氧化量的控制的困难性。
图10表示方块电阻率相对于TaOx中的氧浓度的关系的一例。由图表可知，电阻变化元件的电阻率在TaOx中的氧浓度超过60%后急剧上升，达到绝缘区域。在使用上述的使电阻变化元件的侧部氧化的制造方法的情况下，电阻变化元件侧部的与氧气氛围相接的部位由于氧化而形成高氧浓度的绝缘区域，但氧化的进行是从与氧气氛围相接的侧部逐渐进行的，因此难以明确区分电阻变化元件侧部的绝缘区域与电阻变化元件内部的低电阻区域的边界，从电阻变化元件侧部向内部形成平缓的氧浓度构造。因此，为了在电阻变化元件的内部保留低电阻的区域，并且在电阻变化元件的侧部形成高电阻的区域，需要很高的控制性。
因此，在通过上述的将侧部氧化的工序形成的电阻变化型的半导体存储装置中，如图9C所示，有可能维持一部分的蚀刻损伤区域308残存的状态，或者有可能无法充分缩小第1电阻变化层306x与第1电极305的连接面积。
本发明的实施方式的非易失性存储元件及其制造方法还用于解决上述课题，其目的在于，提供一种电阻变化型的半导体存储装置的制造方法，能够实现更稳定的初始击穿，而且能够实现构成存储器阵列的每个电阻变化元件的初始击穿时的低电压高速动作。
为了达到上述目的，本发明的非易失性存储元件的制造方法的一个方式包括：在基板上形成第1电极层的工序；在所述第1电极层上，形成由第1金属氧化物层以及缺氧度与所述第1金属氧化物层不同的第2金属氧化物层的至少2层构成的金属氧化物层的工序；在所述金属氧化物层上形成第2电极层的工序；通过对所述第2电极层进行构图，来形成第2电极的工序；通过对所述第1金属氧化物层和所述第2金属氧化物层进行构图，形成由第1电阻变化层以及缺氧度与所述第1电阻变化层不同的第2电阻变化层的至少2层构成的电阻变化层的工序；将所述电阻变化层的侧部除去至在与所述基板的主面平行的面内比所述第2电极的轮廓更向内侧进入的位置的工序；以及在将所述电阻变化层的侧部除去的工序之后、或者在与该工序相同的工序中，通过对所述第1电极层进行构图，来形成第1电极的工序。
另外，也可以是：在形成所述第1电极的工序中，形成从与所述基板的主面垂直的方向观察时的轮廓比所述电阻变化层的轮廓大的所述第1电极。
通过采用这种制造方法，在初始击穿时，电场集中于电阻变化层的侧部被除去而缩进的部位，以缩进的部位为基点而形成电阻变化元件的导电路径。由此，能够增加在电阻变化区域中流动的电流的密度。进而，除去电阻变化层的侧部有助于直接除去蚀刻损伤部分，因此能够减少在蚀刻损伤区域中流过的漏电流。根据上述效果，能够实现构成存储器阵列的每个电阻变化元件的初始击穿电压的低电压化、施加时间的短时间化、电阻变化特性不均匀的减轻。
另外，也可以是：通过单一的蚀刻工序一次性地进行形成所述电阻变化层的工序和除去所述电阻变化层的侧部的工序。
由此，能够削减工序数，因此能够缩短制造时间并且减少制造成本。
另外，也可以是：通过单一的蚀刻工序一次性地进行形成所述第1电极的工序和除去所述电阻变化层的侧部的工序。
由此，能够削减工序数，因此能够缩短制造时间缩短并且减少制造成本。进而，能够按掩膜尺寸进行蚀刻，因此能够防止发生接触塞的露出。
另外，也可以是：在将所述电阻变化层的侧部除去的工序中，通过湿法蚀刻将所述电阻变化层的侧部除去。
一般而言，在通过蚀刻对介于所述第1电极与所述第2电极之间的电阻变化层进行构图时，已知电阻变化层的侧部受到损伤而引起电阻变化元件的电特性以及电阻变化特性的恶化的情况。通过湿法蚀刻，能够选择性地对由于蚀刻而在电阻变化层中生成的低氧浓度的蚀刻损伤部分进行蚀刻。因此，能够进一步减轻构成存储器阵列的电阻变化元件的电特性以及电阻变化特性的恶化。
另外，也可以是：形成所述金属氧化物层的工序包括：在所述第1电极层上形成所述第1金属氧化物层的工序；以及在所述第1金属氧化物层上形成所述第2金属氧化物层的工序；在将所述电阻变化层的侧部除去的工序中，形成为所述第1电阻变化层的与所述基板的主面平行的截面的面积大于所述第2电阻变化层的与所述基板的主面平行的截面的面积。
一般而言，在对介于所述第1电极与所述第2电极之间的电阻变化层进行构图时发生的蚀刻损伤，已知越靠电阻变化层的上部侧越向深处进行。通过采用这种构成，能够选择性地除去电阻变化层中的蚀刻损伤深的电阻变化元件的上部侧，因此能够进一步减轻构成存储器阵列的电阻变化元件的电特性以及电阻变化特性的恶化。
另外，也可以是：形成所述金属氧化物层的工序包括：在所述第1电极层上形成所述第1金属氧化物层的工序；以及在所述第1金属氧化物层上形成所述第2金属氧化物层的工序；在将所述电阻变化层的侧部除去的工序中，形成为所述第1电阻变化层的与所述基板的主面平行的截面的面积小于所述第2电阻变化层的与所述基板的主面平行的截面的面积。
由此，能够缩小在所述第2金属氧化物层中能够形成导电路径的区域，因此能够进一步减轻构成存储器阵列的每个电阻变化元件的电阻变化特性不均匀。
另外，也可以是：在形成所述金属氧化物层的工序中，所述第1金属氧化物层以及所述第2金属氧化物层各自由过渡金属氧化物或铝氧化物构成。
另外，也可以是：在形成所述金属氧化物层的工序中，所述过渡金属氧化物由钽氧化物、铪氧化物及锆氧化物中的某一个构成。
这些材料是记忆特性优秀而且能够高速动作的材料，因此尤其在进行稳定且高速的电阻变化动作的非易失性存储元件中，能够实现上述的效果，即初始击穿电压的低电压化、施加时间的短时间化、电阻变化特性不均匀的减轻。
另外，也可以是：所述第1金属氧化物层以及所述第2金属氧化物层由同一母体金属构成。
另外，也可以是：所述第1金属氧化物层以及所述第2金属氧化物层由相互不同的母体金属构成。
由此，在所述第1金属氧化物层以及所述第2金属氧化物层分别使用适合的材料的非易失性存储元件中，能够实现上述效果，即初始击穿电压的低电压化、施加时间的短时间化、电阻变化特性不均匀的减轻。
另外，也可以是：所述制造方法还包括以下工序：通过对所述电阻变化层施加第1电脉冲，在所述电阻变化层中，形成通过施加振幅比所述第1电脉冲小的第1极性的第2电脉冲、或者振幅比所述第1电脉冲小的与所述第1极性不同的第2极性的第3电脉冲而电阻值可逆地变化的区域。
另外，也可以是：所述电阻值可逆地变化的区域形成在所述第1电阻变化层以及所述第2电阻变化层之中的缺氧度较小的电阻变化层中，是包括导电性细丝的局部区域，所述局部区域通过所述第2电脉冲或所述第3电脉冲而缺氧度可逆地变化。
由此，获得作为电阻变化型存储器进行有效动作的非易失性存储元件。
另外，本发明的非易失性存储元件的一个方式具备：第1电极；第2电极；以及电阻变化层，介于所述第1电极与所述第2电极之间，基于对所述第1电极与所述第2电极之间施加的电信号，电阻值可逆地变化；所述电阻变化层通过由第1金属氧化物构成的第1电阻变化层、以及由缺氧度与所述第1金属氧化物不同的第2金属氧化物构成的第2电阻变化层的至少2层构成，所述电阻变化层的侧部在与所述基板的主面平行的面内比所述第2电极的轮廓更向内侧后退。
通过这样构成，在初始击穿时，电场集中于电阻变化层的侧部被除去而缩进的部位，以缩进的部位为基点而形成电阻变化元件的导电路径，因此能够使在电阻变化区域中流动的电流的密度增加。进而，除去电阻变化层的侧部有助于直接除去蚀刻损伤部分，因此能够减少在蚀刻损伤区域中流过的漏电流。
以下，参照附图说明本发明的实施方式所涉及的非易失性存储元件及其制造方法。其中，以下说明的实施方式都示出本发明的一个具体例。以下的实施方式所示出的数值、形状、材料、结构要素、结构要素的配置位置及连接形态、步骤、步骤的顺序等为一例，而不是限定本发明的主旨。关于以下的实施方式中的结构要素之中的未记载在示出本发明的最上位概念的独立权利要求中的结构要素，作为构成更优选的方式的结构要素进行说明。其中，在附图中对赋予相同标记的要素，有时省略说明。另外，为了使附图容易理解，示意性地示出各自的结构要素，而对形状等不进行准确的表示。
（实施方式1）
首先，如图1（a）所示，在形成有晶体管及下层布线等的基板100上，形成由铝等构成的导电层（膜厚例如为400nm以上且600nm以下），对其进行构图，从而形成下层布线101。
然后，在覆盖下层布线101而在基板100上形成绝缘膜之后，对该绝缘膜的表面进行平坦化，由此形成层间绝缘层102（膜厚例如为500nm以上且1000nm以下）。关于层间绝缘层102，使用等离子TEOS（Tetraethylorthosilicate）膜，或者为了减轻布线间的寄生电容而使用含氟氧化物（例如FSG（Fluorinated Silicate Glass））及其他low-k材料等。
然后，使用期望的掩膜对层间绝缘层102进行构图，形成贯通层间绝缘层102而到达下层布线101的接触孔103（孔径例如为50nm以上且300nm以下）。
在此，下层布线101的宽度也可以大于接触孔103的直径。由此，能够防止由于掩膜对位偏差的影响而造成下层布线101与接触塞104接触的面积变化。结果，例如能够抑制单元电流的变动。
接着，如图1（b）所示，首先作为下层而利用喷溅法成膜作为密接层以及扩散阻挡层发挥功能的钛氮化物（TiN）/钛（Ti）层（膜厚例如为5nm以上且30nm以下），然后作为其上层而利用CVD法成膜作为主成分的钨（膜厚为200nm以上且400nm以下）。结果，利用以钨为主成分的填充材料将接触孔103填埋。然后，使用化学机械研磨法（CMP法）对晶片的整个表面进行平坦化研磨，除去层间绝缘层102上的无用的填充材料，在接触孔103的内部的基板100上形成接触塞104。
接着，如图1（c）所示，覆盖接触塞，在层间绝缘层上，利用喷溅法形成（成膜）之后成为第1电极105的由贵金属（铂（Pt）、铱（Ir）、钯（Pd）等）构成的第1导电膜105’（膜厚例如为50nm以上且200nm以下）。在此，第1导电膜105’是第1电极层的一例。
接着，如图1（d）所示，在第1导电膜105’上，依次形成（成膜）由含氧率不同的多层构成的电阻变化膜、即由金属氧化物构成的第1电阻变化膜106x”以及第2电阻变化膜106y”。在此，第1电阻变化膜106x”以及第2电阻变化膜106y”分别是第1金属氧化物层以及第2金属氧化物层的一例。
作为能够得到良好的电阻变化特性的条件的一例，第1电阻变化膜106x”的含氧率可以为50atm%以上且65atm%以下，电阻率可以为2mΩ·cm以上且50mΩ·cm以下，膜厚可以为20nm以上且100nm以下，第2电阻变化膜106y”的含氧率可以为65atm%以上且75atm%以下，电阻率可以为107mΩ·cm以上，膜厚可以为3nm以上且10nm以下。
在此，在氩（Ar）和氧（O2）气氛围中对钽靶进行溅射，也就是利用反应性喷溅法形成第1电阻变化膜106x”以及第2电阻变化膜106y”。因此，第1电阻变化膜106x”是与第2电阻变化膜106y”相比低氧浓度以及低电阻的膜。
接着，如图1（e）所示，在第2电阻变化膜107y”上，形成（成膜）在构图后成为第2电极107的由贵金属（铂（Pt）、铱（Ir）、钯（Pd）等）构成的第2导电膜107’。在此，第2导电膜107’是第2电极层的一例。
接着，如图1（f）所示，使用期望的掩膜对第2导电膜107’进行构图，作为第2电极107而形成构图后的第2导电膜107’。例如，构图工序中的蚀刻可以使用包括Ar及O2的混合气体。
接着，如图1（g）所示，使用期望的掩膜，对第1电阻变化膜106x”以及第2电阻变化膜106y”进行构图。例如，也可以将作为难蚀刻材料的第2电极107用作掩膜，来对电阻变化膜进行构图。构图后的电阻变化膜形成第1电阻变化层106x’以及第2电阻变化层106y’。
该处理优选为，在成为第1电极105的第1导电膜105’难以在电阻变化膜的构图中被蚀刻的条件下进行。例如，可以在包括氟化合物的混合气体中对第1电阻变化膜106x”以及第2电阻变化膜107y”进行蚀刻。这是因为，第1导电膜105’的膜厚残存得越多，第1导电膜105’越可靠地作为氧的扩散阻挡层发挥功能。
在此，第1电阻变化层106x（第1电阻变化膜106x”）由第1金属氧化物、例如以缺氧型的氧化钽（TaOx、0＜x＜2.5）为主成分的金属氧化物构成。构成第2电阻变化层106y（第2电阻变化膜106y”）的第2金属氧化物的含氧率比构成第1电阻变化层106x的第1金属氧化物的含氧率高。换言之，第2金属氧化物的氧的缺氧度小于第1金属氧化物的氧的缺氧度。
所谓缺氧度是指，在金属氧化物中，与构成其化学计量组成（在存在多个化学计量组成的情况下，其中电阻值最高的化学计量组成）的金属氧化物的氧的量相比，不足的氧的比例。化学计量组成的金属氧化物与其他组成的金属氧化物相比，更加稳定且具有更高的电阻值。
例如，在金属为钽（Ta）的情况下，上述定义的化学计量的氧化物的组成为Ta2O5，因此能够表现为TaO2.5。TaO2.5的缺氧度为0%，TaO1.5的缺氧度为缺氧度＝（2.5－1.5）/2.5＝40%。另外，富氧型的金属氧化物的缺氧度为负值。其中，在本说明书中，只要没有特别说明，缺氧度包括正值、0、负值在内进行说明。
缺氧度较小的氧化物更接近于化学计量组成的氧化物，因而电阻值较高，缺氧度较大的氧化物更接近于构成氧化物的金属，因而电阻值较低。
另外，所谓含氧率，是氧在总原子数中所占的比率。例如，Ta2O5的含氧率为总原子数中氧所占的比率（O/（Ta＋O）），为71.4atm%。因此，缺氧型的钽氧化物的含氧率大于0，且小于71.4atm%。例如，在构成第1电阻变化层106x的所述第1金属氧化物的母体金属与构成第2电阻变化层106y的第2金属氧化物的母体金属为同种金属的情况下，含氧率与缺氧度存在对应关系。即，在第2金属氧化物的含氧率大于第1金属氧化物的含氧率时，第2金属氧化物的缺氧度小于第1金属氧化物的缺氧度。
构成电阻变化层106的金属也可以使用钽以外的金属。作为构成电阻变化层106的金属，可以使用过渡金属或铝（Al）。作为过渡金属，可以使用钽（Ta）、钛（Ti）、铪（Hf）、锆（Zr）、铌（Nb）、钨（W）等。过渡金属能够取多个氧化状态，因此能够通过氧化还原反应实现不同的电阻状态。
例如，在使用铪氧化物的情况下，在将第1电阻变化层106x的组成设为HfOx时x为0.9以上且1.6以下、并且将第2电阻变化层106y的组成设为HfOy时y大于x的值的情况下，确认到使电阻变化层106的电阻值稳定且高速地变化。在该情况下，第2电阻变化层106y的膜厚可以为3nm以上且4nm以下。
另外，在使用锆氧化物的情况下，在将第1电阻变化层106x的组成设为ZrOx时x为0.9以上且1.4以下、并且将第2电阻变化层106y的组成设为ZrOy时y大于x的值的情况下，确认到使电阻变化层106的电阻值稳定且高速地变化。在该情况下，第2电阻变化层106y的膜厚可以为1nm以上且5nm以下。
其中，构成成为第1电阻变化层106x的所述第1金属氧化物的第1金属与构成成为第2电阻变化层106y的所述第2金属氧化物的第2金属也可以使用不同的金属。在这种情况下，第2电阻变化层106y的缺氧度可以比第1电阻变化层106x小，即电阻较高。通过采用这种构成，在电阻变化时对第1电极105与第2电极107之间施加的电压更多地分配给第2电阻变化层106y，能够使第2电阻变化层106y中发生的氧化还原反应更加容易发生。
另外，在所述第1金属与所述第2金属使用不同的金属的情况下，所述第2金属的标准电极电位可以低于所述第1金属的标准电极电位。标准电极电位的值越高，表示越难以氧化的特性。由此，在标准电极电位相对较低的所述第2金属氧化物中，容易发生氧化还原反应。这是因为，电阻变化现象是通过在形成于电阻较高的第2电阻变化层106y中的微小的细丝（导电路径）中发生氧化还原反应，其电阻值（缺氧度）变化而发生的。
例如，第1电阻变化层106x使用缺氧型的钽氧化物，而第2电阻变化层106y使用钛氧化物（TiO2），从而能够得到稳定的电阻变化动作。钛（标准电极电位＝－1.63eV）是标准电极电位比钽（标准电极电位＝－0.6eV）低的材料。标准电极电位的值越高，表示越难氧化的特性。
通过在第2电阻变化层106y中配置标准电极电位比第1电阻变化层106x低的金属的氧化物，在第2电阻变化层106y中更加容易发生氧化还原反应。作为其他组合，例如也可以在第1电阻变化层106x中使用缺氧型的钽氧化物（TaOx），而在第2电阻变化层106y中使用铝氧化物（Al2O3）。
另外，如上所述，含有缺氧型的金属氧化物的电阻变化层中的电阻变化现象通过氧的移动而表现，因此即使母体金属的种类不同，至少能够实现氧的移动即可。因此，在构成第1电阻变化层106x的所述第1金属与构成第2电阻变化层106y的所述第2金属使用不同的金属的情况下，也能够构成发生稳定的电阻变化动作的电阻变化层。
继续说明非易失性存储元件的制造方法。
接着，如图1（h）所示，通过蚀刻将构图后的电阻变化元件的第1电阻变化层106x’以及第2电阻变化层106y’的包括蚀刻损伤的侧部除去，由此，形成第1电阻变化层106x以及第2电阻变化层106y。
例如，通过蚀刻除去侧部的工序可以使用Cl2与BCl3的混合气体这样的、包含与TaOx的反应性较高的卤素气体的混合气体。另外，也可以在与以往的蚀刻的温度相比更高的温度（例如200℃以上且300℃以下）下进行蚀刻。高温蚀刻使卤素气体的反应性进一步提高，而使蚀刻速度上升，由此易于对电阻变化元件的第1电阻变化层106x以及第2电阻变化层106y的侧部进行蚀刻。
此时，第1导电膜105’由与TaOx相比蚀刻选择比大的贵金属（铂（Pt）、铱（Ir）、钯（Pd）等）构成，因此蚀刻不继续进行。结果，能够独立进行除去电阻变化层的侧部的工序，因此能够高精度地调节电阻变化层的侧部的除去量。
接着，如图1（i）所示，使用期望的掩膜、例如将第2电极107用作掩膜来对第1导电膜105’进行构图，利用构图后的第1导电膜105’形成与接触塞104连接的第1电极105。
该处理优选为在电阻变化层的侧部不被蚀刻的条件下进行。例如，可以使用包含Ar以及O2的混合气体进行蚀刻。利用包含Ar以及O2的混合气体，能够几乎不蚀刻TaOx的侧部，而仅蚀刻第1电极。
其中，在图1（i）中，作为一例，将第1电极105形成为，从与基板100的主面垂直的方向观察时的轮廓比电阻变化层106的轮廓大的形状，但第1电极105的大小与电阻变化层106的大小的关系也可以为除此以外的方式。
结果，形成由第1电极105以及第2电极107夹持电阻变化层106的电阻变化元件。
以后，通常有利用层间绝缘膜来覆盖电阻变化元件的工序、形成与电阻变化元件的第2电极连接的接触塞的工序、形成与该接触塞连接的上层布线的工序等（未图示），通过进行这些工序，能够实现本发明的实施方式1的非易失性存储元件。
最后，如图1（j）所示，通过经由第1电极105以及第2电极107对电阻变化层106施加振幅的绝对值比用于通常的电阻变化的电压大的初始击穿电压，在第2电阻变化层106y中，形成包括导电性细丝的局部区域F，该导电性细丝通过施加正或负的用于电阻变化的电脉冲而缺氧度可逆地变化。
通过采用以上制造方法，在由形成在接触塞104上的第2电极107、电阻变化层106以及第1电极105构成的电阻变化元件的制造方法中，在形成第1电极105之前，通过蚀刻将电阻变化层106的侧部除去。由此，能够缩小对电特性有贡献的电阻变化层的实效面积，实现初始击穿电压的低电压化以及施加时间的短时间化。
（实施方式2）
图2（a）～（d）是表示本发明的实施方式2中的非易失性存储元件的要部的制造方法的截面图。在图2（a）～（d）中，对与图1（a）～（j）相同的结构要素使用相同的标记，并省略说明。
如图2（a）～（d）所示，本发明的实施方式1的非易失性存储元件的制造方法与本发明的实施方式2的非易失性存储元件的制造方法的不同点在于，与图1（g）、（h）所示的对电阻变化膜106x”以及第2电阻变化膜107y”进行构图的工序同时地进行电阻变化元件的侧部除去。
在本发明的实施方式1的非易失性存储元件的制造方法中，通过对电阻变化膜106x”进行构图，然后除去电阻变化层的侧部，从而形成电阻变化层106，与其相对，在本发明的实施方式2的非易失性存储元件的制造方法中，同时进行对电阻变化层106进行构图的工序和对电阻变化层的侧部进行构图的工序，将其作为一个工序。由此，图2（a）以前的工序与图1（a）～（f）相同，因此省略说明。
首先，如图2（b）所示，使用期望的掩膜，对第1电阻变化膜106x”、第2电阻变化膜107y”以及第1导电膜105’进行构图。此时，与构图工序同时地对电阻变化元件的第1电阻变化层以及第2电阻变化层的侧部进行蚀刻，由此形成第1电阻变化层106x、第2电阻变化层106y以及第1电极105。
该处理优选为在能够对第1电阻变化膜106x”、第2电阻变化膜107y”以及电阻变化层106的侧部进行蚀刻的条件下进行。例如，可以使用Cl2和BCl3的混合气体这样的包含卤素气体的混合气体来进行蚀刻。进而，可以在与以往的蚀刻的温度相比更高的温度（例如200℃以上且300℃以下）下进行蚀刻。高温蚀刻使卤素气体的反应性进一步提高，并使蚀刻速度上升，由此容易与构图工序同时对电阻变化元件的第1电阻变化层106x以及第2电阻变化层106y的侧部进行蚀刻。
接着，如图2（c）所示，使用期望的掩膜、例如将第2电极107用作掩膜来对第1导电膜105’进行构图，将构图后的第1导电膜105’形成为与接触塞104连接的第1电极105。
该处理优选为在电阻变化层的侧部不被蚀刻的条件下进行。例如，可以使用包含Ar以及O2的混合气体进行蚀刻。利用包含Ar以及O2的混合气体，几乎不蚀刻TaOx的侧部。
另外，在图2（c）中，作为一例，将第1电极105形成为，从与基板100的主面垂直的方向观察时的轮廓与电阻变化层106的轮廓相同的形状，但第1电极105的大小与电阻变化层106的大小的关系也可以是除此以外的方式。例如，也可以将第1电极105形成为，从与基板100的主面垂直的方向观察时的轮廓比电阻变化层106的轮廓更向内侧进入的形状。
结果，形成由第1电极105以及第2电极107夹持电阻变化层106的电阻变化元件。
以后，通常有利用层间绝缘膜来覆盖电阻变化元件的工序、形成与电阻变化元件的第2电极连接的接触塞的工序、形成与该接触塞连接的上层布线的工序等（未图示），通过进行这些工序，能够实现本发明的实施方式3的非易失性存储元件。
最后，如图2（d）所示，通过经由第1电极105以及第2电极107对电阻变化层106施加初始击穿电压，在第2电阻变化层106y中，形成包括导电性细丝的局部区域F，该导电性细丝通过施加正或负的用于电阻变化的电脉冲而缺氧度可逆地变化。
通过采用以上制造方法，在由形成在接触塞104上的第2电极107、电阻变化层106以及第1电极105构成的电阻变化元件的制造方法中，在形成第1电极105之前，通过蚀刻将电阻变化层106的侧部除去。由此，能够缩小对电特性有贡献的电阻变化层的实效面积，实现击穿电压的低电压化以及击穿时间的短时间化。
进而，关于利用上述制造方法制作的本发明实施方式2的非易失性存储元件，与本发明实施方式1的非易失性存储元件相比，能够实现图1（g）所示的对电阻变化膜106x”以及第2电阻变化膜107y”进行构图的工序的削减，具有减轻制造非易失性存储元件所需的成本的效果。
（实施方式3）
图3（a）～（d）是表示本发明的实施方式3中的非易失性存储元件的要部的制造方法的截面图。在图3（a）～（d）中，对与图1（a）～（j）相同的结构要素使用相同标记，并省略说明。
如图3（a）～（d）所示，本发明的实施方式1的非易失性存储元件的制造方法与本发明的实施方式3的非易失性存储元件的制造方法的差异在于，同时进行图1（h）、（i）所示的电阻变化膜106x”以及第2电阻变化膜107y”的侧部除去和对第1导电膜105’进行构图的工序。
在本发明的实施方式1的非易失性存储元件的制造方法中，在对电阻变化膜106x”进行构图以及将电阻变化层的侧部除去之后，即在形成电阻变化层106之后，对第1导电膜105’进行构图，将构图后的第1导电膜105’形成为与接触塞104连接的第1电极105，与此相对，在本发明的实施方式3的非易失性存储元件的制造方法中，同时进行将电阻变化层106的侧部除去的工序和对第1导电膜105’进行构图的工序。由此，图3（b）以前的工序与图1（a）～（g）相同，因此省略说明。
另外，在本发明的实施方式3中，覆盖图1（c）所示的接触塞104而之后成为第1电极105的第1导电膜105’由钽氮化物构成。
如图3（c）所示，使用期望的掩膜，对第1电阻变化膜106x’、第2电阻变化膜107y’以及第1导电膜105’进行构图。例如，可以将作为难蚀刻材料的第2电极107用作掩膜来对电阻变化膜进行构图。然后，与构图工序同时地对电阻变化元件的第1电阻变化层以及第2电阻变化层的侧部进行蚀刻，由此形成第1电阻变化层106x、第2电阻变化层106y以及第1电极105。
该处理优选为在能够对第1电阻变化膜106x’、第2电阻变化膜107y’、电阻变化层106的侧部以及第1电极105进行蚀刻的条件下进行。例如，可以使用Cl2和BCl3的混合气体这样的包含卤素气体的混合气体来进行蚀刻。进而，可以在与以往的蚀刻的温度相比更高的温度（例如200℃以上且300℃以下）下进行蚀刻。高温蚀刻使卤素气体的反应性进一步提高，并使蚀刻速度上升，由此容易与构图工序同时地对电阻变化元件的第1电阻变化层106x以及第2电阻变化层106y的侧部进行蚀刻。
此时，用于蚀刻的掩膜为第2电极107，第1电极105的尺寸由第2电极107的尺寸规定，因此与接触尺寸相比能够充分大地形成，能够减小接触塞露出的可能性。
结果，形成由第1电极105以及第2电极107夹持电阻变化层106的电阻变化元件。
以后，通常有利用层间绝缘膜来覆盖电阻变化元件的工序、形成与电阻变化元件的第2电极连接的接触塞的工序、形成与该接触塞连接的上层布线的工序等（未图示），通过进行这些工序，能够实现本发明的实施方式3所涉及的非易失性存储元件。
最后，如图3（d）所示，通过经由第1电极105以及第2电极107对电阻变化层106施加初始击穿电压，在第2电阻变化层106y中，形成包括导电性细丝的局部区域F，该导电性细丝通过施加正或负的用于电阻变化的电脉冲而缺氧度可逆地变化。
通过采用以上制造方法，在由形成在接触塞104上的第2电极107、电阻变化层106以及第1电极105构成的电阻变化元件的制造方法中，在形成第1电极105之前，通过蚀刻将电阻变化层106的侧部除去。由此，能够缩小对电特性有贡献的电阻变化层的实效面积，实现击穿电压的低电压化以及击穿时间的短时间化。
进而，作为利用上述制造方法制作的本发明实施方式3的非易失性存储元件，与本发明实施方式1的非易失性存储元件相比，能够实现图1（g）所示的对电阻变化膜106x”进行构图的工序的削减，具有减少制造非易失性存储元件所需的的成本的效果。
（实施方式4）
图4（a）～（d）是表示本发明的实施方式4中的非易失性存储元件的要部的制造方法的截面图。在图4（a）～（d）中，对与图1（a）～（j）相同的结构要素赋予相同的标记，并省略说明。
如图4（a）～（d）所示，本发明的实施方式1的非易失性存储元件的制造方法与本发明的实施方式4的非易失性存储元件的制造方法的差异在于，在除去电阻变化层的侧部的工序中使用湿法蚀刻。
在本发明的实施方式1的非易失性存储元件的制造方法中，与对电阻变化膜106x”进行构图、即与电阻变化层106x’的形成同时地进行对第1电阻变化层106x以及第2电阻变化层106y的侧部进行蚀刻的工序，与此相对，在本发明的实施方式3的非易失性存储元件的制造方法中，在形成电阻变化层106x’之后对第1电阻变化层106x’以及第2电阻变化层106y’的侧部进行湿法蚀刻，由此形成第1电阻变化层106x以及第2电阻变化层106y。由此，图4（a）以前的工序与图1（a）～（g）相同，因此省略说明。
首先，如图4（b）所示，使用缓冲氢氟酸对构图后的电阻变化元件的第1电阻变化层106x’以及第2电阻变化层106y’的侧部进行湿法蚀刻，由此形成第1电阻变化层106x以及第2电阻变化层106y。此时，高氧浓度的TaOx比低氧浓度的TaOx对缓冲氢氟酸的选择比高，即难以被蚀刻，因此如图4（b）所示，电阻变化层106成为逆锥形形状。
最后，如图4（c）所示，使用期望的掩膜，例如将第2电极107用作掩膜来对第1导电膜105’进行构图，形成第1电极105。
该处理可以在电阻变化层的侧部难以被蚀刻的条件下，例如使用包含Ar以及O2的混合气体来进行蚀刻。此时使用的包含Ar以及O2的混合气体几乎不蚀刻TaOx的侧部。结果，形成由第1电极105以及第2电极107夹持电阻变化层106的电阻变化元件。
以后，通常有利用层间绝缘膜来覆盖电阻变化元件的工序、形成与电阻变化元件的第2电极连接的接触塞的工序、形成与该接触塞连接的上层布线的工序等（未图示），通过进行这些工序，能够实现本发明的实施方式4所涉及的非易失性存储元件。
最后，如图4（d）所示，通过经由第1电极105以及第2电极107对电阻变化层106施加初始击穿电压，在第2电阻变化层106y中，形成包括导电性细丝的局部区域F，该导电性细丝通过施加电脉冲而缺氧度可逆地变化。通过使电阻变化层106成为逆锥形形状，在电阻变化层106中流动的电流路径限定为电阻变化层106的中央部，因此包括导电性细丝的局部区域F形成在第2电阻变化层106y’的中央部附近，能够实现稳定的电阻变化。
通过采用以上制造方法，在由形成在接触塞104上的第2电极107、电阻变化层106以及第1电极105构成的电阻变化元件的制造方法中，在形成第1电极105之前，通过蚀刻将电阻变化层106的侧部除去。由此，能够缩小对电特性有贡献的电阻变化层的实效面积，实现击穿电压的低电压化以及击穿时间的短时间化。
进而，关于利用上述制造方法制作的本发明实施方式4的非易失性存储元件，与本发明的实施方式1的非易失性存储元件相比，使用湿法蚀刻工序将电阻变化层的侧部除去，因此被除去的部分为，氧浓度较低的蚀刻损伤部分被优先地选择除去，能够进一步减轻由于蚀刻损伤而造成的电阻变化元件的电特性以及电阻变化特性的恶化。
（实施方式5）
图5（a）～（c）是表示本发明的实施方式5中的非易失性存储元件的要部的制造方法的截面图。在图5（a）～（c）中，对与图1（a）～（i）相同的结构要素使用相同的标记，并省略说明。
如图5（a）～（c）所示，本发明的实施方式1的非易失性存储元件的制造方法与本发明的实施方式5的非易失性存储元件的制造方法的差异在于，形成为与第1电极连接的所述第1金属氧化物层的面积大于第2金属氧化物层的面积，该第2金属氧化物层的含氧率比与第2电极连接的所述第1金属氧化物层大。由此，图5（a）以前的工序与图1（a）～（g）相同，因此省略说明。
首先，如图5（b）所示，与电阻变化层106的形成同时地对第1电阻变化层以及第2电阻变化层的侧部进行蚀刻，由此形成第1电阻变化层106x以及第2电阻变化层106y。
该处理优选为在电阻变化层106的侧部容易被蚀刻、且形成锥形的条件下进行。例如，可以在包含Cl2或BCl3那样的与TaOx反应性较高的卤素气体和氮（N2）的混合气体走很难过进行蚀刻。通过在蚀刻气体中添加N2，产生保护元件的侧壁的效果，这是因为，在元件的上部与下部产生蚀刻的进行速度的差异。
进而，可以在与以往的蚀刻的温度相比更高的温度（例如200℃以上且300℃以下）下进行蚀刻。高温蚀刻使卤素气体的反应性进一步提高，并使蚀刻速度上升，由此容易与构图工序同时地对电阻变化元件的第1电阻变化层106x以及第2电阻变化层106y的侧部进行蚀刻。此时，第1导电膜105’由与TaOx相比蚀刻选择比大的贵金属（铂（Pt）、铱（Ir）、钯（Pd）等）构成，因此蚀刻不继续进行。
接着，如图5（c）所示，使用期望的掩膜，例如将第2电极107用作掩膜来对第1导电膜105’进行构图，将构图后的第1导电膜105’形成为与接触塞104连接的第1电极105。
该处理优选为在电阻变化层的侧部难以被蚀刻的条件下进行。例如，可以使用包含Ar以及O2的混合气体进行蚀刻。此时使用的包含Ar以及O2的混合气体几乎不蚀刻TaOx的侧部。结果，形成由第1电极105以及第2电极107夹持电阻变化层106的电阻变化元件。
以后，通常有利用层间绝缘膜来覆盖电阻变化元件的工序、形成与电阻变化元件的第2电极连接的接触塞的工序、形成与该接触塞连接的上层布线的工序等（未图示），通过进行这些工序，能够实现本发明的实施方式5的非易失性存储元件。
最后，如图5（d）所示，通过经由第1电极105以及第2电极107对电阻变化层106施加初始击穿电压，在第2电阻变化层106y中，形成包括导电性细丝的局部区域F，该导电性细丝通过施加正或负的用于电阻变化的电脉冲而缺氧度可逆地变化。
通过采用以上制造方法，在由形成在接触塞104上的第2电极107、电阻变化层106以及第1电极105构成的电阻变化元件的制造方法中，在形成第1电极105之前，通过蚀刻将电阻变化层106的侧部除去。由此，能够缩小对电特性有贡献的电阻变化层的实效面积，实现初始击穿电压的低电压化以及击穿时间的短时间化。
进而，关于利用上述制造方法制作的本发明实施方式5的非易失性存储元件，与本发明的实施方式1的非易失性存储元件相比，形成为与第1电极连接的所述第1金属氧化物层的面积大于第2金属氧化物层的面积，该第2金属氧化物层的含氧率比与第2电极连接的所述第1金属氧化物层大，因此在非易失性存储元件的制造中能够更多地直接除去越靠电阻变化层的上部侧越深地进行的蚀刻损伤部分，能够进一步减轻由于蚀刻损伤而造成的电阻变化元件的电特性以及电阻变化特性的恶化。
（实施方式6）
图6（a）～（c）是表示本发明的实施方式6中的非易失性存储元件的要部的制造方法的截面图。在图6（a）～（c）中，对与图1（a）～（i）相同的结构要素使用相同的标记，并省略说明。
如图6（a）～（c）所示，本发明的实施方式1的非易失性存储元件的制造方法与本发明的实施方式6的非易失性存储元件的制造方法的差异在于，形成为与第1电极连接的所述第1金属氧化物层的面积小于第2金属氧化物层的面积，该第2金属氧化物层的含氧率比与第2电极连接的所述第1金属氧化物层大。由此，图6（a）以前的工序与图1（a）～（g）相同，因此省略说明。
首先，如图6（b）所示，与电阻变化层106的形成同时地对第1电阻变化层以及第2电阻变化层的侧部进行蚀刻，由此形成第1电阻变化层106x以及第2电阻变化层106y。
该处理优选为在电阻变化层106的侧部容易被蚀刻、且容易形成逆锥形的条件下进行。例如，可以在Cl2和BCl3的混合气体这样的与TaOx反应性较高的卤素气体中进一步添加Ar而成的混合气体中进行蚀刻。这是因为：通过添加Ar而增大的各向异性蚀刻成分的效果与基于卤素气体的各向同性蚀刻的效果相结合，由此等离子向TaOx照射的角度变化为斜下内侧方向。
进而，可以在与以往的蚀刻的温度相比更高的温度（例如200℃以上且300℃以下）下进行蚀刻。高温蚀刻使卤素气体的反应性进一步提高，并使蚀刻速度上升，由此容易与构图工序同时对电阻变化元件的第1电阻变化层106x以及第2电阻变化层106y的侧部进行蚀刻。此时，第1导电膜105’由与TaOx相比蚀刻选择比大的贵金属（铂（Pt）、铱（Ir）、钯（Pd）等）构成，因此蚀刻不继续进行。
接着，如图6（c）所示，使用期望的掩膜、例如将第2电极107用作掩膜来对第1导电膜105’进行构图，将构图后的第1导电膜105’形成为与接触塞104连接的第1电极105。
该处理优选为在电阻变化层的侧部不被蚀刻的条件下进行。例如，可以使用包含Ar以及O2的混合气体进行蚀刻。此时使用的包含Ar以及O2的混合气体几乎不蚀刻TaOx的侧部。结果，形成由第1电极105以及第2电极107夹持电阻变化层106的电阻变化元件。
以后，通常有利用层间绝缘膜来覆盖电阻变化元件的工序、形成与电阻变化元件的第2电极连接的接触塞的工序、形成与该接触塞连接的上层布线的工序等（未图示），通过进行这些工序，能够实现本发明的实施方式6所涉及的非易失性存储元件。
最后，如图6（d）所示，通过经由第1电极105以及第2电极107对电阻变化层106施加初始击穿电压，在第2电阻变化层106y中，形成包括导电性细丝的局部区域F，该导电性细丝通过施加电脉冲而缺氧度可逆地变化。
通过采用以上制造方法，在由形成在接触塞104上的第2电极107、电阻变化层106以及第1电极105构成的电阻变化元件的制造方法中，在形成第1电极105之前，通过蚀刻将电阻变化层106的侧部除去。由此，能够缩小对电特性有贡献的电阻变化层的实效面积，实现击穿电压的低电压化以及击穿时间的短时间化。
进而，关于利用上述制造方法制作的本发明实施方式6的非易失性存储元件，与本发明的实施方式1的非易失性存储元件相比，形成为与第1电极连接的所述第1金属氧化物层的面积大于第2金属氧化物层的面积，该第2金属氧化物层的含氧率比与第2电极连接的所述第1金属氧化物层大，因此能够缩小在所述第2金属氧化物层中能够形成包括到达第1电极的导电性细丝的局部区域F的区域，能够进一步减轻构成存储器阵列的每个电阻变化元件的电阻变化特性的不均匀。
（实施方式7）
图7（a）～（g）是表示本发明的实施方式7中的非易失性存储元件的要部的制造方法的截面图。在图7（a）～（g）中，对与图1（a）～（i）相同的结构要素使用相同的标记，并省略说明。
如图7（a）～（g）所示，本发明的实施方式1的非易失性存储元件的制造方法与本发明的实施方式7的非易失性存储元件的制造方法的差异在于，在本发明的实施方式1的非易失性存储元件的制造方法中，对依次层叠由钽氮化物构成的第1导电膜、作为低电阻膜的第1电阻变化膜、作为高电阻膜的第2电阻变化膜、由贵金属（铂（Pt）、铱（Ir）、钯（Pd）等）构成的第2导电膜而成的层叠膜进行构图，与此相对，在本发明的实施方式7的非易失性存储元件的制造方法中，对依次层叠由贵金属构成的第1导电膜、作为高电阻膜的第1电阻变化膜、作为低电阻膜的第2电阻变化膜、由钽氮化物构成的第2导电膜而成的层叠膜进行构图。由此，图7（b）以前的工序与图1（a）～（d）相同，因此省略说明。
如图7（a）所示，覆盖接触塞，在层间绝缘层上，利用喷溅法形成（成膜）之后成为第1电极205的由贵金属（铂（Pt）、铱（Ir）、钯（Pd）等）构成的第1导电膜205’（膜厚例如为50nm以上且200nm以下）。
接着，如图7（b）所示，在第1导电膜205’上，依次形成（成膜）由含氧率不同的多层构成的电阻变化膜、即由金属氧化物构成的第1电阻变化膜206y”以及第2电阻变化膜206x”。
作为能够得到良好的电阻变化特性的条件的一例，第1电阻变化膜206y”的含氧率可以为65atm%以上且75atm%以下，电阻率可以为107Ω·cm以上，膜厚可以为3nm以上且10nm以下，第2电阻变化膜106x”的含氧率可以为50atm%以上且65atm%以下，电阻率可以为2mΩ·cm以上且50mΩ·cm以下，膜厚可以为20nm以上且100nm以下。
在此，在氩（Ar）和氧气氛围中对钽靶进行溅射，即利用反应性喷溅法形成第1电阻变化膜206y”以及第2电阻变化膜206x”。其中，第1电阻变化膜206y”是与第2电阻变化膜206x”相比高氧浓度以及高电阻的膜。
接着，如图7（c）所示，在第2电阻变化膜206x”上，形成（成膜）在构图后成为第2电极207的由钽氮化物构成的第2导电膜207’。
接着，如图7（d）所示，使用期望的掩膜对第2导电膜207’进行构图，将构图后的第2导电膜207’形成为第2电极207。例如，使用包含Cl2以及Ar的混合气体进行蚀刻。
接着，如图7（e）所示，使用期望的掩膜，对第2电阻变化膜206x”以及第1电阻变化膜206y”进行构图。例如，可以使用由难蚀刻材料构成的硬掩膜对电阻变化膜进行构图。构图后的电阻变化膜作为第1电阻变化层206y’以及第2电阻变化层206x’形成。此时，第1导电膜205’由与TaOx相比蚀刻选择比大的贵金属（铂（Pt）、铱（Ir）、钯（Pd）等）构成，因此蚀刻不继续进行。
接着，如图7（f）所示，对构图后的电阻变化元件的第1电阻变化层206y’以及第2电阻变化层206x’的侧部进行蚀刻，由此形成第1电阻变化层206y以及第2电阻变化层206x。例如，构图以及通过蚀刻除去侧部的工序可以使用Cl2和BCl3的混合气体这样的包含与TaOx反应性较高的卤素气体的混合气体。
另外，可以在与以往的蚀刻的温度相比高温（例如200℃以上且300℃以下）下进行蚀刻。高温蚀刻使卤素气体的反应性进一步提高，并使蚀刻速度上升，由此容易与构图工序同时对电阻变化元件的第1电阻变化层106x以及第2电阻变化层106y的侧部进行蚀刻。
进而，如图7（f）所示，本发明的实施方式7的非易失性存储元件形成为：与第1电极连接的所述第1金属氧化物层的面积大于与第2电极连接的含氧率比所述第1金属氧化物层小的第2金属氧化物层的面积。此时，第1导电膜205’由与TaOx相比蚀刻选择比大的贵金属（铂（Pt）、铱（Ir）、钯（Pd）等）构成，因此蚀刻不继续进行。
接着，如图7（g）所示，使用期望的掩膜，例如将附有硬掩膜的第2电极207用作掩膜来对第1导电膜205’进行构图，将构图后的第1导电膜205’形成为与接触塞204连接的第1电极205。
该处理优选为在电阻变化层的侧部不被蚀刻的条件下进行。例如，可以使用包含Ar以及O2的混合气体进行蚀刻。此时使用的包含Ar以及O2的混合气体几乎不蚀刻TaOx的侧部。结果，形成由第1电极205以及第2电极207夹持电阻变化层206的电阻变化元件。然后，硬掩膜也可以除去。
以后，通常有利用层间绝缘膜来覆盖电阻变化元件的工序、形成与电阻变化元件的第2电极连接的接触塞的工序、形成与该接触塞连接的上层布线的工序等（未图示），通过进行这些工序，能够实现本发明的实施方式7所涉及的非易失性存储元件。
最后，如图7（h）所示，通过经由第1电极205以及第2电极207对电阻变化层206施加初始击穿电压，在第1电阻变化层206y中，形成包括导电性细丝的局部区域F，该导电性细丝通过施加正或负的用于电阻变化的电脉冲而缺氧度可逆地变化。
如上说明，实施方式7的非易失性存储元件与实施方式1的非易失性存储元件相比，具有上下相反的构造。因此，实施方式7中的第1电极205、第1电阻变化层206y、第2电阻变化层206x以及第2电极207分别对应于实施方式1中的第2电极107、第2电阻变化层206y、第1电阻变化层106x以及第1电极105。
因此，关于第1电极205、第1电阻变化层206y、第2电阻变化层206x以及第2电极207的适当的材料、组成及其的适当的组合，与在实施方式1中关于第2电极107、第2电阻变化层206y、第1电阻变化层106x以及第1电极105详细说明的同样成立。
通过采用以上制造方法，在由形成在接触塞204上的第2电极207、电阻变化层206以及第1电极205构成的电阻变化元件的制造方法中，在形成第1电极205之前，电阻变化层206的侧部通过蚀刻被除去。由此，能够缩小对电特性有贡献的电阻变化层的实效面积，实现初始击穿电压的低电压化以及击穿时间的短时间化。
进而，利用上述制造方法制作的本发明实施方式7的非易失性存储元件与本发明的实施方式1的非易失性存储元件相比，不同点在于，形成为与由贵金属构成的第1电极连接的所述第1金属氧化物层的面积大于所述第2金属氧化物层的面积，该所述第2金属氧化物层的含氧率比所述第1金属氧化物层小。由此，能够更多地直接除去越靠电阻变化层的上部侧越深进行的蚀刻损伤部分，而且能够缩小在所述第2金属氧化物层中能够形成导电路径的区域，因此能够进一步减轻构成存储器阵列的每个电阻变化元件的电阻变化特性的不均匀以及电特性、电阻变化特性的恶化双方。
以上，在实施方式7中，相对于实施方式1，电阻变化元件的构造上下相反也能够得到同样的效果。同样，将实施方式2～实施方式6的各自的电阻变化元件构成为上下相反，也能够得到在对应的实施方式中说明的效果。
另外，关于本发明的非易失性存储元件的制造方法，基于实施方式1～7进行了说明，但本发明不限定于这些实施方式。在不脱离本发明的主旨的范围内施加了由本领域技术人员想到的各种变形而得到的方式也包括在本发明的范围内。另外，在不脱离发明的主旨的范围内，也可以任意组合多个实施方式中的各结构要素。
工业实用性
本发明提供一种电阻变化型的非易失性存储元件的制造方法，能够实现一种非易失性存储器，将电阻变化层的蚀刻损伤区域除去，通过低电压且稳定的初始击穿，能够在电阻变化层中稳定地形成不均匀较少且包括导电性细丝的局部区域，在使用非易失性存储器的各种电子设备领域中是有用的。
标记说明
100、200、300基板
101、201、301下层布线
102、202、302层间绝缘层
103、203、303接触孔
104、204、304接触塞
105、205、305第1电极
105’，205’，305’第1导电膜
106、206电阻变化层（侧部蚀刻后）
106x、206y第1电阻变化层（侧部蚀刻后）
106x’，206y’第1电阻变化层（侧部蚀刻前）
106x”，206y”，306x”第1电阻变化膜
106y、206x第2电阻变化层（侧部蚀刻后）
106y’，206x’第2电阻变化层（侧部蚀刻前）
106y”，206x”，306y”第2电阻变化膜
107、207、307第2电极
107’，207’第2导电膜
306电阻变化层（侧部氧化后）
306x第1电阻变化层（侧部氧化后）
306x’第1电阻变化层（侧部氧化前）
306y第2电阻变化层（侧部氧化后）
306y’第2电阻变化层（侧部氧化前）
306z绝缘区域
308蚀刻损伤区域（侧部氧化后）
308’蚀刻损伤区域（侧部氧化前）
Claims (14)
1.一种非易失性存储元件的制造方法，包括：
在基板上形成第1电极层的工序；
在所述第1电极层上，形成由第1金属氧化物层以及缺氧度与所述第1金属氧化物层不同的第2金属氧化物层的至少2层构成的金属氧化物层的工序；
在所述金属氧化物层上形成第2电极层的工序；
通过对所述第2电极层进行构图，来形成第2电极的工序；
通过对所述第1金属氧化物层和所述第2金属氧化物层进行构图，形成由第1电阻变化层以及缺氧度与所述第1电阻变化层不同的第2电阻变化层的至少2层构成的电阻变化层的工序；
将所述电阻变化层的侧部除去至在与所述基板的主面平行的面内比所述第2电极的轮廓更向内侧进入的位置的工序；以及
在将所述电阻变化层的侧部除去的工序之后、或者在与该工序相同的工序中，通过对所述第1电极层进行构图，来形成第1电极的工序。
2.如权利要求1所述的非易失性存储元件的制造方法，
在形成所述第1电极的工序中，形成从与所述基板的主面垂直的方向观察时的轮廓比所述电阻变化层的轮廓大的所述第1电极。
3.如权利要求1所述的非易失性存储元件的制造方法，
通过单一的蚀刻工序一次性地进行形成所述电阻变化层的工序和除去所述电阻变化层的侧部的工序。
4.如权利要求1所述的非易失性存储元件的制造方法，
通过单一的蚀刻工序一次性地进行形成所述第1电极的工序和除去所述电阻变化层的侧部的工序。
5.如权利要求1所述的非易失性存储元件的制造方法，
在将所述电阻变化层的侧部除去的工序中，通过湿法蚀刻将所述电阻变化层的侧部除去。
6.如权利要求1所述的非易失性存储元件的制造方法，
形成所述金属氧化物层的工序包括：
在所述第1电极层上形成所述第1金属氧化物层的工序；以及
在所述第1金属氧化物层上形成所述第2金属氧化物层的工序；
在将所述电阻变化层的侧部除去的工序中，形成为所述第1电阻变化层的与所述基板的主面平行的截面的面积大于所述第2电阻变化层的与所述基板的主面平行的截面的面积。
7.如权利要求1所述的非易失性存储元件的制造方法，
形成所述金属氧化物层的工序包括：
在所述第1电极层上形成所述第1金属氧化物层的工序；以及
在所述第1金属氧化物层上形成所述第2金属氧化物层的工序；
在将所述电阻变化层的侧部除去的工序中，形成为所述第1电阻变化层的与所述基板的主面平行的截面的面积小于所述第2电阻变化层的与所述基板的主面平行的截面的面积。
8.如权利要求1所述的非易失性存储元件的制造方法，
在形成所述金属氧化物层的工序中，所述第1金属氧化物层以及所述第2金属氧化物层各自由过渡金属氧化物或铝氧化物构成。
9.如权利要求8所述的非易失性存储元件的制造方法，
在形成所述金属氧化物层的工序中，所述过渡金属氧化物由钽氧化物、铪氧化物及锆氧化物中的某一个构成。
10.如权利要求9所述的非易失性存储元件的制造方法，
所述第1金属氧化物层以及所述第2金属氧化物层由同一母体金属构成。
11.如权利要求9所述的非易失性存储元件的制造方法，
所述第1金属氧化物层以及所述第2金属氧化物层由相互不同的母体金属构成。
12.如权利要求1所述的非易失性存储元件的制造方法，
所述制造方法还包括以下工序：通过对所述电阻变化层施加第1电脉冲，在所述电阻变化层中，形成通过施加振幅比所述第1电脉冲小的第1极性的第2电脉冲、或者振幅比所述第1电脉冲小的与所述第1极性不同的第2极性的第3电脉冲而电阻值可逆地变化的区域。
13.如权利要求12所述的非易失性存储元件的制造方法，
所述电阻值可逆地变化的区域是形成在所述第1电阻变化层以及所述第2电阻变化层之中的缺氧度较小的电阻变化层中的、包括导电性细丝的局部区域；
所述局部区域通过所述第2电脉冲或所述第3电脉冲而缺氧度可逆地变化。
14.一种非易失性存储元件，具备：
第1电极；
第2电极；以及
电阻变化层，介于所述第1电极与所述第2电极之间，基于对所述第1电极与所述第2电极之间施加的电信号，电阻值可逆地变化；
所述电阻变化层通过由第1金属氧化物构成的第1电阻变化层、以及由缺氧度与所述第1金属氧化物不同的第2金属氧化物构成的第2电阻变化层的至少2层构成；
所述电阻变化层的侧部在与所述基板的主面平行的面内比所述第2电极的轮廓更向内侧后退。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011-203682 | 2011-09-16 | ||
| JP2011203682 | 2011-09-16 | ||
| PCT/JP2012/005718 WO2013038641A1 (ja) | 2011-09-16 | 2012-09-10 | 不揮発性記憶素子の製造方法及び不揮発性記憶素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103119717A true CN103119717A (zh) | 2013-05-22 |
Family
ID=47882892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012800020485A Pending CN103119717A (zh) | 2011-09-16 | 2012-09-10 | 非易失性存储元件的制造方法及非易失性存储元件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20130149815A1 (zh) |
| JP (1) | JP5242864B1 (zh) |
| CN (1) | CN103119717A (zh) |
| WO (1) | WO2013038641A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111952445A (zh) * | 2019-05-15 | 2020-11-17 | 中芯国际集成电路制造(上海)有限公司 | 阻变随机存取存储器的结构及其形成方法 |
| CN115148900A (zh) * | 2021-03-31 | 2022-10-04 | 科洛斯巴股份有限公司 | 电阻切换存储器件和用于形成电阻切换存储器件的方法 |
| CN115148901A (zh) * | 2021-03-31 | 2022-10-04 | 科洛斯巴股份有限公司 | 具有受限丝状体的电阻切换存储器及其方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5395314B2 (ja) * | 2011-12-02 | 2014-01-22 | パナソニック株式会社 | 不揮発性記憶素子および不揮発性記憶装置 |
| US10193065B2 (en) * | 2014-08-28 | 2019-01-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | High K scheme to improve retention performance of resistive random access memory (RRAM) |
| KR20170045871A (ko) * | 2015-10-20 | 2017-04-28 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR20180134123A (ko) * | 2017-06-08 | 2018-12-18 | 에스케이하이닉스 주식회사 | 저항 변화 메모리 소자 |
| US11289648B2 (en) * | 2017-08-02 | 2022-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive random-access memory (RRAM) cell with recessed bottom electrode sidewalls |
| US10573811B2 (en) | 2017-08-02 | 2020-02-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Resistive random-access memory (RRAM) cell with recessed bottom electrode sidewalls |
| US10854811B2 (en) * | 2018-10-17 | 2020-12-01 | Arm Limited | Formation of correlated electron material (CEM) devices with restored sidewall regions |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1452248A (zh) * | 2002-04-02 | 2003-10-29 | 惠普公司 | 存储器结构 |
| US20100314602A1 (en) * | 2009-06-10 | 2010-12-16 | Kensuke Takano | Nonvolatile memory device and method for manufacturing same |
| CN101958397A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | 电阻存储器的制造方法 |
| US20110044088A1 (en) * | 2008-08-20 | 2011-02-24 | Shunsaku Muraoka | Variable resistance nonvolatile storage device and method of forming memory cell |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8154003B2 (en) * | 2007-08-09 | 2012-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive non-volatile memory device |
| US8188833B2 (en) * | 2009-04-14 | 2012-05-29 | Panasonic Corporation | Variable resistance element and manufacturing method of the same |
| US7955981B2 (en) * | 2009-06-30 | 2011-06-07 | Sandisk 3D Llc | Method of making a two-terminal non-volatile memory pillar device with rounded corner |
| KR20110040461A (ko) * | 2009-10-14 | 2011-04-20 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| CN102648522B (zh) * | 2009-11-30 | 2014-10-22 | 松下电器产业株式会社 | 非易失性存储元件及其制造方法、以及非易失性存储装置 |
-
2012
- 2012-09-10 WO PCT/JP2012/005718 patent/WO2013038641A1/ja active Application Filing
- 2012-09-10 US US13/810,465 patent/US20130149815A1/en not_active Abandoned
- 2012-09-10 JP JP2013502726A patent/JP5242864B1/ja active Active
- 2012-09-10 CN CN2012800020485A patent/CN103119717A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1452248A (zh) * | 2002-04-02 | 2003-10-29 | 惠普公司 | 存储器结构 |
| US20110044088A1 (en) * | 2008-08-20 | 2011-02-24 | Shunsaku Muraoka | Variable resistance nonvolatile storage device and method of forming memory cell |
| US20100314602A1 (en) * | 2009-06-10 | 2010-12-16 | Kensuke Takano | Nonvolatile memory device and method for manufacturing same |
| CN101958397A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | 电阻存储器的制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111952445A (zh) * | 2019-05-15 | 2020-11-17 | 中芯国际集成电路制造(上海)有限公司 | 阻变随机存取存储器的结构及其形成方法 |
| CN115148900A (zh) * | 2021-03-31 | 2022-10-04 | 科洛斯巴股份有限公司 | 电阻切换存储器件和用于形成电阻切换存储器件的方法 |
| CN115148901A (zh) * | 2021-03-31 | 2022-10-04 | 科洛斯巴股份有限公司 | 具有受限丝状体的电阻切换存储器及其方法 |
| US11997932B2 (en) | 2021-03-31 | 2024-05-28 | Crossbar, Inc. | Resistive switching memory having confined filament formation and methods thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013038641A1 (ja) | 2013-03-21 |
| JP5242864B1 (ja) | 2013-07-24 |
| JPWO2013038641A1 (ja) | 2015-03-23 |
| US20130149815A1 (en) | 2013-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103119717A (zh) | 非易失性存储元件的制造方法及非易失性存储元件 | |
| CN102217067B (zh) | 非易失性存储装置及其制造方法 | |
| TWI686926B (zh) | 電阻性隨機存取記憶體裝置及其形成方法 | |
| TWI631698B (zh) | 電阻隨機存取記憶體裝置與其形成方法 | |
| CN102484113B (zh) | 半导体存储装置及其制造方法 | |
| TWI450390B (zh) | 使用電阻材料及內電極之非揮發性記憶體裝置及其相關之方法及處理系統 | |
| JP4688979B2 (ja) | 抵抗変化型素子および抵抗変化型記憶装置 | |
| KR101625762B1 (ko) | 바닥 전극을 갖는 ｒｒａｍ 셀 | |
| US9159768B2 (en) | Semiconductor device and electronic device including the same | |
| JP4948688B2 (ja) | 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法 | |
| US8592798B2 (en) | Non-volatile storage device and method for manufacturing the same | |
| US8198620B2 (en) | Resistance switching memory | |
| TW201731089A (zh) | 電阻式隨機存取記憶體單元 | |
| JP6489480B2 (ja) | 不揮発性記憶装置およびその製造方法 | |
| JP5148025B2 (ja) | 不揮発性半導体記憶素子の製造方法 | |
| US9159917B2 (en) | Nonvolatile memory element and method of manufacturing nonvolatile memory element | |
| US8987695B2 (en) | Variable resistance memory device and method for fabricating the same | |
| US20190334084A1 (en) | Resistive random access memory structure and manufacturing method thereof | |
| JP5555821B1 (ja) | 不揮発性記憶素子及びその製造方法 | |
| JP2011151049A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR100785032B1 (ko) | 저항성 메모리 소자 및 그 제조방법 | |
| JP5338236B2 (ja) | 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性記憶装置およびその製造方法 | |
| JP2010135581A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| CN103999218B (zh) | 非易失性存储元件、非易失性存储装置、非易失性存储元件的制造方法及非易失性存储装置的制造方法 | |
| KR20090060610A (ko) | 저항성 메모리 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130522 |