CN103066206B - 一种阻变式存储单元及其形成方法 - Google Patents
一种阻变式存储单元及其形成方法 Download PDFInfo
- Publication number
- CN103066206B CN103066206B CN201210572687.7A CN201210572687A CN103066206B CN 103066206 B CN103066206 B CN 103066206B CN 201210572687 A CN201210572687 A CN 201210572687A CN 103066206 B CN103066206 B CN 103066206B
- Authority
- CN
- China
- Prior art keywords
- resistance layer
- change resistance
- atmosphere
- tao
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000008859 change Effects 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 24
- 238000001755 magnetron sputter deposition Methods 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000005516 engineering process Methods 0.000 claims abstract description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 14
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 239000003595 mist Substances 0.000 claims description 2
- 230000008901 benefit Effects 0.000 abstract description 3
- 238000001039 wet etching Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 26
- 230000008569 process Effects 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- KFVPJMZRRXCXAO-UHFFFAOYSA-N [He].[O] Chemical compound [He].[O] KFVPJMZRRXCXAO-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Physical Vapour Deposition (AREA)
Abstract
本发明提出一种阻变式存储单元及其形成方法，其中该方法包括：提供硅衬底；形成隔离层；形成底电极；在室温下通过磁控溅射以形成阻变材料层，其中，进一步包括：在第一压强、第一氛围中，通过磁控溅射在底电极之上形成TaOx的第一阻变层，其中0<x<2；和在第二压强、第二氛围中，通过磁控溅射在第一阻变层之上形成TaOy的第二阻变层，其中0<y<2.5；在阻变材料层之上通过磁控溅射和剥离工艺形成顶电极；以及通过湿法刻蚀去除溅射到底电极的表面的阻变材料TaOx和TaOy。本发明具有技术简单、成本低的优点。
Description
技术领域
本发明属于半导体制造领域，具体涉及一种阻变式存储单元及其形成方法。
背景技术
阻变式存储单元（ResistiveRandomAccessMemory，RRAM）具有巨大的应用潜力，因此本领域人员致力寻求一种CMOS后端工艺兼容的RRAM制备工艺，以实现RRAM大规模量产。
现有技术中，通常采用原子层沉积或磁控溅射以及热氧化的方法来淀积阻变材料，以及采用高温退火措施以提高器件性能和稳定性，但这些过高温度的工艺与CMOS后端工艺不兼容，可能具有由于后端工艺温度过高，导致前端电路损坏的后果。因此开发满足性能要求的低温淀积工艺及能避免高温退火工艺的材料性能提升技术是需要解决的技术难点。
发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，本发明的一个目的在于提出一种全低温制备技术的阻变式存储单元及其形成方法。
根据本发明实施例的阻变式存储单元及其形成方法，包括：S1.提供硅衬底；S2.在所述硅衬底之上形成隔离层；S3.在所述隔离层之上形成底电极；S4.在室温下通过磁控溅射以在所述底电极之上形成阻变材料层，其中，进一步包括：S41.在第一压强、第一氛围中，通过磁控溅射在所述底电极之上形成TaOx的第一阻变层，其中0<x<2；和S42.在第二压强、第二氛围中，通过磁控溅射在在所述第一阻变层之上形成TaOy的第二阻变层，其中0<y<2.5；S5.在所述阻变材料层之上形成顶电极；以及S6.去除所述步骤S5中溅射到所述底电极的表面的阻变材料TaOx和TaOy。
在本发明的一个实施例中，所述步骤S4重复多次以形成多层第一阻变层和多层第二阻变层的交替的多层阻变材料层结构。
在本发明的一个实施例中，所述第一压强应小于第二压强。
在本发明的一个实施例中，所述第一压强为10-3T，第二压强为10-3T-10-2T。
在本发明的一个实施例中，所述第一氛围和第二氛围为氩气掺氧气的混合气体，其中第一氛围的氧气摩尔百分比小于第二氛围的氧气摩尔比百分比。
在本发明的一个实施例中，所述第一氛围的氧气摩尔百分比小于5％，所述第二氛围的氧气摩尔百分比>4%。
在本发明的一个实施例中，所述第一阻变层的厚度应大于第二阻变层的厚度。
在本发明的一个实施例中，所述第一阻变层的厚度为10nm-80nm，第二阻变层的厚度为5-20nm。
在本发明的一个实施例中，其特征在于所述阻变单元和顶电极的图形是通过光刻和剥离工艺形成的。
本发明实施例的阻变式存储单元是通过上述方法制备得到的。
本发明通过在室温环境下调节磁控溅射过程中工艺气体压强和氧气含量的百分比制备TaOx和TaOy双阻变层的阻变存储器。本发明所制备阻变单元的底电极、阻变层和顶电极均采用磁控溅射镀膜设备在室温环境下形成，对于电极图形和阻变单元尺寸的定义采用光刻和剥离工艺。本发明所提出的阻变存储器制备方法与CMOS后端工艺的集成只需一台磁控溅射镀膜设备，降低了集成的成本，增加了集成的便捷性。所制备阻变存储单元无需高电压形成过程，并且具有高耐久性，所以本发明既保证了阻变存储单元的性能和稳定性，又解决了开发满足性能要求的低温淀积工艺及能避免高温退火工艺的材料性能提升技术的技术难点。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明实施例的阻变式存储单元的形成方法的流程图。
图2是本发明实施例的阻变式存储单元的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
如图1所示，本发明提出一种阻变式存储单元的形成方法，包括如下步骤：
S1.提供硅衬底。具体地，提供硅衬底100，其晶向和晶面指数不做限定。
S2.在硅衬底之上形成隔离层。具体地，可以通过热氧化的方式形成二氧化硅隔离层200。
S3.在隔离层之上形成底电极。具体地，通过光刻工艺在带有二氧化硅隔离层200的硅衬底100上制备出底电极图形，然后溅射Pt作为底电极300。优选地，可以在步骤S2之后、步骤S3之前，在隔离层200上先磁控溅射5nm厚的Ti粘合层。该粘合层用于增强Pt电极与二氧化硅隔离层的粘合性作用。
S4.在室温下通过磁控溅射以在底电极之上形成阻变材料层。其中，S4进一步包括：S41.在第一压强、第一氛围中，通过磁控溅射在底电极之上形成TaOx的第一阻变层，其中0<x<2；和S42.在第二压强、第二氛围中，通过磁控溅射在在第一阻变层之上形成TaOy的第二阻变层，其中0<y<2.5。
具体地，在数值较小的第一压强（约10-3T）下，氧含量较低（氧气摩尔百分比<5%）的氧氦混合气的第一氛围中，磁控溅射形成厚度为大于10nmTaOx的第一阻变层410，其中0<x<2。在数值较大的第二压强下（10-3T-10-2T），氧含量较高（氧气摩尔百分比>4%）的氧氦混合气的第二氛围中，磁控溅射形成厚度为5-20nm的TaOy的第二阻变层420，其中0<y<2.5。
优选地，步骤S41和S42交替进行多次，即调节工艺气体压强和组分来制备TaOx和TaOy的多层阻变材料结构。该多层结构可以应用于阻变存储器的阻变层。
S5.在阻变材料层之上形成顶电极。
具体地，光刻制备出顶电极图形，并定义出阻变单元尺寸，随后磁控溅射Pt以形成顶电极500。
S6.去除步骤S4中溅射到底电极的底部表面的阻变材料TaOx和TaOy。
具体地，由于步骤S4中在底电极300顶部溅射阻变材料TaOx和TaOy时，由于溅射粒子是各个方向散射，故底电极300的表面也不可避免地形成了一些阻变材料，即底电极300阻变材料被覆盖了，需要进行清除处理。通常可采用光刻胶作为掩膜，用稀释氢氟酸湿法刻蚀掉底电极底部的钽氧化物，以及用丙酮浸泡去除残余的光刻胶。
如图2所示，本发明提出的基于上述方法形成的阻变式存储单元包括：底电极300、第一阻变层410、第二阻变层420以及顶电极500。此外，图中还示出了硅衬底100和二氧化硅隔离层200的部分。
本发明通过在室温环境下调节磁控溅射过程中工艺气体压强和氧气含量的百分比制备TaOx和TaOy双阻变层的阻变存储器。本发明所制备阻变单元的底电极、阻变层和顶电极均采用磁控溅射镀膜设备在室温环境下形成，对于电极图形和阻变单元尺寸的定义采用剥离工艺和湿法刻蚀工艺。本发明所提出的阻变存储器制备方法与CMOS后端工艺的集成只需一台磁控溅射镀膜设备，降低了集成的成本，增加了集成的便捷性。所制备阻变存储单元无需高电压形成过程，并且具有高耐久性，所以本发明既保证了阻变存储单元的性能和稳定性，又解决了开发满足性能要求的低温淀积工艺及能避免高温退火工艺的材料性能提升技术的技术难点。
需要说明的是，流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (1)
1.一种阻变式存储单元的形成方法，其特征在于，包括：
S1.提供硅衬底；
S2.在所述硅衬底之上形成隔离层；
S3.在所述隔离层之上形成底电极；
S4.在室温下通过磁控溅射以在所述底电极之上形成阻变材料层，其中，进一步包括：
S41.在第一压强、第一氛围中，通过磁控溅射在所述底电极之上形成TaOx的第一阻变层，其中0<x<2；和
S42.在第二压强、第二氛围中，通过磁控溅射在所述第一阻变层之上形成TaOy的第二阻变层，其中0<y<2.5，其中所述第一压强应小于第二压强，所述第一压强为10-3T，第二压强为10-3T-10-2T；
S5.在所述阻变材料层之上形成顶电极；以及
S6.去除所述步骤S4中溅射到所述底电极的表面的阻变材料TaOx和TaOy，
其中，所述第一氛围和第二氛围为氩气掺氧气的混合气体，其中第一氛围的氧气摩尔百分比小于第二氛围的氧气摩尔比百分比，所述第一氛围的氧气摩尔百分比小于5％，所述第二氛围的氧气摩尔百分比>4％，
其中，所述第一阻变层的厚度应大于第二阻变层的厚度，所述第一阻变层的厚度为10nm-80nm，第二阻变层的厚度为5-20nm，并且所述步骤S4重复多次以形成多层第一阻变层和多层第二阻变层的交替的多层阻变材料层结构，以及所述阻变单元和顶电极的图形是通过光刻和剥离工艺形成的。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210572687.7A CN103066206B (zh) | 2012-12-25 | 2012-12-25 | 一种阻变式存储单元及其形成方法 |
| US14/655,299 US20150325790A1 (en) | 2012-12-25 | 2013-12-25 | Method for forming resistive random access memory cell |
| PCT/CN2013/090442 WO2014101773A1 (en) | 2012-12-25 | 2013-12-25 | Method for forming resistive random access memory cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210572687.7A CN103066206B (zh) | 2012-12-25 | 2012-12-25 | 一种阻变式存储单元及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103066206A CN103066206A (zh) | 2013-04-24 |
| CN103066206B true CN103066206B (zh) | 2016-03-23 |
Family
ID=48108741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210572687.7A Active CN103066206B (zh) | 2012-12-25 | 2012-12-25 | 一种阻变式存储单元及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20150325790A1 (zh) |
| CN (1) | CN103066206B (zh) |
| WO (1) | WO2014101773A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103066206B (zh) * | 2012-12-25 | 2016-03-23 | 清华大学 | 一种阻变式存储单元及其形成方法 |
| CN103258953B (zh) * | 2013-05-28 | 2015-06-24 | 清华大学 | 阻变存储器中下电极层的形成方法 |
| CN106571289B (zh) * | 2015-10-13 | 2020-01-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN106374040B (zh) * | 2016-08-26 | 2019-06-21 | 电子科技大学 | 一种多层阻变存储器单元及其制备方法 |
| CN107122828B (zh) * | 2017-05-09 | 2020-05-05 | 清华大学 | 电路结构及其驱动方法、神经网络 |
| CN110739395A (zh) * | 2019-10-30 | 2020-01-31 | 上海华力微电子有限公司 | 阻变存储器及其制备方法 |
| CN111564555B (zh) * | 2020-05-20 | 2022-04-12 | 浙江大学 | 一种改善工作稳定性及存储窗口的阻变存储器及制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101542730A (zh) * | 2007-06-05 | 2009-09-23 | 松下电器产业株式会社 | 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100718155B1 (ko) * | 2006-02-27 | 2007-05-14 | 삼성전자주식회사 | 두 개의 산화층을 이용한 비휘발성 메모리 소자 |
| KR100785021B1 (ko) * | 2006-06-13 | 2007-12-11 | 삼성전자주식회사 | Ｃｕ2Ｏ를 포함한 비휘발성 가변 저항 메모리 소자 |
| JP4527170B2 (ja) * | 2006-11-17 | 2010-08-18 | パナソニック株式会社 | 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法 |
| CN101577307B (zh) * | 2008-05-05 | 2011-11-30 | 中芯国际集成电路制造(北京)有限公司 | 电阻存储器的存储单元及其制作方法 |
| US20120112153A1 (en) * | 2010-07-14 | 2012-05-10 | Takeki Ninomiya | Nonvolatile memory device and method of manufacturing the same |
| CN102593351A (zh) * | 2012-01-20 | 2012-07-18 | 北京大学 | 一种低功耗阻变存储器结构及制备方法 |
| CN103066206B (zh) * | 2012-12-25 | 2016-03-23 | 清华大学 | 一种阻变式存储单元及其形成方法 |
-
2012
- 2012-12-25 CN CN201210572687.7A patent/CN103066206B/zh active Active
-
2013
- 2013-12-25 WO PCT/CN2013/090442 patent/WO2014101773A1/en active Application Filing
- 2013-12-25 US US14/655,299 patent/US20150325790A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101542730A (zh) * | 2007-06-05 | 2009-09-23 | 松下电器产业株式会社 | 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014101773A1 (en) | 2014-07-03 |
| US20150325790A1 (en) | 2015-11-12 |
| CN103066206A (zh) | 2013-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103066206B (zh) | 一种阻变式存储单元及其形成方法 | |
| JP2019194156A (ja) | 無アルカリガラス | |
| TW201008890A (en) | Rare-earth-containing glass material and substrate and device comprising such substrate | |
| TWI620728B (zh) | Alkali-free glass substrate | |
| US20170131252A1 (en) | Micro heater, micro sensor and micro sensor manufacturing method | |
| KR102707568B1 (ko) | 다중막 식각액 조성물 및 이를 이용한 식각방법 및 이를 이용한 표시 장치용 어레이 기판의 제조방법 | |
| JP2010215463A (ja) | 無アルカリガラス | |
| KR20130068579A (ko) | 금속 배선 형성을 위한 식각액 조성물 | |
| EP3125306A1 (en) | Electrode having nano mesh multi-layer structure, using single crystal copper, and manufacturing method therefor | |
| CN102484138A (zh) | 布线层、半导体装置、液晶显示装置 | |
| TWI652243B (zh) | Alkali-free glass | |
| JP2004075494A (ja) | ガラス基板及びその製造方法 | |
| JP4862859B2 (ja) | ガラス基板 | |
| CN107601854A (zh) | 一种tft‑lcd基板玻璃的制备方法 | |
| CN103325941B (zh) | 阻变存储器中金属氧化物层的形成方法 | |
| JP4305338B2 (ja) | 酸化亜鉛膜のパターニング方法 | |
| CN105992749A (zh) | 无碱玻璃基板及无碱玻璃基板的减薄方法 | |
| CN104952914A (zh) | 一种氧化物半导体薄膜、薄膜晶体管、制备方法及装置 | |
| CN102564623A (zh) | 一种垂直结构场发射微机械温度传感器结构 | |
| TWI622566B (zh) | 無鹼玻璃 | |
| JP5882840B2 (ja) | ガラス組成物とそれを用いたディスプレイ用ガラス基板 | |
| JP2012188691A (ja) | Ｔｉ合金配線膜および電極、並びにＴｉ合金スパッタリングターゲット | |
| CN101867016A (zh) | 一种基于金属、氧化锌和重掺硅结构的电阻式存储器 | |
| CN102417297A (zh) | 无碱玻璃及平板显示面板 | |
| CN105590895B (zh) | 显示面板的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190709 Address after: 361022 Unit 0206, Unit 109, 62 Chengyi North Street, Xiamen Software Park Phase III, Fujian Province Patentee after: Xiamen Semiconductor Industry Technology Research and Development Co., Ltd. Address before: 100084 Haidian District 100084-82 mailbox in Beijing Patentee before: Tsinghua University |
|
| TR01 | Transfer of patent right |