[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN102859670B - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
CN102859670B
CN102859670B CN201180019930.6A CN201180019930A CN102859670B CN 102859670 B CN102859670 B CN 102859670B CN 201180019930 A CN201180019930 A CN 201180019930A CN 102859670 B CN102859670 B CN 102859670B
Authority
CN
China
Prior art keywords
film
target
sputtering
substrate
film build
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180019930.6A
Other languages
English (en)
Other versions
CN102859670A (zh
Inventor
西村麻美
笘井重和
矢野公规
笠见雅司
糸濑将之
松崎滋夫
江端一晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Publication of CN102859670A publication Critical patent/CN102859670A/zh
Application granted granted Critical
Publication of CN102859670B publication Critical patent/CN102859670B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明提供一种成膜方法，在包含稀有气体原子及水分子、且所述水分子的含量相对于所述稀有气体原子以分压比计为0.1～10％的气体的氛围下，溅射包含金属氧化物的靶材，在基板上形成薄膜。

Description

成膜方法
技术领域
本发明涉及成膜方法。
背景技术
场效应型晶体管作为半导体存储器集成电路的单位电子元件、高频信号放大元件、液晶驱动用元件等被广泛使用，目前，为最实用化的电子器件。其中，随着近年的显示装置的发展，不仅液晶显示装置(LCD)，而且在电致发光显示装置(EL)、场发射显示器(FED)等各种显示装置中，作为对显示元件施加驱动电压使显示装置驱动的开关元件，多用薄膜晶体管(TFT)。
在大型液晶显示装置的液晶驱动用晶体管中，目前一直使用非晶硅系半导体薄膜。但是，随着近年来更大型化、高精细化的要求，非晶硅中迁移率不足，因此，逐渐不能及时进行图像的写入。另外，关于有机电致发光(有机EL)显示器，在大型化技术的进展中，相对于背板，也要求大面积、均匀且高迁移率更高的材料。
因此，作为可以像非晶硅系半导体薄膜那样大面积化、次于晶体硅而迁移率较高的材料，由金属氧化物构成的透明半导体薄膜、特别是由氧化铟、氧化锌、氧化镓构成的氧化物半导体薄膜受到关注。
目前，为了控制膜的电气特性，用于TFT活性层的氧化物半导体膜普遍在导入有氧气的氛围中成膜。但是，存在由于氧分压的稍微振动，膜中的载流子浓度较大地变化，半导体特性变动的问题。
作为解决该问题的方法，已知通过提高溅射成膜时的功率密度，缓和膜中的载流子浓度的氧分压依赖性(专利文献1)。
但是，在提高功率密度的情况下，成膜速度变快，氧供给速度相对变慢，因此膜中的载流子浓度大概成为1018cm-3以上，存在在形成TFT时得不到良好的特性的问题。
为了解决上述问题，需要将载流子浓度设为1018cm-3以下，因此，必须提高氧分压。当提高氧分压时，成膜速度变慢，存在生产率变差这一另一问题。因此，在提高溅射成膜时的功率密度、加快成膜速度的状态下，制作使用了氧化物半导体的良好的薄膜晶体管是困难的。
专利文献2公开了使用导入水蒸气分压进行成膜的原子比In∶Ga∶Zn＝0.98∶1.02∶4的半导体膜且沟道层的厚度为45nm的顶栅型的薄膜晶体管。另外，在专利文献3中，公开有包含In、Zn的至少一方的元素及氢的非晶氧化物半导体。
但是，它们均是以4英寸以下的靶材进行应用的技术，关于设想为实际生产的高速成膜，具有改良的余地。
非专利文献3公开，在10-2pa以上的水蒸气分压下，形成原子比In∶Ga∶Zn＝1.3∶1.3∶1.0的半导体膜，并具有沟道层的膜厚为30nm的底栅构成且底接触结构的薄膜晶体管。
但是，导入水蒸气分压进行成膜的薄膜晶体管的电场迁移率为3cm2/Vs左右，与氧导入时相比特性变低，在用于大面积且高精细的显示装置时，特性不充分。
在上述问题的基础上，制造液晶显示器等平面显示器时的衬底的大小由于显示器的大型化及激烈的降低成本竞争而逐年增大，最近，需要制造使用3m见方以上的玻璃衬底的液晶面板。但是，当衬底尺寸变大时，进一步存在难于均匀地形成沟道层(半导体层)的膜厚及膜质，且由于膜厚及膜质的不均匀性引起的特性的不匀变大这一问题。
例如，当加厚沟道层的膜厚时，膜厚及膜质的均匀性提高，但在以IGZO为代表的氧化物半导体中，随着膜厚变厚，具有迁移率降低、阈值电压向负方向变大等问题(非专利文献1)。特别是在制造制造成本较低的沟道蚀刻型晶体管时，沟道层(半导体层)暴露在蚀刻液中，因此，在将衬底进行大型化时的不均匀性的问题显著(非专利文献2)。
因此，目前为止，使用氧化物半导体的薄膜晶体管通常以沟道层为50nm以下较薄的膜厚制作(非专利文献3)，人们需要沟道层的厚膜较厚(例如50nm以上，进而60nm以上、70nm以上)、迁移率、阈值电压等特性良好的薄膜晶体管。
在专利文献4、5中公开有使用AC溅射装置制造大面积ITO的例子。但是，在氧化物半导体的情况下，更重要的是氧缺陷的控制，不清楚半导体的载流子浓度对功率及频率如何影响。
在先技术文献
专利文献
专利文献1：国际公开第2009/084537号手册
专利文献2：日本特开2007-73697号公报
专利文献3：日本特开2010-80936号公报
专利文献4：日本特开2005-290550号公报
专利文献5：日本特开2007-031816号公报
非专利文献
非专利文献1：Kyoung-Seoketal.，SID08DIGEST，p633
非专利文献2：Je-hunLeeetal.，SID08DIGEST，p625
非专利文献3：TakafumiAoietal.，ThinSolidFilms518(2010)
发明内容
本发明的目的在于提供一种即使在溅射成膜时的功率密度较高的状态下，也不会降低成膜速度，且将膜中的载流子浓度抑制在1018cm-3以下的氧化物半导体膜的成膜方法。
另外，本发明的另一目的在于，提供一种即使沟道层(半导体层)的膜厚较厚，迁移率等晶体管特性也良好的薄膜晶体管。
本发明人等进行了锐意研究，结果发现，在溅射成膜时，代替导入氧，适当导入水蒸气，由此，即使在溅射成膜时的功率密度较高的状态下，也不会降低成膜速度，可将膜中的载流子浓度抑制在1018cm-3以下。
另外，通过使用所述成膜方法，发现不会延长制造时间的稳定的半导体膜的制造方法。
根据本发明，提供下面的成膜方法等。
1、一种成膜方法，在包含稀有气体原子及水分子、且所述水分子的含量相对于所述稀有气体原子以分压比计为0.1～10％的气体的氛围下，溅射包含金属氧化物的靶材，在基板上形成薄膜。
2、如1所述的成膜方法，其中，所述气体的压力为0.1～5.0Pa。
3、如1或2所述的成膜方法，其中，所述溅射为直流溅射。
4、如1或2所述的成膜方法，其中，所述溅射为交流溅射。
5、如3所述的成膜方法，其中，直流功率密度为1～5W/cm2。
6、如4所述的成膜方法，其中，将基板依次搬运至与在真空腔内隔开规定间隔并设的三个以上的靶材相对的位置；由交流电源向所述各靶材交互地施加负电位和正电位，使所述靶材上产生等离子体，在所述基板表面上形成薄膜；一边在将来自所述交流电源的输出的至少一个输出分支连接的两个以上的靶材之间进行施加电位的靶材的切换，一边进行所述成膜。
7、如4或6所述的成膜方法，其中，交流功率密度为5～20W/cm2。
8、如4、6及7中任一项所述的成膜方法，其中，所述交流电源的频率为10kHz～1MHz。
9、如1～8中任一项所述的成膜方法，其中，相对于基板的成膜面，垂直方向的成膜速度为1～100nm/min。
10、如1～9中任一项所述的成膜方法，其中，所述靶材及基板间的距离相对于基板的成膜面在垂直方向为1～15cm。
11、如1～10中任一项所述的成膜方法，其中，所述氛围的磁场强度为300～1000高斯。
12、如1～11中任一项所述的成膜方法，其中，
所述金属氧化物含有选自镓元素(Ga)、锌元素(Zn)及锡元素(Sn)构成的组中的1种以上的元素、及铟元素(In)，
靶材中的铟元素的含量满足下述原子比，
0.2≤[In]/全部金属原子≤0.8
式中，[In]为靶材中的铟元素的原子数，全部金属原子是指靶材中含有的全部金属原子的原子数。
13、如1～11中任一项所述的成膜方法，其中，
所述金属氧化物含有铟元素(In)、镓元素(Ga)及锌元素(Zn)，
靶材中的铟元素、镓元素及锌元素的含量满足下述原子比，
0＜[In]/[Ga]＜0.5
0.2＜[In]/([In]+[Ga]+[Zn])＜0.9
式中，[In]为靶材中的铟元素的原子数，[Ga]为靶材中的镓元素的原子数，[Zn]为靶材中的锌元素的原子数。
14、如1～11中任一项所述的成膜方法，其中，
所述金属氧化物含有铟元素(In)、锡元素(Sn)及锌元素(Zn)，
靶材中的铟元素、锡元素及锌元素的含量满足下述原子比，
0.2＜[In]/([In]+[Sn]+[Zn])＜0.9
0＜[Sn]/([In]+[Sn]+[Zn])＜0.5
式中，[In]为靶材中的铟元素的原子数，[Sn]为靶材中的锡元素的原子数，[Zn]为靶材中的锌元素的原子数。
15、一种氧化物半导体薄膜的制造方法，
将通过1～14中任一项所述的成膜方法得到的薄膜以150～400℃进行5～120分钟退火处理。
16、如15所述的氧化物半导体薄膜的制造方法，其中，
所述退火处理在至少含有氧的氛围下进行。
17、一种场效应型薄膜晶体管元件，
具备通过15或16所述的薄膜的制造方法得到的氧化物半导体薄膜。
18、如17所述的场效应型薄膜晶体管元件，其中，
所述氧化物半导体薄膜为沟道层。
19、如17或18所述的场效应型薄膜晶体管元件，其中，
迁移率为10cm2/Vs以上，阈值电压为-5～5V。
根据本发明，可提供即使在溅射成膜时的功率密度较高的状态下，也不会降低成膜速度，且将膜中的载流子浓度抑制在1018cm-3以下的氧化物半导体膜的成膜方法。
另外，根据本发明，可提供即使沟道层(半导体层)的膜厚较厚，迁移率等晶体管特性也良好的薄膜晶体管。
附图说明
图1是表示溅射装置的一个例子的主要部分的图；
图2是表示具备本发明的氧化物半导体而成的薄膜晶体管的一个实施方式的概略剖面图；
图3是具备本发明的氧化物半导体而成的薄膜晶体管的另一实施方式的概略剖面图；
图4是表示氧浓度或氢浓度与得到的薄膜的载流子浓度的关系的图。
具体实施方式
本发明的成膜方法，在包含稀有气体原子及水分子、且水分子的含量相对于稀有气体原子以分压比计为0.1～10％的气体氛围下，溅射由金属氧化物构成的靶材，在基板上形成薄膜。
另外，相对于稀有气体原子的水分子的分压比以[H2O]/([H2O]+[稀有气体原子])表示，[H2O]为气体氛围中的水分子的分压，[稀有气体原子]为气体氛围中的稀有气体原子的分压。
当使用本发明的成膜方法时，通过导入少量的水分子，向膜中掺入OH基，与导入氧进行成膜的情况相比，能够有效地避免氧缺陷的生成(载流子的产生)。另外，由于导入的水分子的量为少量，因此不会使溅射速度降低，能够成膜例如半导体膜。
溅射中的气体氛围，包含稀有气体原子及水分子，水分子的含量相对于稀有气体原子以分压比计为0.1～10％，优选为0.5～7％，更优选为1.0～5％，特别优选为1.0～3.0％。
溅射时的水的分压优选为5×10-3～5×10-1Pa。在不足5×10-3Pa的情况下，由于掺入至膜中的OH基的量变少，因此薄膜的氧化度不足，载流子浓度容易増加。当超过5×10-1Pa时，由于向膜中掺入大量的OH基，因此促进氧化，载流子浓度和迁移率变低。因此，在作为TFT元件时，场效应迁移率可能变得比希望的值更低。
最佳的水分压随着放电的功率密度及T-S距离等各种溅射的条件而发生变化。例如在放电的功率密度为2.5W/cm2的情况下，水分压优选为3×10-3pa～1.5×10-2pa，在放电的功率密度为5.0W/cm2的情况下，水分压优选为1×10-2Pa～1×10-1Pa，在放电的功率密度为7.4W/cm2的情况下，水分压优选为2.0×10-2pa～3.5×10-2pa的范围。通过将水分压设为这些范围，能够将得到的薄膜的载流子浓度设为1017cm-3级后半部分，在作为TFT元件时，能够得到10cm2/Vs以上的高场效应迁移率。
在水分子的含量相对于稀有气体原子以分压比计不足0.1％的情况下，由于未向膜中充分掺入OH基，因此不能得到氧缺陷的生成抑制效果，可能不能充分降低膜中的载流子浓度。另一方面，在水分子的含量相对于稀有气体原子以分压比计超过10％的情况下，由于向膜中过量掺入OH基而过量氧化，因此载流子浓度、迁移率降低，得到的TFT元件的迁移率可能降低。
另外，稀有气体原子没有特别限制，但优选为氩原子。另外，除了稀有气体原子及水以外，还可以在不影响TFT元件的范围内包含氧及氮。
如果气体氛围的压力(溅射压力)在等离子体可稳定放电的范围内，则没有特别限定，但优选为0.1～5.0Pa。
另外，溅射压力是指导入氩、水、氧等之后的溅射开始时系统内的总压力。
溅射的成膜速度相对于基板的成膜面在垂直方向通常为1～250nm，优选为1～100nm/min，更优选为10～80nm/min，特别优选为30～60nm/min。
在成膜速度不足1nm/min的情况下，由于成膜速度慢，因此生产率可能变差。另一方面，在成膜速度超过250nm/min的情况下，成膜速度过快，膜厚的控制性变差，并且OH基不能均匀地掺入膜中，可能损害特性的面内均匀性。另外，当成膜速度过快时，由于未向膜中充分掺入OH基，因此在溅射成膜时，可能需要导入过量的水分子。
靶材及基板之间的距离相对于基板的成膜面在垂直方向优选为1～15cm，更优选为5～15cm，进一步优选为4～8cm。
在该距离不足1cm的情况下，到达基板的靶材构成元素的粒子的动能变大，可能不能得到良好的膜特性，而且可能产生膜厚及电气特性的面内分布。另一方面，当靶材和基板的间隔超过15cm的情况下，到达基板的靶材构成元素的粒子的动能过小，不能得到细致的膜，可能不能得到良好的膜特性。
优选在磁场强度为300～1000高斯的氛围下进行溅射。
在磁场强度不足300高斯的情况下，由于等离子体密度变低，因此在高电阻的溅射靶材的情况下，可能不能溅射。另一方面，在超过1000高斯的情况下，膜厚及膜中的电气特性的控制性可能变差。
溅射的方法没有特别限定，也可以是等离子体活性较低的DC溅射及频率10MHz以下的高频溅射的任一种。另外，溅射也可以是脉冲溅射。
在此，DC溅射是指施加直流电源进行的溅射方法(直流溅射)，高频溅射(RF溅射)是指施加交流电源(交流溅射)进行的溅射。另外，脉冲溅射是指施加脉冲电压进行的溅射。
与DC溅射相比，RF溅射的等离子体密度较高，放电电压降低，因此，能够减少晶格的杂乱等且提高载流子迁移率。另外，通常，RF溅射的一方易于得到面内均匀性良好的膜。
因此，期待通过RF溅射得到的膜作为TFT元件时的场效应迁移率也变高。但是，与DC溅射相比，通常RF溅射的成膜较慢，因此，工业上采用DC溅射。
向DC溅射成膜时的靶材施加的功率密度优选为1～10W/cm2，更优选为2～5W/cm2。特别优选为2.5～5W/cm2。
在功率密度不足1W/cm2的情况下，成膜速度变慢，生产率可能变差，并且，放电还可能不稳定。另一方面，在溅射功率密度超过10W/cm2的情况下，成膜速度过快，膜厚的控制性及特性的均匀性可能变差。
作为优选的交流溅射具有下面的方法。
将基板依次搬运到与在真空腔内隔开规定间隔并设的三个以上的靶材相对的位置，从交流电源向上述各靶材交互施加负电位及正电位，使靶材上发生等离子体，在基板表面上成膜薄膜。
此时，一边在将来自交流电源的输出的至少一个输出分支连接的两个以上的靶材之间进行施加电位的靶材的切换，一边进行成膜。即，一边将来自上述交流电源的输出的至少一个输出进行分支，与两个以上的靶材连接，并对相邻的靶材施加不同的电位，一边进行成膜。
作为可以用于该溅射的装置，列举例如专利文献3中记载的大面积生产用的AC(交流)溅射装置。通过使用该装置，可以进一步高速成膜，另外，可以将膜载流子浓度设为再现性好的规定的值。
具体地讲，上述的AC溅射装置具有：真空槽、配置于真空槽内部的基板支架、配置于与该基板支架对向的位置的溅射源。图1中表示溅射源的主要部分。
溅射源具有多个溅射部，且分别具有板状的靶材100a～100f，当将各靶材100a～100f的被溅射的面设为溅射面时，各靶材以溅射面位于相同平面上的方式配置。
各靶材100a～100f形成为具有长度方向的细长的长方体，各靶材为同一形状，溅射面的长度方向的边缘部分(侧面)相互隔开规定间隔地平行配置。因此，邻接的靶材100a～100f的侧面平行。
在真空槽的外部配置有交流电源300a～300c，这些交流电源分别与每两个对应的电极连接。各交流电源300a～300c的每两个端子中，一端子与邻接的两个电极中的一方连接，另一端子与另一电极连接。
各交流电源300a～300c的两个端子输出正负不同极性的电压，由于与电极密接地安装靶材100a～100f，因此从交流电源300a～300c向邻接的两个靶材100a～100f施加相互不同极性的交流电压。因此，成为相互邻接的靶材100a～100f中，在一方为正电位时，另一方为负电位的状态。
在与电极的靶材100a～100f相反侧的面上配置有磁场形成机构200a～200f。各磁场形成机构200a～200f分别具有外周与靶材100a～100f的外周大致相等大小的细长的环状磁铁和比环状磁铁的长度更短的棒状磁铁。
各环状磁铁在对应的1个靶材100a～100f的正背面位置相对于靶材100a～100f的长度方向平行地配置。如上述，由于靶材100a～100f隔开规定间隔地平行配置，因此环状磁铁也隔开与靶材100a～100f相同间隔地配置。
在使用上述装置的情况下，功率密度优选为3～20W/cm2。在不足3W/cm2的情况下，成膜速度较慢，在生产上不经济。当超过20W/cm2时，靶材有时破损。功率密度更优选为5～20W/cm2，进一步优选为4～10W/cm2。
AC溅射的频率优选为10kHz～1MHz的范围。当不足10kHz时，可能产生噪音的问题。当超过1MHz时，由于等离子体扩展过大，因此在希望的靶材位置以外进行溅射，有时损坏均匀性。更优选的AC溅射的频率为20kHz～500kHz。
另外，在使用上述装置的情况下，成膜速度优选为70～250nm/min，更优选为100～200nm/min。
本发明的成膜方法所使用的靶材只要是包含金属氧化物的靶材就没有特别限定，优选为下面的第一～第三的靶材。
可以适用于本发明的成膜方法的第一靶材为包含金属氧化物的靶材，该金属氧化物含有选自镓元素(Ga)、锌元素(Zn)及锡元素(Sn)构成的组中的1种以上的元素、及铟元素(In)，靶材中的铟元素的含量满足下述原子比。
0.2≤[In]/全部金属原子≤0.8
(式中、[In]为靶材中的铟元素的原子数。
全部金属原子为靶材所含有的全部金属原子的原子数。)
上述原子比优选为0.25≤[In]/全部金属原子≤0.75，更优选为0.3≤[In]/全部金属原子≤0.7。
在[In]/全部金属原子(原子比)不足0.2的情况下，载流子浓度可能比半导体区域更低。另一方面，在[In]/全部金属原子(原子比)超过0.8的情况下，溅射的薄膜易于结晶化，在大面积成膜的情况下，面内的电气特性可能不均匀。
可以适用于本发明的成膜方法的第二靶材为包含金属氧化物的靶材，该金属氧化物含有铟元素(In)、镓元素(Ga)及锌元素(Zn)，靶材中的铟元素、镓元素及锌元素的含量满足下述原子比。
0＜[In]/[Ga]＜0.5
0.2＜[In]/([In]+[Ga]+[Zn])＜0.9
(式中，[In]为靶材中的铟元素的原子数，[Ga]为靶材中的镓元素的原子数，[Zn]为靶材中的锌元素的原子数。)
第二靶材的金属氧化物优选满足下述原子比。
0＜[In]/[Ga]＜0.45
0.3＜[In]/([In]+[Ga]+[Zn])＜0.9
第二靶材的金属氧化物更优选为下述原子比。
0＜[In]/[Ga]＜0.35
0.4＜[In]/([In]+[Ga]+[Zn])＜0.9
关于第二靶材的金属氧化物，即使任何组成区域均可以导入水分子得到进行溅射的效果，但在[In]/[Ga]为0.5以上的情况下，由于即使在导入氧分子进行成膜的情况下氧化效果也较大，因此载流子浓度过低，在将得到的薄膜用于TFT元件的情况下，仅能得到2cm2/Vs左右的场效应迁移率。在[In]/([In]+[Ga]+[Zn])为0.2以下的情况下，由于靶材的电阻成为高电阻，因此可能不能形成DC溅射或AC溅射。另外，在[In]/([In]+[Ga]+[Zn])为0.9以上的情况下，得到的薄膜易于结晶化，在大面积成膜的情况下，面内的电气特性可能不均匀。
在第二靶材中，通过减少镓元素的比例，增加铟元素的比例，能够提高载流子浓度、载流子迁移率，得到高场效应迁移率。
第二靶材的组成比若为例如0＜[In]/[Ga]＜0.45且0.3＜[In]/([In]+[Ga]+[Zn])＜0.9，则能够将场效应迁移率设为5～10cm2/Vs，若为0＜[In]/[Ga]＜0.35且0.4＜[In]/([In]+[Ga]+[Zn])＜0.9，则能够将场效应迁移率设为10cm2/Vs以上，因此优选。
可以适用于本发明的成膜方法的第三靶材为包含金属氧化物的靶材，该金属氧化物含有铟元素(In)、锡元素(Sn)及锌元素(Zn)，靶材中的铟元素、锡元素及锌元素的含量满足下述原子比。
0.2＜[In]/([In]+[Sn]+[Zn])＜0.9
0＜[Sn]/([In]+[Sn]+[Zn])＜0.5
(式中，[In]为靶材中的铟元素的原子数，[Sn]为靶材中的锡元素的原子数，[Zn]为靶材中的锌元素的原子数。)
第三靶材的金属氧化物优选满足下述原子比。
0.2＜[In]/([In]+[Sn]+[Zn])＜0.9
0＜[Sn]/([In]+[Sn]+[Zn])＜0.35
第三靶材的金属氧化物更优选满足下述原子比。
0.3＜[In]/([In]+[Sn]+[Zn])＜0.9
0＜[Sn]/([In]+[Sn]+[Zn])＜0.2
第三靶材的金属氧化物中，在[In]/([In]+[Sn]+[Zn])为0.2以下的情况下，由于靶材的电阻成为高电阻，因此可能不能形成DC溅射或AC溅射。另外，在[In]/([In]+[Sn]+[Zn])为0.9以上的情况下，得到的薄膜易于结晶化，在大面积成膜的情况下，面内的电气特性可能不均匀。另外，由于锡元素成为载流子散乱源，因此，在[Sn]/([In]+[Sn]+[Zn])为0.5以上的情况下，载流子迁移率变低，在将得到的薄膜用于TFT元件的情况下，场效应迁移率可能成为5cm2/Vs以下。
在第三靶材中，通过减少锡元素的比例，增加铟元素的比例，能够控制载流子浓度、载流子迁移率，得到高场效应迁移率。
第三靶材的组成比若为例如0.2＜[In]/([In]+[Sn]+[Zn])＜0.9且0＜[Sn]/([In]+[Sn]+[Zn])＜0.35，则可以将场效应迁移率设为5～10cm2/Vs，若为0.3＜[In]/([In]+[Sn]+[Zn])＜0.9且0＜[Sn]/([In]+[Sn]+[Zn])＜0.2，则可以将场效应迁移率设为10cm2/Vs以上。
在非专利文献3中，为了控制载流子浓度，靶材包含Ga元素，且Ga元素相对于靶材的全部金属元素的原子数比为0.33。
但是，在Ga元素的含量相对于靶材的全部金属元素的以原子数比超过0.33的情况下，Ga成为散乱源，得到的薄膜为半导体层的TFT元件的迁移率可能降低。另一方面，当Ga元素的含量相对于靶材的全部金属元素以原子数比计不足0.33时，成为散乱源的Ga成为少量，具有可期待较高的迁移率的优点，另一方面，具有难以将载流子浓度控制在1018cm-3以下的问题。
在本发明的成膜方法中，在使用Ga元素的含量相对于铟元素的原子数比不足0.5的第二靶材，或者不含有Ga元素的第三靶材进行成膜的情况下，也能够得到适宜的TFT元件。特别是在使用第三靶材的情况下，由于能够提高耐药品性，因此即使不形成蚀刻停止层，也可以利用湿式蚀刻形成源/漏电极，进而，能够制作适宜地动作的TFT元件，能够降低制造成本。
第一靶材的金属氧化物优选为实质上由铟元素、锌元素构成的氧化物或者仅由铟元素、锌元素构成的氧化物，同样，第二靶材的金属氧化物优选为实质上由铟元素、镓元素及锌元素构成的氧化物或者仅由铟元素、镓元素及锌元素构成的氧化物，第三靶材的金属氧化物优选为实质上由铟元素、锡元素及锌元素构成的氧化物或者仅由铟元素、锡元素及锌元素构成的氧化物。
第一～第三靶材在不损坏本发明效果的范围中，可以包含选自例如Mg、Ca、Sr、Ba、Ti、Zr、Hf、Al、Ge、Cu、Co、Fe、Ni、Mo及稀土元素、镧系元素的1种以上的元素。
通过将由本发明的成膜方法得到的薄膜进行退火处理，掺入至薄膜中的OH基作为O进入氧缺陷，由此能够降低载流子浓度。退火处理条件优选以150～400℃进行5～120分钟的退火处理。
在退火温度不足150℃的情况下，由于掺入膜中的OH基不能充分制作氧结合，因此难以得到降低载流子浓度的效果，在超过400℃的情况下，有结晶化进行的风险。关于处理时间也存在同样的情况。
上述退火处理只要在150℃～400℃的温度范围内，在氛围方面就没有特别限制，优选在至少含有氧的氛围下进行。通过在含有氧的氛围下进行，能够抑制在将退火处理后的薄膜形成TFT时的特性的不均。
将通过本发明的成膜方法得到的薄膜进行退火处理而得到的氧化物半导体(下面，有时只称为本发明的氧化物半导体)可以适用于作为薄膜晶体管的半导体薄膜。
含有本发明的氧化物半导体的场效应型晶体管是场效应迁移率及on-off比高、显示常断并且夹断清晰的晶体管。另外，包含本发明的氧化物半导体的场效应型晶体管可以将氧化物半导体在低温下成膜，因此，可以在无碱玻璃等耐热温度具有界限的基板上构成。
本发明的氧化物半导体通常在n型区域中使用，但可以通过与P型Si系半导体、P型氧化物半导体、P型有机半导体等各种P型半导体组合而用于PN结型晶体管等各种半导体器件中。另外，也可在逻辑电路、存储电路、差动放大电路等各种集成电路中应用TFT。另外，除了场效应型晶体管以外，也可适应于静电感应晶体管、肖特基势垒晶体管、肖特基二极管、电阻元件中。
晶体管的构成可以没有限制的利用底栅、顶栅、底接触、顶接触等公知的构成。特别是，底栅构成得到比非晶硅及ZnO的TFT高的性能，因此有利。底栅构成易于减少制造时的掩模个数，易于降低大型显示器等用途的制造成本，因此优选。
作为大面积的显示器用，特别优选沟道蚀刻型的底栅构成的薄膜晶体管。沟道蚀刻型的底栅构成的薄膜晶体管可以在光刻工序时的光掩模的数量较少的低成本的条件下制造显示器用面板。其中，沟道蚀刻型的底栅构成顶接触结构的薄膜晶体管的迁移率等特性良好，易于工业化，因此特别优选。
包含本发明的氧化物半导体的场效应型晶体管，即使在目前难以得到良好的特性的半导体膜的膜厚为50nm以上、进而为60nm以上、70nm以上的情况下，也可适宜地动作。另外，包含本发明的氧化物半导体的场效应型晶体管具有适宜的迁移率、通断比及S值。
另外，半导体膜的膜厚的上限为例如100nm。
包含本发明的氧化物半导体的场效应型晶体管的S值优选为1V/decade以下，更优选为0.7V/decade以下，特别优选为0.5V/decade以下。当S值的值超过1V/decade时，存在驱动电压变高等晶体管不能呈现良好的开关特性的风险。
包含本发明的氧化物半导体的场效应型晶体管的阈值电压通常为-5.0～5.0V，优选为-1.0～2.0V，更优选为-1.0～1.0V，进一步优选为0～1.0V。当比5V大时，存在驱动电压变大、消耗功率变大等风险，当比-5V小时，存在消耗功率变大的风险。
包含本发明的氧化物半导体的场效应型晶体管的沟道长度只要是通常使用的范围就没有特别限制，通常为10～70μm，优选为20～50μm。
包含本发明的氧化物半导体的场效应型晶体管的沟道宽度通常为10～100μm，优选为20～70μm。
为了显示器的高精细化，需要微小地形成TFT。在该情况下，为了得到希望的接通电流，在TFT沟道层所使用的半导体膜中需要较高的迁移率。
包含本发明的氧化物半导体的场效应型晶体管具有较高的迁移率，因此可期待也适用于1～10μm区域、进而2～8μm的区域中。另外，关于沟道宽度，可期待包含本发明的氧化物半导体的场效应型晶体管也适用于1～10μm的区域、进而2～8μm的区域中。
图2是表示具备本发明的氧化物半导体而成的薄膜晶体管的一个实施方式的概略剖面图。
场效应型晶体管即薄膜晶体管1为底栅型，在玻璃基板60上形成有栅电极30，在栅电极30上形成有栅极绝缘膜50。在栅极绝缘膜50上形成有氧化物半导体膜40，另外，在氧化物半导体膜40上分开形成有漏电极10和源电极20。
形成漏电极10、源电极20及栅电极30的各电极的材料中没有特别限制，可以任意选择通常使用的材料。
例如，可以使用ITO、IZO、ZnO、SnO2等透明电极、Al、Ag、Cu、Cr、Ni、Mo、Au、Ti、Ta等金属电极或包含它们的合金金属电极。
漏电极10、源电极20及栅电极30的各电极也可以设为层叠有不同的两层以上的导电层的多层构造，例如图3中，各电极10、20及30分别由第一导电层31、21、11及第二导电层32、22、12构成。特别是源电极或漏电极对低电阻配线的要求较高，因此，有时利用Ti及Mo等密接着性优异的金属夹入使用Al或Cu等良导体。
形成栅极绝缘膜50的材料没有特别限制，可任意选择通常使用的材料。
作为栅极绝缘膜50的材料，可以使用例如SiO2、SiNx、Al2O3、Ta2O5、TiO2、MgO、ZrO2、CeO2、K2O、Li2O、Na2O、Rb2O、Sc2O3、Y2O3、HfO3、CaHfO3、PbTi3、BaTa2O6、SrTiO3、AlN等化合物。它们中，优选的是SiO2、SiNx、Al2O3、Y2O3、HfO3、CaHfO3，更优选的是SiO2、SiNx、Y2O3、HfO3、CaHfO3。
另外，上述氧化物的氧数也可以未必与化学计量比一致(例如，也可以为SiO2，也可以为SiOx)。
栅极绝缘膜50也可以为层叠有不同的两层以上的绝缘膜的构造。另外，栅极绝缘膜50也可以是结晶、多晶、非晶的任一种，但工业上，优选易于制造的多晶或非晶。
氧化物半导体膜40是通过本发明的成膜方法得到的氧化物半导体。
氧化物半导体膜40通常利用霍尔测定求得的载流子密度不足1018cm-3，优选不足5×1017cm-3，更优选不足1×1017cm-3。在载流子密度为1018cm-3以上的情况下，漏电流可能变大。
另外，作为载流子密度的下限，虽然根据具备氧化物半导体膜40的元件的用途而定，但优选设为例如1015cm-3以上。
氧化物半导体膜40的电阻率，利用四端子法求得的值通常为10-1～108Ωcm，优选为101～107Ωcm，更优选为102～106Ωcm。
在电阻率不足10-1Ωcm的情况下，容易漏电，可能不能作为半导体薄膜发挥作用。另一方面，在电阻率超过108Ωcm的情况下，当未施加较强的电场时，可能不能作为半导体发挥作用。
氧化物半导体膜40的膜厚根据氧化物半导体40本身的电阻率而适当选定最佳的值，从均匀性的观点出发，优选膜厚较厚，从成膜时间(工序的周期时间)的观点出发，优选膜厚较薄。
氧化物半导体膜40的膜厚通常为20～500nm，优选为50～150nm，更优选为60～140nm，进一步优选为70～130nm，特别优选为70～110nm。
在氧化物半导体的膜厚不足20nm的情况下，由于进行大面积成膜时的膜厚的不均匀性，制作的TFT特性可能不均匀。另一方面，在膜厚超过500nm的情况下，成膜时间变长，工业上可能不能采用。
薄膜晶体管1的场效应迁移率通常为1cm2/Vs以上，优选为5cm2/Vs以上，更优选为10cm2/Vs以上，进一步优选为18cm2/Vs以上，特别优选为30cm2/Vs以上，最优选为50cm2/Vs以上。
在场效应迁移率不足1cm2/Vs的情况下，开关速度可能变慢。另外，场效应迁移率的上限为例如500cm2/Vs。
薄膜晶体管1的on-off比通常为103以上，优选为104以上，更优选为105以上，进一步优选为106以上，特别优选为107以上。
另外，从低消耗功率的观点来看，优选的是，薄膜晶体管1的阈值电压(Vth)为正电压而成为常断。当阈值电压(Vth)为负电压而成为常通时，消耗功率可能变大。
包含本发明的氧化物半导体的场效应型晶体管的制造方法可以通过例如下面的方法制造。
首先，在绝缘性基板上形成金属膜，并形成栅电极。适宜使用Mo、Al、Cr及以它们为主要成分的合金作为金属膜。也可以使用这些金属膜的层叠膜。
通过等离子体CVD法，在栅电极及绝缘性基板上形成栅极绝缘膜。接着，通过溅射法形成成为沟道的半导体层。接着，经由光刻工序及蚀刻工序，将成为TFT的区域的半导体层形成岛状。然后，形成用于形成源电极、漏电极的第二金属膜。与栅电极一样，该第二金属膜中可以使用Al、Cr、Mo、包含它们的合金等材料。也可以利用层叠膜构成。
将成膜了的第二金属膜通过光刻工序、蚀刻工序得到希望形状的源电极、漏电极的图案，由此，得到晶体管。
【实施例】
实施例1～30
在磁控溅射装置上安装具有表1～3所示的靶材组成的2英寸的靶材，作为基板A1，安装厚度100nm的带有热氧化膜的硅片，及作为基板B1，安装载玻片(Corning社制#1737)。
将基板搬运到腔内后，设为规定的到达压力，之后，导入表1～3所示的分压比的Ar气体及H2O气体，利用表1～3所示的溅射条件在基板A1及基板B1上分别形成膜厚50nm的非晶质膜。
在表1～3所示的退火条件下，将得到的薄膜在烤箱中进行退火处理，得到在基板A1及基板B1上层叠而成的氧化物半导体。
将具备加热处理后的氧化物半导体而成的基板B1切割为1cm2，对4角施加Au电极。利用银糊剂粘接Au电极和铜线，作为霍尔效应测定用元件B1，评价了载流子浓度。将结果在表1～3中表示。
另外，载流子浓度的测定通过在室温下使用ResiTest8300型(东阳Technica社制)进行霍尔效应测定而求得。
将具备加热处理后的氧化物半导体而成的基板A1再次安装到2英寸阴极的磁控溅射装置上，在阴极安装Au靶材，使用专用的金属掩膜，以成为W/L＝1000/200μm的方式成膜Au电极，制造TFT元件A1。
将得到的TFT元件A1安装至keithley4200SCS，以漏电压Vds＝10V及栅电压Vgs＝-20～20V的条件评价了传输特性。将结果在表1～3中表示。
比较例1～12及参考例1～2
使用具有表4及5所示的靶材组成的靶材，导入表4及5所示的分压比的Ar气体及H2O气体(比较例5～6及参考例1～2)或Ar气体及O2气体(比较例1～4、7～12)，利用表4及5所示的条件进行非晶质膜的成膜及退火处理，其它与实施例1～30一样，制造氧化物半导体，与实施例1～30一样，制造霍尔效应测定用元件B1并评价载流子浓度，及制造TFT元件A1并评价传输特性。将结果在表4及5中表示。
[表1]
[表2]
[表3]
[表4]
[表5]
图4中表示基于实施例及比较例的结果，氧浓度或氢浓度与得到的薄膜的载流子浓度的关系。
实施例31
制作底栅构造顶接触结构的场效应晶体管。
将原子比为In∶Sn∶Zn＝36∶15∶49的ITZO溅射靶材安装至DC磁控溅射成膜装置上进行溅射，在带有热氧化膜(100nm)的硅基板上成膜半导体层(膜厚80nm)。
溅射条件设为，到达压力2×10-4pa、溅射压力0.65Pa、分压比[H2O]/([H2O]+[Ar])＝3％、分压比[O2]/([O2]+[Ar])＝0％、功率密度5.0W/cm2、T-S距离5cm、成膜速度95nm/min。
对得到的半导体层进行光刻，构成半导体区域(所谓的岛)，在大气下以300℃进行1小时的热处理。形成光致抗蚀剂膜后，利用DC溅射成膜Ti/Au/Ti的层叠金属膜，利用剥离进行图案化，分别形成源电极及漏电极。然后，在大气下以300℃进行1小时的热处理。
接着，利用等离子体CVD按照SiOx及SiNx的顺序成膜，分别形成第一保护层、第二保护层。形成接触孔并与外部配线连接。然后，在大气下，以300℃进行1小时的热处理，W＝20μm及L＝20μm，制造将Si基板设为栅电极的底栅构成且顶接触结构的场效应型晶体管。
对得到的场效应型晶体管进行其特性评价。
其结果，场效应迁移率为21cm2/Vs，通断(on-off)比为108以上，阈值电压为0.3V，S值为0.2V/decade。
上述评价使用半导体参数分析仪(keithley 4200)，在大气压下的干燥氮氛围下、室温、遮光环境下进行评价。
比较例13
将半导体层成膜时的水蒸气分压及氧分压分别设为分压比[H2O]/([H2O]+[Ar])＝0％、分压比[O2]/([O2]+[Ar])＝10％，其它与实施例31一样，制造并评价了场效应型晶体管。
其结果，得到的场效应型晶体管为阈值电压-20V以下的常通(normallyon)状态。在氧分压控制下，确认难以制作沟道层为80nm的薄膜晶体管。
实施例32
在源电极及漏电极中使用Mo，使用磷酸系湿式蚀刻液，对沟道层上的Mo电极进行湿式蚀刻，由此，制造沟道蚀刻型底栅构成且顶接触结构的场效应型晶体管，除此之外，与实施例31一样，制作并评价了场效应型晶体管。
其结果，得到的场效应型晶体管的场效应迁移率为19cm2/Vs，通断比为108以上，阈值电压为0.3V，S值为0.2V/decade。
实施例33
在室温下，在玻璃基板上进行RF溅射，层叠200nm的钼金属后，利用干式蚀刻进行图案化，制作栅电极。栅电极在蚀刻后成为正锥形(日文：順テ一ハ°)。利用等离子体化学气相生长装置(PECVD)，在层叠有栅电极的基板上按照SiNx、SiO2的顺序成膜，并将层叠膜设为栅极绝缘膜。
在DC磁控溅射成膜装置上安装与实施例31相同的溅射靶材，在与实施例31相同的条件下溅射，在栅极绝缘膜上成膜半导体层(膜厚80nm)。然后，以300℃进行1小时的热处理。
在PECVD中成膜SiOx，形成SiOx薄膜。接着，形成抗蚀剂膜并进行图案化。利用干式蚀刻(RIE)对薄膜进行图案化形成第一保护层(蚀刻阻挡层)。涂敷并形成剥离用的光致抗蚀剂膜后，利用DC溅射形成Ti/Au/Ti的金属层叠膜，并进行剥离及图案化，分别形成源电极及漏电极。另外，在PECVD(PECVD SiNx：H)中成膜SiNx并作为第二保护层。形成接触孔且与外部配线连接。然后，在大气下，以300℃进行1小时的热处理，制造W＝20μm、L＝20μm的底栅构造的蚀刻阻挡层型场效应型晶体管。
与实施例31一样，对得到的场效应型晶体管进行评价。
其结果，场效应迁移率为18cm2/Vs，通断比为108以上，阈值电压为0.3V，S值为0.2V/decade。
实施例34
使用图1的成膜装置，不加热宽度1100mm、长度1250mm、厚度0.7mm的玻璃基板而利用表6的条件进行溅射。
在此，使用In∶Sn∶Zn(原子比)＝36∶15∶49且宽度200mm、长度1700mm、厚度10mm的6个靶材100a～100f，将各靶材100a～100f以与基板的宽度方向平行、靶材间的距离成为2mm的方式进行配置。与靶材100a～100f一样，磁场形成机构200a～200f的宽度设为200nm。
从气体供给系统，分别以99∶1的流量比向系统内导入作为溅射气体的Ar和H2O。此时的成膜氛围为0.5Pa。交流电源的功率设为3W/cm2(＝10.2kW/3400cm2)，频率设为10kHz。
用以上的条件成膜8秒，当测定得到的ITZO的膜厚时，为15nm。成膜速度为高速，为112.5nm/分钟，为适于量产的结果。
另外，将这样得到的带有ITZO的玻璃基板放入电炉中，以空气中400℃、15分钟的条件进行热处理后，切出1cm2尺寸，进行4探针法的霍尔测定。其结果，确认载流子浓度为2.5×1016cm-3，进行了充分半导体化。
实施例35～实施例39
如表6那样变更靶材组成和溅射条件，其它与实施例34一样，得到半导体薄膜。另外，与实施例34一样，在热处理后进行霍尔测定，全部确认到进行了半导体化，实施例38中的靶材是将实施例10的Zn中的1at％份变换为Sn而得的。
比较例14
如表6那样变更溅射条件，其它与实施例34一样，得到半导体薄膜。导入气体中不使用水而导入氩和氧，成膜ITZO。霍尔测定的结果，载流子浓度为2.5×1017cm-3，进行了半导体化，但成膜速率为36nm/分，较慢。认为该成膜速率在量产上还残留有问题。
比较例15
在比较例14中，使输出功率增加为20W/cm2，进行高速成膜。由此，成膜速率上升为90nm/分。但是，载流子浓度为7.5×1018cm-3，未进行半导体化。
比较例16
如表6那样变更溅射条件，其它与比较例14一样，得到半导体薄膜。载流子浓度为5.5×1019cm-3，未进行半导体化。
[表6]
实施例40～46
在磁控溅射装置上安装具有表7所示的靶材组成的2英寸的靶材，作为基板A1，安装厚度100nm的带有热氧化膜的硅片，及作为基板B1，安装载玻片(coning社制#1737)。
将基板搬运到腔内后，设为规定的到达压力，之后，导入表7所示的分压比的Ar气体及H2O气体，利用表7所示的溅射条件在基板A1及基板B1上分别成膜膜厚50nm的非晶质膜。
在表7所示的退火条件下，将得到的薄膜在烤箱中进行退火处理，得到在基板A1及基板B1上层叠而成的氧化物半导体。
将具备加热处理后的氧化物半导体而成的基板B1切割为1cm2，对4角施加Au电极。利用银糊剂粘接Au电极和铜线，作为霍尔效应测定用元件B1，评价载流子浓度。将结果在表7中表示。
另外，载流子浓度的测定通过在室温下使用ResiTest8300型(东阳Technica社制)进行霍尔效应测定求得。
将具备加热处理后的氧化物半导体而成的基板A1再次安装到2英寸阴极的磁控溅射装置上，在阴极安装Au靶材，使用专用的金属掩膜，以成为W/L＝1000/200μm的方式成膜Au电极，制造TFT元件A1。
将得到的TFT元件A1安装至keithley4200SCS，以漏电压Vds＝10V及栅电压Vgs＝-20～20V的条件评价传输特性。将结果在表7中表示。
实施例47～51
使用具有表8所示的靶材组成的靶材，导入表8所示的分压比的Ar气体及H2O气体，以表8所示的条件进行非晶质膜的成膜及退火处理，其它与实施例40～46一样，制造氧化物半导体，与实施例40～46一样，制造霍尔效应测定用元件B1，评价载流子浓度及制造TFT元件A1并评价传输特性。将结果在表8中表示。
[表7]
[表8]
产业上的可利用性
通过本发明的氧化物半导体的制造方法得到的氧化物半导体可以作为薄膜晶体管等场效应型晶体管的半导体薄膜广泛利用。
上述中，对本发明的几个实施方式及/或实施例进行了详细说明，但不实质性地脱离本发明新型的指示及效果，从业人员对作为这些示例的实施方式及/或实施例施加大量的变更是容易的。因此，这些大量的变更包含于本发明的范围内。
本说明书中记载的文献内容全文在此引用。

Claims (26)

1.一种成膜方法，在包含稀有气体原子及水分子、且所述水分子的含量相对于所述稀有气体原子以分压比计为0.1～10％的气体的氛围下，在直流功率密度为1～10W/cm2的条件下，直流溅射包含金属氧化物的靶材，在基板上形成薄膜。
2.如权利要求1所述的成膜方法，其中，
直流功率密度为1～5W/cm2。
3.一种成膜方法，在包含稀有气体原子及水分子、且所述水分子的含量相对于所述稀有气体原子以分压比计为0.1～10％的气体的氛围下，在交流功率密度为3～20W/cm2的条件下，交流溅射包含金属氧化物的靶材，在基板上形成薄膜。
4.如权利要求3所述的成膜方法，其中，
将基板依次搬运至与在真空腔内隔开规定间隔并设的三个以上的靶材相对的位置，
由交流电源向所述各靶材交互地施加负电位和正电位，使所述靶材上产生等离子体，在所述基板表面上形成薄膜，
一边在将来自所述交流电源的输出的至少一个输出分支连接的两个以上的靶材之间进行施加电位的靶材的切换，一边进行所述成膜。
5.如权利要求3所述的成膜方法，其中，
交流功率密度为5～20W/cm2。
6.如权利要求3所述的成膜方法，其中，
所述交流电源的频率为10kHz～1MHz。
7.如权利要求1或3所述的成膜方法，其中，
所述气体的压力为0.1～5.0Pa。
8.如权利要求1或3所述的成膜方法，所述气体的压力为0.65～5.0Pa。
9.如权利要求1或3所述的成膜方法，所述溅射时的水的分压为5×10-3Pa～5×10-1Pa。
10.如权利要求1所述的成膜方法，所述溅射时的放电功率密度为2.5W/cm2时，所述水的分压为3×10-3Pa～1.5×10-2Pa。
11.如权利要求1或3所述的成膜方法，所述溅射时的放电功率密度为5.0W/cm2时，所述水的分压为1×10-2Pa～1×10-1Pa。
12.如权利要求1或3所述的成膜方法，所述溅射时的放电功率密度为7.4W/cm2时，所述水的分压为2.0×10-2Pa～3.5×10-2Pa。
13.如权利要求1或3所述的成膜方法，其中，
相对于基板的成膜面，垂直方向的成膜速度为1～100nm/min。
14.如权利要求1或3所述的成膜方法，其中，
所述靶材及基板间的距离相对于基板的成膜面在垂直方向为1～15cm。
15.如权利要求1或3所述的成膜方法，其中，
所述靶材及基板间的距离相对于基板的成膜面在垂直方向为4～8cm。
16.如权利要求1或3所述的成膜方法，其中，
所述氛围的磁场强度为300～1000高斯。
17.如权利要求1或3所述的成膜方法，其中，
所述金属氧化物含有选自镓元素Ga、锌元素Zn及锡元素Sn构成的组中的1种以上的元素、及铟元素In，
靶材中的铟元素的含量满足下述原子比，
0.2≦[In]/全部金属原子≦0.8
式中，[In]为靶材中的铟元素的原子数，全部金属原子是指靶材中含有的全部金属原子的原子数。
18.如权利要求1或3所述的成膜方法，其中，
所述金属氧化物含有铟元素In、镓元素Ga及锌元素Zn，
靶材中的铟元素、镓元素及锌元素的含量满足下述原子比，
0＜[In]/[Ga]＜0.5
0.2＜[In]/([In]+[Ga]+[Zn])＜0.9
式中，[In]为靶材中的铟元素的原子数，[Ga]为靶材中的镓元素的原子数，[Zn]为靶材中的锌元素的原子数。
19.如权利要求1或3所述的成膜方法，其中，
所述金属氧化物含有铟元素In、锡元素Sn及锌元素Zn，
靶材中的铟元素、锡元素及锌元素的含量满足下述原子比，
0.2＜[In]/([In]+[Sn]+[Zn])＜0.9
0＜[Sn]/([In]+[Sn]+[Zn])＜0.5
式中，[In]为靶材中的铟元素的原子数，[Sn]为靶材中的锡元素的原子数，[Zn]为靶材中的锌元素的原子数。
20.一种氧化物半导体薄膜的制造方法，
将通过权利要求1～19中任一项所述的成膜方法得到的薄膜以150～400℃进行5～120分钟退火处理。
21.如权利要求20所述的氧化物半导体薄膜的制造方法，其中，
所述退火处理在至少含有氧的氛围下进行。
22.一种场效应型薄膜晶体管元件，
具备通过权利要求20所述的薄膜的制造方法得到的氧化物半导体薄膜。
23.如权利要求22所述的场效应型薄膜晶体管元件，其中，
所述氧化物半导体薄膜为沟道层。
24.如权利要求22所述的场效应型薄膜晶体管元件，其中，
迁移率为10cm2/Vs以上，阈值电压为-5～5V。
25.如权利要求22所述的场效应型薄膜晶体管元件，其中，
所述氧化物半导体薄膜的膜厚为50nm以上100nm以下。
26.如权利要求22所述的场效应型薄膜晶体管元件，其中，
所述氧化物半导体薄膜中的载流子浓度为1018cm-3以下。
CN201180019930.6A 2010-04-22 2011-04-20 成膜方法 Expired - Fee Related CN102859670B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010-099172 2010-04-22
JP2010099172 2010-04-22
JP2011003354 2011-01-11
JP2011-003354 2011-01-11
PCT/JP2011/002321 WO2011132418A1 (ja) 2010-04-22 2011-04-20 成膜方法

Publications (2)

Publication Number Publication Date
CN102859670A CN102859670A (zh) 2013-01-02
CN102859670B true CN102859670B (zh) 2015-09-02

Family

ID=44833959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180019930.6A Expired - Fee Related CN102859670B (zh) 2010-04-22 2011-04-20 成膜方法

Country Status (5)

Country Link
JP (1) JPWO2011132418A1 (zh)
KR (2) KR20170092716A (zh)
CN (1) CN102859670B (zh)
TW (1) TWI525205B (zh)
WO (1) WO2011132418A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6078288B2 (ja) * 2012-06-13 2017-02-08 出光興産株式会社 スパッタリングターゲット、半導体薄膜及びそれを用いた薄膜トランジスタ
JP5965338B2 (ja) * 2012-07-17 2016-08-03 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP6052967B2 (ja) * 2012-08-31 2016-12-27 出光興産株式会社 スパッタリングターゲット
JP6006055B2 (ja) * 2012-09-07 2016-10-12 出光興産株式会社 スパッタリングターゲット
JP6284710B2 (ja) * 2012-10-18 2018-02-28 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP5947697B2 (ja) * 2012-10-19 2016-07-06 出光興産株式会社 スパッタリングターゲット
WO2014073213A1 (ja) * 2012-11-08 2014-05-15 出光興産株式会社 スパッタリングターゲット
JP6059513B2 (ja) * 2012-11-14 2017-01-11 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
TW201422835A (zh) * 2012-12-03 2014-06-16 Solar Applied Mat Tech Corp 濺鍍靶材及導電金屬氧化物薄膜
JP2014114498A (ja) * 2012-12-12 2014-06-26 Ulvac Japan Ltd スパッタ装置
WO2014112363A1 (ja) * 2013-01-15 2014-07-24 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2014218706A (ja) * 2013-05-09 2014-11-20 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
JP2015018959A (ja) * 2013-07-11 2015-01-29 出光興産株式会社 酸化物半導体及び酸化物半導体膜の製造方法
CN103943683B (zh) * 2013-12-06 2017-12-26 山东大学（威海） 一种铟锡锌氧化物同质薄膜晶体管及其制备方法
TWI643969B (zh) 2013-12-27 2018-12-11 日商半導體能源研究所股份有限公司 氧化物半導體的製造方法
KR20180121520A (ko) * 2016-02-29 2018-11-07 스미토모 긴조쿠 고잔 가부시키가이샤 산화물 반도체 박막, 산화물 반도체 박막의 제조 방법 및 그것을 이용한 박막 트랜지스터
US10643843B2 (en) 2016-06-12 2020-05-05 Beijing Naura Microelectronics Equipment Co., Ltd. Film forming method and aluminum nitride film forming method for semiconductor apparatus
CN107492478B (zh) * 2016-06-12 2019-07-19 北京北方华创微电子装备有限公司 半导体设备的成膜方法以及半导体设备的氮化铝成膜方法
US20240102152A1 (en) * 2020-05-11 2024-03-28 Yun-Chu TSAI Method of depositing layers of a thin-film transistor on a substrate and sputter deposition apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057339A (zh) * 2004-11-10 2007-10-17 佳能株式会社 无定形氧化物和场效应晶体管
TW200937638A (en) * 2007-12-13 2009-09-01 Idemitsu Kosan Co Field effect transistor using oxide semiconductor and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335046A (ja) * 1994-06-14 1995-12-22 Idemitsu Kosan Co Ltd 導電性透明基材の製造方法
JP2010103451A (ja) * 2007-11-26 2010-05-06 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた電界発光装置
CN101910450B (zh) * 2007-12-27 2012-08-29 Jx日矿日石金属株式会社 a-IGZO氧化物薄膜的制备方法
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101057339A (zh) * 2004-11-10 2007-10-17 佳能株式会社 无定形氧化物和场效应晶体管
TW200937638A (en) * 2007-12-13 2009-09-01 Idemitsu Kosan Co Field effect transistor using oxide semiconductor and method for manufacturing the same

Also Published As

Publication number Publication date
KR20170092716A (ko) 2017-08-11
JPWO2011132418A1 (ja) 2013-07-18
TWI525205B (zh) 2016-03-11
WO2011132418A1 (ja) 2011-10-27
CN102859670A (zh) 2013-01-02
KR20130079348A (ko) 2013-07-10
TW201142054A (en) 2011-12-01

Similar Documents

Publication Publication Date Title
CN102859670B (zh) 成膜方法
CN101309864B (zh) 半导体薄膜及其制造方法以及薄膜晶体管
CN101312912B (zh) 半导体薄膜及其制造方法以及薄膜晶体管
JP5510767B2 (ja) 薄膜トランジスタおよびその製造方法
CN103732790B (zh) 溅射靶
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
KR20130139915A (ko) 반도체 박막, 박막 트랜지스터 및 그의 제조방법
CN103346089B (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
CN106129086B (zh) Tft基板及其制作方法
KR20150143534A (ko) 산화물 반도체 타깃, 산화물 반도체막 및 그 제조 방법, 및 박막 트랜지스터
CN105321827A (zh) 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管
JP2014056945A (ja) アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
Park et al. Achieving High Field-effect Mobility Exceeding 90 cm 2/Vs in a-IGZTO Transistors with Excellent Reliability
CN106876451A (zh) 薄膜晶体管及其制备方法、阵列基板
CN103022146A (zh) 一种氧化物半导体材料及薄膜晶体管
US11049976B2 (en) Thin-film transistor, oxide semiconductor film, and sputtering target
JP5702447B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI767186B (zh) 氧化物半導體薄膜、薄膜電晶體及濺鍍靶
WO2016035503A1 (ja) 薄膜トランジスタ
CN107527946A (zh) 氧化物半导体薄膜、氧化物薄膜晶体管及其制备方法
JP2014222690A (ja) 半導体装置
Chen et al. Analysis of Wet Etching Characteristics of a-IGZO Thin Film
JP2014055324A (ja) 酸化物半導体膜の製造方法
JP2014241402A (ja) 酸化物半導体薄膜
KR20090124656A (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150902

Termination date: 20190420