CN102832232B - 一种高维持电压的可控硅横向双扩散金属氧化物半导体管 - Google Patents

Abstract

一种高维持电压的可控硅横向双扩散金属氧化物半导体管，包括：N型衬底，在N型衬底上设有埋氧，在埋氧上设有N型外延层，在N型外延层的内部设有N型缓冲阱和P型体区，在N型缓冲阱内设有P型阳区和N型体接触区，在P型体区中设有N型阴区和P型体接触区，在N型外延层的表面设有栅氧化层和场氧化层，在N型阴区和P型体接触区表面设有浅P型阱区，在栅氧化层的表面设有多晶硅栅，其特征在于，在P型阳区和N型体接触区正下方设有深N型阱区，在浅P型阱区正下方设有深P型阱区，这两个区域均能有效地抑制载流子双注入效应，使得在漂移区中自由载流子中和的数目减少，从而提高了器件维持电压，降低了泄放静电过程中闩锁发生的风险。

Description

一种高维持电压的可控硅横向双扩散金属氧化物半导体管

技术领域

本发明主要涉及高压功率半导体器件的可靠性领域，具体的说，是一种具有高维持电压、较强抗闩锁能力的一种高维持电压的可控硅横向双扩散金属氧化物半导体管，适用于等离子平板显示设备、半桥驱动电路以及汽车生产领域等驱动芯片的静电防护。

背景技术

随着节能需求的日益增强，高压功率集成电路产品的性能受到越来越多的关注，其中电路的可靠性问题也越来越受到电路设计工程师的重视。静电释放就是一个非常重要的可靠性问题，也是造成诸多电子产品失效的主要原因之一。而随着工艺特征尺寸的不断缩小，电子产品更加容易遭到静电释放的损伤，于是静电防护的需求变得越来越强烈。

目前，在静电防护问题中，一般是在电路的输入与输出端口上，利用静电防护器件组成静电防护电路。当有静电放电时，防护电路能够率先开启，释放静电放电电流，箝位静电放电电压，使静电放电不会对内部电路造成损伤。而当内部电路正常工作时，静电防护电路应当不工作，不能对内部电路产生影响和干扰。其中，为了起到有效的静电防护作用，防护器件的触发电压应该低于被保护电路的击穿电压，而为了降低闩锁发生的风险，防护器件的维持电压应当高于电路的电源电压。

横向双扩散金属氧化物半导体晶体管（Lateral double diffused metal oxide semiconductor, LDMOS）因为设计简单、工艺兼容性好等优点，在高压功率集成电路的静电防护中得到了广泛的应用。但是，由于在泄放大的静电电流时，横向双扩散金属氧化物半导体晶体管体内会发生严重的基区展宽效应，导致其静电泄放能力显著降低。为了克服这个缺点，人们对横向双扩散金属氧化物半导体晶体管的结构进行了优化设计，提出了可控硅横向双扩散金属氧化物半导体管（Silicon-controlled rectifier lateral double diffused metal oxide semiconductor, SCR-LDMOS），该结构将可控硅整流器（Silicon-controlled rectifier，SCR）和横向双扩散金属氧化物半导体晶体管融合在同一个器件中。可控硅横向双扩散金属氧化物半导体管在泄放静电电流时，在其阳极和阴极存在着载流子双注入效应，不但能有效的抑制基区展宽效应，而且还具有更强的静电泄放能力。所以，可控硅横向双扩散金属氧化物半导体管已逐渐成为高压功率集成电路静电防护领域中非常具有吸引力的电子元件。

但是可控硅横向双扩散金属氧化物半导体管在泄放静电时却面临着非常严峻的可靠性风险，其主要问题是由于在泄放静电时，在其阳极和阴极存在着载流子双注入效应，使得在漂移区中由于电子和空穴的大量中和而形成了准中性区域，于是可控硅横向双扩散金属氧化物半导体管的维持电压非常低，远低于电路的电源电压，存在很大的闩锁隐患，这样就造成可控硅横向双扩散金属氧化物半导体管在高压功率集成电路的静电保护的设计和应用中受到了很大的限制。于是，要想利用可控硅横向双扩散金属氧化物半导体管做静电防护器件，就必须改进器件结构，以解决在更小的面积上设计既能够实现静电放电防护功能又没有闩锁风险的问题。

围绕着高压工艺的静电保护对高维持电压、低闩锁风险以及较低的成本的要求，本发明提出了一种具有高维持电压、能够有效抗闩锁的可控硅横向双扩散金属氧化物半导体管结构，在同样的尺寸下与一般的可控硅横向双扩散金属氧化物半导体管结构相比，其维持电压有了明显的提升，降低了闩锁发生的风险。

发明内容

本发明提供一种高维持电压可控硅横向双扩散金属氧化物半导体管。

本发明采用如下技术方案：一种高维持电压的可控硅横向双扩散金属氧化物半导体管，包括：N型衬底，在N型衬底上设有埋氧，在埋氧上设有N型外延层，在N型外延层的内部设有N型缓冲阱和P型体区，在N型缓冲阱内设有P型阳区和N型体接触区，在P型体区中设有N型阴区和P型体接触区，在N型外延层的表面设有栅氧化层和场氧化层且栅氧化层的一端和场氧化层的一端相抵，所述栅氧化层的另一端向N型阴区延伸并止于N型阴区的边界，所述场氧化层的另一端向P型阳区延伸并止于P型阳区的边界，在N型阴区和P型体接触区表面设有浅P型阱区，且浅P型阱区延伸至栅氧化层下方，在栅氧化层的表面设有多晶硅栅且多晶硅栅延伸至场氧化层的上表面，在场氧化层、P型体接触区、N型阴区、多晶硅栅、P型阳区和N型体接触区的表面设有钝化层，在P型阳区和N型体接触区19表面连接有第一金属层，在多晶硅栅的表面连接有第二金属层，在P型体接触区和N型阴区表面连接有第三金属层，在P型阳区和N型体接触区正下方设有深N型阱区，所述深N型阱区位于N型缓冲阱内。深N型阱区掺杂浓度是N型缓冲阱掺杂浓度的五倍到十倍，深N型阱区的注入能量是N型缓冲阱注入能量的二倍到三倍。

与现有技术相比，本发明具有如下优点：

（1）、本发明器件在P型阳区5和N型体接触区19下方设有深N型阱区18，有效地降低了寄生PNP三极管的发射效率，减少了从P型阳区5注入到N型外延层3中的空穴数目，从而减小了N型外延层3中空间电荷中和的数量，于是提升了器件的维持电压，使得器件在泄放静电时因维持电压过低而造成的闩锁失效风险大大降低。

（2）、本发明器件在N型阴区15和P型体接触区14下方设有深P型阱区17，有效地降低了寄生NPN三极管的发射效率，减少了从N型阴区15注入到N型外延层3中的电子数目，从而减小了N型外延层3中空间电荷中和的数量，于是提升了器件的维持电压，使得器件在泄放静电时因维持电压过低而造成的闩锁失效风险大大降低。参照图3，V_h1为一般结构的维持电压，V_h2为本发明结构的维持电压，可以看到，同一般结构相比，本发明结构的维持电压有了明显的提高。

（3）、本发明器件采用高压绝缘体上硅（Silicon-On-Insulator，SOI）工艺，该工艺里所用的高压器件阈值调整的浅P型阱区13与用来提升维持电压的深P型阱区17共用同一块光刻板，两者的注入窗口完全相同，只是注入能量与剂量不同，不需要增加新的掩模板，因而不会增加额外成本。

（4）、本发明器件在提高了维持电压，降低了闩锁的风险的同时并不改变器件原来的版图面积。同时本发明器件的制作工艺可以与现有CMOS工艺兼容，易于制备。

（5）、本发明器件不仅能有效地提高维持电压，还不会对器件的其他性能参数产生影响。例如，由于深N型阱区18位于N型缓冲阱4内，且深P型阱区17位于P型体区16内，因而器件的触发电压也不会因采用本发明器件结构而改变，结果参照附图3。

附图说明

图1所示为一般结构的可控硅横向双扩散金属氧化物半导体管的器件剖面结构。

图2所示为本发明改进后的高维持电压的可控硅横向双扩散金属氧化物半导体管的器件剖面结构。

图3是本发明器件与一般结构的可控硅横向双扩散金属氧化物半导体管的器件的传输线脉冲(Transmission line pulse，TLP)测试结果的比较图。从图中可以明显看出，改进后的器件的维持电压V_h2要明显高于一般结构的器件的维持电压V_h1，另外，从图中还看出，本发明器件的触发电压和一般结构的器件的触发电压差别不大。

具体实施方式

下面结合附图2，对本发明做详细说明，一种高维持电压可控硅横向双扩散金属氧化物半导体管，包括：N型衬底1，在N型衬底1上设有埋氧2，在埋氧2上设有N型外延层3，在N型外延层3的内部设有N型缓冲阱4和P型体区16，在N型缓冲阱4内设有P型阳区5和N型体接触区19，在P型体区16中设有N型阴区15和P型体接触区14，在N型外延层3的表面设有栅氧化层11和场氧化层8且栅氧化层11的一端和场氧化层8的一端相抵，所述栅氧化层11的另一端向N型阴区15延伸并止于N型阴区15的边界，所述场氧化层8的另一端向P型阳区5延伸并止于P型阳区5的边界，在N型阴区15和P型体接触区14表面设有浅P型阱区13，且浅P型阱区13延伸至栅氧化层11下方，在栅氧化层11的表面设有多晶硅栅10且多晶硅栅10延伸至场氧化层8的上表面，在场氧化层8、P型体接触区14、N型阴区15、多晶硅栅10、P型阳区5和N型体接触区19的表面设有钝化层7，在P型阳区5和N型体接触区19表面连接有第一金属层6，在多晶硅栅10的表面连接有第二金属层9，在P型体接触区14和N型阴区15表面连接有第三金属层12，其特征在于，在P型阳区5和N型体接触区19正下方设有深N型阱区18，所述深N型阱区18位于N型缓冲阱4内。

所述深N型阱区18掺杂浓度是N型缓冲阱4掺杂浓度的五倍到十倍，深N型阱区18的注入能量是N型缓冲阱4注入能量的二倍到三倍。

所述N型缓冲阱4的掺杂剂量为1e13cm^-2，注入能量为80Kev，深N型阱区18的掺杂剂量是1.0e14cm^-2，注入能量是180Kev。

所述深N型阱区18与场氧化层8在器件底部的投影交叠，交叠部分的范围为0-1um。

浅P型阱区13正下方还设有深P型阱区17，所述深P型阱区17位于P型体区16内，且位于N型阴区15和P型体接触区14下方，与浅P型阱区13在器件底部的投影完全重合。

所述深P型阱区17掺杂浓度是浅P型阱区13掺杂浓度的十倍到二十倍，深P型阱区17的注入能量是浅P型阱区13注入能量的二倍到三倍。

浅P型阱区13的掺杂剂量为1.0e12cm^-2，注入能量为80Kev，深P型阱区17的掺杂剂量是1.5e13cm^-2，注入能量是180Kev。

所述深P型阱区17与栅氧化层11在器件底部的投影交叠，交叠部分的范围为1-2μm。

本发明采用如下方法来制备：

首先是SOI制作，其中外延层3采用N型掺杂。接下来的是可控硅横向双扩散金属氧化物半导体管的制作，包括在N型外延3上通过注入磷离子形成N型缓冲层4，N型缓冲层4的掺杂剂量为1.e13cm^-2，注入能量为80Kev，注入硼离子形成P型体区16，然后在高能量下注入形成深N型阱区18，深N型阱区18的掺杂剂量是1e14cm^-2，注入能量是180Kev。然后是场氧化层8，再次是硼离子在低能量下注入形成浅P型阱区13，浅P型阱区13的掺杂剂量为1.0e12cm^-2，注入能量为80Kev。紧接着用同样的光刻板在高能量下注入硼离子形成深P型阱区17，深P型阱区17的掺杂剂量是1.5e13cm^-2，注入能量是180Kev，接下来是栅氧化层11的生长，之后淀积多晶硅10，刻蚀形成栅，再制作重掺杂的阳区5、阴区15、P型体接触区14和N型体接触区19。淀积二氧化硅，刻蚀电极接触区后淀积金属，再刻蚀金属并引出电极，最后进行钝化处理。

Claims (8)

1.一种高维持电压的可控硅横向双扩散金属氧化物半导体管，包括：N型衬底（1），在N型衬底（1）上设有埋氧（2），在埋氧（2）上设有N型外延层（3），在N型外延层（3）的内部设有N型缓冲阱（4）和P型体区（16），在N型缓冲阱（4）内设有P型阳区（5）和N型体接触区（19），在P型体区（16）中设有N型阴区（15）和P型体接触区（14），在N型外延层（3）的表面设有栅氧化层（11）和场氧化层（8）且栅氧化层（11）的一端和场氧化层（8）的一端相抵，所述栅氧化层（11）的另一端向N型阴区（15）延伸并止于N型阴区（15）的边界，所述场氧化层（8）的另一端向P型阳区（5）延伸并止于P型阳区（5）的边界，在N型阴区（15）和P型体接触区（14）表面设有浅P型阱区（13），且浅P型阱区（13）延伸至栅氧化层（11）下方，在栅氧化层（11）的表面设有多晶硅栅（10）且多晶硅栅（10）延伸至场氧化层（8）的上表面，在场氧化层（8）、P型体接触区（14）、N型阴区（15）、多晶硅栅（10）、P型阳区（5）和N型体接触区（19）的表面设有钝化层（7），在P型阳区（5）和N型体接触区（19）表面连接有第一金属层（6），在多晶硅栅（10）的表面连接有第二金属层（9），在P型体接触区（14）和N型阴区（15）表面连接有第三金属层（12），其特征在于，在P型阳区（5）和N型体接触区（19）正下方设有深N型阱区（18），所述深N型阱区（18）位于N型缓冲阱（4）内。

2.根据权利要求1所述的高维持电压的可控硅横向双扩散金属氧化物半导体管，其特征在于所述深N型阱区（18）掺杂浓度是N型缓冲阱（4）掺杂浓度的五倍到十倍，深N型阱区（18）的注入能量是N型缓冲阱（4）注入能量的二倍到三倍。

3.根据权利要求2所述的高维持电压的可控硅横向双扩散金属氧化物半导体管，其特征在于所述N型缓冲阱（4）的掺杂剂量为1e13cm^-2，注入能量为80Kev，深N型阱区（18）的掺杂剂量是1.0e14cm^-2，注入能量是180Kev。

4.根据权利要求1所述的高维持电压的可控硅横向双扩散金属氧化物半导体管，其特征在于所述深N型阱区（18）与场氧化层（8）在器件底部的投影交叠，交叠部分的范围为0-1μm。

5.根据权利要求1所述的高维持电压的可控硅横向双扩散金属氧化物半导体管，其特征在于在浅P型阱区（13）正下方设有深P型阱区（17），所述深P型阱区（17）位于P型体区（16）内,且位于N型阴区（15）和P型体接触区（14）下方，与浅P型阱区（13）在器件底部的投影完全重合。

6.根据权利要求5所述的高维持电压的可控硅横向双扩散金属氧化物半导体管，其特征在于所述深P型阱区（17）掺杂浓度是浅P型阱区（13）掺杂浓度的十倍到二十倍，深P型阱区（17）的注入能量是浅P型阱区（13）注入能量的二倍到三倍。

7.根据权利要求6所述的高维持电压的可控硅横向双扩散金属氧化物半导体管，其特征在于所述浅P型阱区（13）的掺杂剂量为1.0e12cm^-2，注入能量为80Kev，深P型阱区（17）的掺杂剂量是1.5e13cm^-2，注入能量是180Kev。

8.根据权利要求5所述的高维持电压的可控硅横向双扩散金属氧化物半导体管，其特征在于所述深P型阱区（17）与栅氧化层（11）在器件底部的投影交叠，交叠部分的范围为1-2μm。