CN101697355A - 一种esd用均匀触发半导体硅控整流控制器 - Google Patents
一种esd用均匀触发半导体硅控整流控制器 Download PDFInfo
- Publication number
- CN101697355A CN101697355A CN 200910233695 CN200910233695A CN101697355A CN 101697355 A CN101697355 A CN 101697355A CN 200910233695 CN200910233695 CN 200910233695 CN 200910233695 A CN200910233695 A CN 200910233695A CN 101697355 A CN101697355 A CN 101697355A
- Authority
- CN
- China
- Prior art keywords
- type
- semiconductor area
- type doped
- doped semiconductor
- controlled rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 135
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 30
- 239000010703 silicon Substances 0.000 title claims abstract description 30
- 230000001960 triggered effect Effects 0.000 title claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000002019 doping agent Substances 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 230000002349 favourable effect Effects 0.000 abstract 1
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005755 formation reaction Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001012 protector Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
一种静电放电防护电路中用的均匀触发半导体硅控整流控制器，包括：P型半导体衬底，在P型半导体衬底上面分别设置有相邻的N型阱和P型阱，在N型阱中设有低浓度N型半导体区和P型半导体区，在低浓度N型半导体区、P型半导体区、N型半导体区和P型半导体区以外的区域设有场氧化层，在N型半导体区和P型掺杂半导体区上连有金属层，构成了横向半导体硅控整流控制器的阳极；在N型掺杂半导体区和P型半导体区上连有金属层，构成了横向半导体硅控整流控制器的阴极。在P型阱和N型阱交界处的场氧化层的下表面处设有高浓度P型场注入层，在N型阱中设有低浓度N型半导体区。其能够获得较低触发电压，并且有利于均匀触发的横向硅控整流器。
Description
技术领域
本发明属于集成电路技术领域，涉及一种静电放电防护器件，更具体的说，是关于一种适用于静电放电(Electrostatic Discharge，ESD)防护电路中的均匀触发半导体硅控整流控制器。
背景技术
随着半导体集成电路集成度的提高，器件尺寸的相应减小，从而导致半导体集成电路一般很容易受静电放电(Electrostatic Discharge，ESD)事件的影响，该静电放电可能损坏或者烧毁集成电路，使得集成电路无法正常工作。因此设计出有效的静电放电保护电路和静电放电保护器件以保护集成电路里的组件及电路免于静电放电损害是相当重要的。
目前，在各种半导体集成电路中，横向硅控整流器(lateral silicon controlrectifier，LSCR)已被广泛用作ESD保护器件，有效地保护了集成电路免受ESD事件的损害。横向硅控整流器之所以被广泛用作ESD保护器件，其中一个重要的原因就是它具有较低的维持电压，使得ESD泄放电流在横向硅控整流器上所产生的功耗小于其它的ESD保护器件如二极管、金属氧化物场效晶体管(MOS)和双极型晶体管(BJT)，图1为一传统的横向硅控整流器结构的剖面图，101为P型衬底，102为N型阱，103为P型阱，104为N型阱接触半导体区，105为P型阳极接触区，107为P型阱接触半导体区，106为N型阴极接触区，108为阳极金属电极，109为阴极金属电极。同时，为了获得较高的二次击穿电流，进一步提高ESD保护性能，通常采用多个横向硅控整流器相互并联的形式(参考文献)。但是，由于工艺控制精确度的限制，使得在ESD事件发生时，所有的横向硅控整流器很难同时触发导通，只有某个或某几个横向硅控整流器触发导通进行泄流，严重地影响了抗ESD性能，这就是我们所说的不均匀触发现象。
在相关技术中，有人提出增大N型阱接触半导体区104和P型阳极接触区108之间的距离，从而增大了它们之间的导通电阻，使得N型阱102和P型阱103构成的PN结发生雪崩击穿时，器件的阳极金属电极108和阴极金属电极109之间的电压大于雪崩电压，从而增大了与该器件相并联的其它同类型结构器件的触发几率，从而增大均匀触发的概率，但是这种做法在高压集成电路中的效果并不明显。
还有人提出在阳极金属电极108上外接一个电阻，从而实现与上述相同的功能，但是这增大了工艺成本。
发明内容
本发明针对现有技术的不足，提供了一种在不增加工艺难度和成本的前提下，能够获得较低触发电压，并且有利于均匀触发的横向硅控整流器。
本发明采用如下技术方案：
一种ESD用均匀触发半导体硅控整流控制器，包括：P型掺杂半导体衬底，在P型掺杂半导体衬底上面分别设置有相邻的N型掺杂阱和P型掺杂阱，在N型掺杂阱中设有低浓度N型掺杂半导体区和P型掺杂半导体区，在低浓度N型掺杂半导体区中设有N型半导体区，在P型掺杂阱中设有N型掺杂半导体区和P型半导体区，在低浓度N型掺杂半导体区、P型掺杂半导体区、N型掺杂半导体区和P型掺杂半导体区以外的区域设有场氧化层，在低浓度N型掺杂半导体区、P型掺杂半导体区、N型掺杂半导体区、P型掺杂半导体区和场氧化层的表面设有二氧化硅介质层，在N型半导体区和P型掺杂半导体区上连有金属层，构成了横向半导体硅控整流控制器的阳极；在N型掺杂半导体区和P型掺杂半导体区上连有金属层，构成了横向半导体硅控整流控制器的阴极。在P型掺杂阱和N型掺杂阱交界处的场氧化层的下表面处设有高浓度P型场注入层。
与现有技术相比，本发明具有如下优点：
(1)本发明中的N型掺杂阱2中设有低浓度N型掺杂半导体区5，这个低浓度N型掺杂半导体区5使得N型半导体区4周围的半导体区域的电阻增大，当N型掺杂阱2和P型掺杂阱3构成的PN结发生雪崩击穿，并且横向硅控整流器未触发开启时，器件的阳极和阴极之间的电压值大于雪崩击穿电压值，使得与该器件相并联的其它器件也能发生雪崩击穿，从而增大了与该器件相并联的其它器件触发开启的概率，最终实现均匀触发。
(2)本发明中的低浓度N型掺杂半导体区5和P型掺杂阱区3可以在同一工艺步骤中实现，使得低浓度N型掺杂半导体区5的制程并没有提高工艺的成本。
(3)本发明中的高浓度P型场注入层9可以降低N型掺杂阱2和P型掺杂阱3构成的PN结的击穿电压，从而降低了横向硅控整流器的雪崩击穿电压。
附图说明
图1是传统的横向硅控整流控制器结构的剖面图。
图2是本发明的半导体硅控整流控制器的剖面图。
图3是实现本发明低浓度N型掺杂半导体区5和P型掺杂阱区3的一版图结构，其中301为制作P型掺杂阱区3的版图形状，302为制作低浓度N型掺杂半导体区5的版图形状。
图4是实现本发明低浓度N型掺杂半导体区5和P型掺杂阱区3的又一版图结构，其中401为制作P型掺杂阱区3的版图形状，402为制作低浓度N型掺杂半导体区5的版图形状。
具体实施方式
参照图2，一种ESD用均匀触发半导体硅控整流控制器，包括：P型掺杂半导体衬底1，在P型掺杂半导体衬底1上面分别设置有相邻的N型掺杂阱2和P型掺杂阱3，在N型掺杂阱2中设有低浓度N型掺杂半导体区5和P型掺杂半导体区6，在低浓度N型掺杂半导体区5中设有N型半导体区4，在P型掺杂阱3中设有N型掺杂半导体区7和P型半导体区8，在低浓度N型掺杂半导体区5、P型掺杂半导体区6、N型掺杂半导体区7和P型掺杂半导体区8以外的区域设有场氧化层10，在低浓度N型掺杂半导体区5、P型掺杂半导体区6、N型掺杂半导体区7、P型掺杂半导体区8和场氧化层10的表面设有二氧化硅介质层11，在N型半导体区4和P型掺杂半导体区6上连有金属层12，构成了横向半导体硅控整流控制器的阳极金属电极；在N型掺杂半导体区7和P型掺杂半导体区8上连有金属层13，构成了横向半导体硅控整流控制器的阴极金属电极。在P型掺杂阱2和N型掺杂阱3交界处的场氧化层10的下表面处设有高浓度P型场注入层9。
在本实施例中：
所述的P型场注入层9不与P型掺杂半导体区6与N型掺杂半导体区7相连，且位于它们之间，它的大小由场注入窗口的大小决定。
所述的P型场注入层9的浓度高于P型掺杂阱区3的浓度。
所述的低浓度N型半导体区5的浓度低于N型半导体阱区2和N型半导体区4。
本发明采用如下方法来制备：
1、选择一块P型硅片作为P型掺杂半导体衬底1，然后采用常规横向硅控整流控制器的制作方法，经过光刻工艺和N型离子注入工艺，退火后形成N型掺杂阱2，然后采用特制的掩膜版，再经过光刻工艺和P型离子注入工艺，退火后形成P型掺杂阱3和低浓度N型掺杂半导体区5。
2、经过淀积氮化硅、光刻工艺和热处理过程实现场氧的制备，生成场氧化层10。接着进行的就是高浓度离子注入，形成N型半导体区4、P型掺杂半导体区6、N型掺杂半导体区7和P型掺杂半导体区8，最后是打出引线孔，经过淀积铝和刻蚀铝工艺，形成金属层12和金属层13，其中金属层12作为阳极金属电极，金属层13作为阴极金属电极，最后进行后续钝化处理。
Claims (9)
1.一种ESD用均匀触发半导体硅控整流控制器，包括：P型掺杂半导体衬底(1)，在所述P型掺杂半导体衬底(1)上面分别设置有相邻的N型掺杂阱(2)和P型掺杂阱(3)，在所述N型掺杂阱(2)中设有低浓度N型掺杂半导体区(5)和P型掺杂半导体区(6)，在所述低浓度N型掺杂半导体区(5)中设有N型掺杂半导体区(4)，在所述P型掺杂阱(3)中设有N型掺杂半导体区(7)和P型掺杂半导体区(8)，在所述低浓度N型掺杂半导体区(5)、P型掺杂半导体区(6)、N型掺杂半导体区(7)和P型掺杂半导体区(8)以外的区域设有场氧化层(10)，在所述低浓度N型掺杂半导体区(5)、P型掺杂半导体区(6)、N型掺杂半导体区(7)、P型掺杂半导体区(8)和场氧化层(10)的表面设有二氧化硅介质层(11)，在所述N型掺杂半导体区(4)和P型掺杂半导体区(6)上连有金属层(12)，构成了横向半导体硅控整流控制器的阳极；在所述N型掺杂半导体区(7)和P型掺杂半导体区(8)上连有金属层(13)，构成了横向半导体硅控整流控制器的阴极；在所述P型掺杂阱(2)和N型掺杂阱(3)交界处的场氧化层(10)的下表面处设有高浓度P型场注入层(9)，其特征在于，所述低浓度N型掺杂半导体区(5)完全包围N型掺杂半导体区(4)。
2.根据权利要求1所述的ESD用均匀触发半导体硅控整流控制器，其特征在于，所述低浓度N型掺杂半导体区(5)的深度受所述N型掺杂阱(2)的浓度的影响，所述N型掺杂阱(2)的浓度越高，所述低浓度N型掺杂半导体区(5)的深度越浅。
3.根据权利要求1所述的ESD用均匀触发半导体硅控整流控制器，其特征在于，所述低浓度N型掺杂半导体区(5)可以由多种版图形状来制作。
4.根据权利要求3所述的ESD用均匀触发半导体硅控整流控制器，其特征在于，制作所述低浓度N型掺杂半导体区(5)所用到的版图是由多个很小的不连续的版图形状构成的。
5.根据权利要求1所述的ESD用均匀触发半导体硅控整流控制器，其特征在于，在所述N型掺杂阱(2)和P型掺杂阱(3)交界处的场氧化层(10)的下表面处设有高浓度P型场注入层(9)。
6.根据权利要求1所述的ESD用均匀触发半导体硅控整流控制器，其特征在于，所述低浓度N型掺杂半导体区(5)的浓度低于所述N型掺杂阱(2)和N型掺杂半导体区(4)。
7.根据权利要求1所述的ESD用均匀触发半导体硅控整流控制器，其特征在于，所述高浓度P型场注入层(9)的左端不与所述P型掺杂半导体区(6)相连。
8.根据权利要求1所述的ESD用均匀触发半导体硅控整流控制器，其特征在于，所述高浓度P型场注入层(9)的右端不与N型掺杂半导体区(7)相连。
9.根据权利要求1所述的ESD用均匀触发半导体硅控整流控制器，其特征在于，所述场注入层(9)的浓度高于所述P型掺杂阱区(3)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910233695 CN101697355A (zh) | 2009-10-28 | 2009-10-28 | 一种esd用均匀触发半导体硅控整流控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910233695 CN101697355A (zh) | 2009-10-28 | 2009-10-28 | 一种esd用均匀触发半导体硅控整流控制器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101697355A true CN101697355A (zh) | 2010-04-21 |
Family
ID=42142450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910233695 Pending CN101697355A (zh) | 2009-10-28 | 2009-10-28 | 一种esd用均匀触发半导体硅控整流控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101697355A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290418A (zh) * | 2010-06-21 | 2011-12-21 | 慧荣科技股份有限公司 | 静电放电保护装置 |
| CN105374868A (zh) * | 2015-12-23 | 2016-03-02 | 电子科技大学 | 一种用于esd保护的快速开启的scr器件 |
| CN107731810A (zh) * | 2017-09-06 | 2018-02-23 | 电子科技大学 | 一种用于esd防护的低触发电压mlscr器件 |
| CN108807373A (zh) * | 2018-06-25 | 2018-11-13 | 湖南大学 | 静电保护器件 |
| CN110085573A (zh) * | 2019-05-06 | 2019-08-02 | 德淮半导体有限公司 | 静电防护结构、图像传感器结构及制备方法 |
-
2009
- 2009-10-28 CN CN 200910233695 patent/CN101697355A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102290418A (zh) * | 2010-06-21 | 2011-12-21 | 慧荣科技股份有限公司 | 静电放电保护装置 |
| CN102290418B (zh) * | 2010-06-21 | 2015-12-16 | 慧荣科技股份有限公司 | 静电放电保护装置 |
| CN105374868A (zh) * | 2015-12-23 | 2016-03-02 | 电子科技大学 | 一种用于esd保护的快速开启的scr器件 |
| CN107731810A (zh) * | 2017-09-06 | 2018-02-23 | 电子科技大学 | 一种用于esd防护的低触发电压mlscr器件 |
| CN108807373A (zh) * | 2018-06-25 | 2018-11-13 | 湖南大学 | 静电保护器件 |
| CN108807373B (zh) * | 2018-06-25 | 2021-04-13 | 湖南大学 | 静电保护器件 |
| CN110085573A (zh) * | 2019-05-06 | 2019-08-02 | 德淮半导体有限公司 | 静电防护结构、图像传感器结构及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109037208B (zh) | 提高失效电压的双向假栅深阱静电保护器件及其制作方法 | |
| CN102969312B (zh) | 一种双向衬底触发的高压esd保护器件 | |
| KR20100036978A (ko) | 트랜지스터-타입 보호 장치, 반도체 집적 회로, 및 그의 제조 방법 | |
| CN102760760A (zh) | 半导体装置 | |
| CN102254912B (zh) | 一种内嵌p型mos管辅助触发的可控硅器件 | |
| CN106601731B (zh) | 带有esd保护结构的半导体结构及其制作方法 | |
| CN101764150B (zh) | 绝缘体上硅的横向绝缘栅双极晶体管及工艺制造方法 | |
| CN103887331A (zh) | 高压igbt器件的vld终端及其制备方法 | |
| CN104716132A (zh) | 一种低触发电压和高维持电压的硅控整流器及其电路 | |
| CN101901830B (zh) | 绝缘体上硅的正反导通横向绝缘栅双极晶体管 | |
| CN106653856A (zh) | 一种抗单粒子烧毁的vdmos器件及其制作方法 | |
| CN101697355A (zh) | 一种esd用均匀触发半导体硅控整流控制器 | |
| US20140117406A1 (en) | Reverse blocking mos semiconductor device and manufacturing method thereof | |
| CN102983136B (zh) | 一种纵向npn触发的高维持电压的高压esd保护器件 | |
| CN203071072U (zh) | 一种双向衬底触发的高压esd保护器件 | |
| CN103325839A (zh) | 一种mos超势垒整流器件及其制造方法 | |
| CN103165659A (zh) | 齐纳二极管及其制造方法 | |
| CN102104026B (zh) | 集成有肖特基二极管的功率mos晶体管器件的制造方法 | |
| CN103617996A (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 | |
| CN107946372B (zh) | 用于esd防护的可控硅整流器 | |
| CN215815877U (zh) | 高维持高失效双向可控硅静电防护器件 | |
| CN214848631U (zh) | 低压带栅单向可控硅静电防护器件 | |
| CN101789400A (zh) | 一种半导体整流器件的制造方法及所得器件 | |
| CN102420245A (zh) | 用于esd防护的低电压触发硅控整流器及其制造方法 | |
| CN115274652A (zh) | 一种增强型高鲁棒性可控硅静电防护器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20100421 |