CN102799537A - 一种航天器aos系统双口ram缓冲区管理方法 - Google Patents
一种航天器aos系统双口ram缓冲区管理方法 Download PDFInfo
- Publication number
- CN102799537A CN102799537A CN2012102142008A CN201210214200A CN102799537A CN 102799537 A CN102799537 A CN 102799537A CN 2012102142008 A CN2012102142008 A CN 2012102142008A CN 201210214200 A CN201210214200 A CN 201210214200A CN 102799537 A CN102799537 A CN 102799537A
- Authority
- CN
- China
- Prior art keywords
- vcdu
- child partition
- signal
- read
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
本发明公开了一种航天器AOS系统双口RAM缓冲区管理方法,步骤包括:根据AOS系统中VCDU数据包的长度对双口RAM缓冲区进行划分,并对划分后的子分区编码;写入VCDU数据包时:根据写入选择信号确定待写入的子分区;若子分区为空状态,则将VCDU数据包写入子分区,并将写入选择信号指向下一个子分区;若子分区为满状态,则将VCDU数据包丢弃。读出VCDU数据包时:根据读出选择信号确定待读出的子分区;若子分区为满状态,则将子分区中的VCDU数据包读出,并将读出选择信号指向下一个待读的子分区;若子分区为空状态,则放弃当前读出操作。实现了对VCDU数据包在双口RAM缓冲区中的自主存储管理。
Description
技术领域
本发明涉及一种航天器AOS系统双口RAM缓冲区管理方法。
背景技术
新型遥感卫星、深空探测器和飞船等航天器的数据业务和数据类型众多,各类数据的速率、分布、实时性、重要性、传输质量要求等属性各不相同,因此在空间数据系统设计时普遍采用灵活性强、适应性好的AOS(AdvancedOrbiting System,高级在轨系统)协议进行数据的包装、调度和复接处理。根据AOS协议,各种具体类型的数据经过包装和格式化处理后,按数据类别形成长度固定、格式相同的若干种虚拟信道数据单元(Virtual Channel Data Unit,VCDU),每类VCDU对应一个虚拟信道(Virtual Channel,VC),各虚拟信道以VCDU帧的传输周期为时隙分时复用同一物理信道,通过调度复接实现所有VCDU数据单元在物理信道上的交替、连续传输。
航天器的AOS协议处理设备(如数据复接器)对VCDU业务数据进行调度和复接处理的过程中,需为每一虚拟信道分配和组织适当的缓存区用于接收VCDU数据单元,此缓存区既要在较宽速率范围内适应同步、异步或等时输入,同时又能向物理信道提供高速等时输出。在星上存储和处理资源均有限的条件下,需要一种接口操作简单、容错性好、高效率的缓冲区组织和管理方法,来实现VCDU业务数据单元的高速调度和传输。
由于VCDU业务需要输出高速数据流,因此AOS协议处理设备中采用高速FPGA芯片的内部逻辑资源和缓存区资源来实现VCDU业务功能。在现有技术中,缓存区通常被设计为FIFO形式,其读写接口的操作较简单,但具有在空间辐射环境影响下发生数据移位和逻辑翻转后无法自主恢复的固有缺陷。采用双口RAM缓存区设计可以很好地克服FIFO的缺陷,但现有方案通常需要用户模块参与双口RAM缓存区的地址管理和切换控制,使得设计复杂,可靠性降低,不能很好的适应航天器数据系统的应用要求。
发明内容
本发明的技术解决问题是:针对现有技术的不足,提供了一种航天器AOS系统双口RAM缓冲区管理方法,实现了对VCDU数据包在双口RAM缓冲区中的自主存储管理。
本发明的技术解决方案是:
一种航天器AOS系统双口RAM缓冲区管理方法,用于对双口RAM进行读写自主控制,包括以下步骤:
根据AOS系统中VCDU数据包的长度对双口RAM缓冲区进行划分,并对划分后的子分区编码;
写入VCDU数据包时:
接收输入的VCDU数据流;根据写入选择信号确定待写入的子分区;
若子分区为空状态,则将VCDU数据包写入子分区,并在写入结束时将写入选择信号指向下一个子分区;若子分区为满状态,则将VCDU数据包丢弃;
读出VCDU数据包时:
根据读出选择信号确定待读出的子分区;
若子分区为满状态,则将子分区中的VCDU数据包读出,并在读出结束时将读出选择信号指向下一个待读的子分区;若子分区为空状态,则放弃当前读出操作。
进一步的,在写入VCDU数据包时,每个VCDU数据包均按照0~L-1的写入地址范围写入双口RAM,所述写入选择信号确定当前的写入子分区;当写入VCDU数据包的写入地址为L时,所述写入选择信号指向下一个子分区,并置当前子分区为满,其中,L为所述VCDU数据包长度。
进一步的,在读出VCDU数据包时,每个VCDU数据包均按照0~L-1的读出地址范围读出双口RAM,所述读出选择信号确定当前的读出子分区;当读出VCDU数据包的读出地址为L时,所述读出选择信号指向下一个子分区,并置当前子分区为空,其中,L为所述VCDU数据包长度。
进一步的,所述子分区具有空标志信号和满标志信号,当所述空标志信号有效且满标志信号无效则对应子分区为空状态,当所述满标志信号有效且空标志信号无效则对应子分区为满状态,所述空标志信号由读时钟驱动,满标志信号由写时钟驱动;当子分区写入完整的VCDU数据包后,写时钟置满标志信号为有效,读时钟检测到有效满标志后,置空标志信号为无效;当子分区读出完整的VCDU数据包后,读时钟置空标志信号有效,写时钟检测到有效空标志信号后,置满标志信号为无效。
本发明与现有技术相比具有如下优点:
(1)采用双口RAM缓冲区自主管理方法的缓冲区对外接口简单通用,具有与FIFO缓冲区相同的优点,便于在航天器AOS协议设备设计中采用;缓冲区内部的组织和切换采用闭环自主控制方式,对外透明,无需用户模块参与,节省星上处理资源,降低系统设计复杂度。
(2)与现有技术中采用的FIFO缓冲区相比,双口RAM缓冲区在空间辐射环境中具有更好的容错性能。当出现单粒子翻转或突发干扰数据时,FIFO会发生逻辑错误和内部数据移位故障并持续积累而无法恢复,地面接收设备必须对数据进行复杂的容错处理。本发明中的RAM缓冲区发生单粒子翻转后可自行恢复,突发干扰数据会被丢弃而不会出现数据移位错误,降低了地面接收系统的处理负担。
(3)通过判断双口RAM子分区的空、满标志两个信号确定数据读写操作的可行性,实现了一种可靠的读写授权方式,当所有子分区均未空时丢弃新到达的数据,能够对缓冲区中的数据进行保护;当所有子分区均未满时放弃读操作,可有效防止将短时干扰数据输出。
附图说明
图1为本发明流程图;
图2为写入时序关系;
图3为读出时序关系。
具体实施方式
下面就结合附图1所示流程对本发明做进一步介绍。
以对AOS系统中VCDU数据单元的操作为例,AOS系统共设置虚拟信道数量为k,虚拟信道复接输出码速率大于虚拟信道的输入码速率最大值之和,即各虚拟信道接收的VCDU数据单元能够及时被复接调度模块读出。各虚拟信道VCDU数据单元的长度固定为L(124Byte≤L≤1275Byte)。
(1)按照上述VCDU数据单元的长度L,将每个虚拟信道的缓冲区划分为若干个相同大小的子分区,每个子分区对应一块双口RAM存储区域。第i路虚拟信道的可用缓冲区大小为Mi(Byte),子分区数量ni为:
上式中,i=1,...,k,k为虚拟信道个数;j为整数,ni为取整结果。
对上述确定大小的子分区进行编码,采用二进制计数值对每个分区进行编码,记为:0b、1b、10b、11b、100b、...、(2j-1)b。
(2)写入VCDU数据包
写入VCDU数据包时,对串行输入的VCDU数据包流进行串并变换获得完整的单个VCDU数据包。外部每次写入双口RAM的为一个完整的VCDU数据包,即一个VCDU数据包写满一个双口RAM子分区。每个子分区设置一个空标志信号EMP和一个满标志信号FULL,在向子分区写入VCDU数据包时,按字节进行操作,对写操作而言,每个VCDU数据包的写入地址范围均为0~L-1。在双口RAM中的实际存储区域由针对每个VCDU的写入选择信号确定,写入选择信号指向存储当前写入的VCDU数据包的子分区。对写入的VCDU数据包的写入长度进行统计,当第L个字节写入完成后,一个完整的VCDU数据包被写入到由写入选择信号指定的子分区中,置当前缓冲区为满状态,即空标志信号EMP为无效和满标志信号FULL为有效,同时写入选择信号加1指向下一个待写入的子分区。
在对子分区进行写入操作前,需要对子分区的空满状态进行检查。利用为每个子分区设置的空标志信号EMP和满标志信号FULL进行判断。若空标志信号EMP为有效,满标志信号FULL为无效,则当前子分区为空,允许写入VCDU数据包;否则,当前子分区为满,表明所有子分区已写满,不存在处于空状态的子分区,则丢弃当前需要写入的VCDU数据包。
(3)读出VCDU数据包
读出VCDU数据包时,双口RAM缓冲区中的数据由复接调度单元按字节每次读取一个完整VCDU数据包,即读空一个存储VCDU数据包的子分区。与写入VCDU数据包相对应,对读操作而言,复接调度单元的读取有效范围为0~L-1,而具体的数据内容由读出选择信号指向的双口RAM中的子分区所存储的VCDU数据包确定。
在对子分区进行读取前,同样采用空标志信号EMP和满标志信号FULL对待读取的子分区进行空满状态的判断。若子分区非空,则将按地址范围0~L-1将其中的数据作为一个完整的VCDU数据包读出;否则,不存在处于满状态的子分区,放弃当前读出操作。
在上述写入或读出操作过程中,与双口RAM相关的接口信号包括:
写入操作包括:写时钟CLKw;写使能WrEN,在数据写入时有效;写地址WrAddr,在每字节数据写入后递增计数,范围为0~L-1;以上信号直接控制数据按字节写入双口RAM中。
读出操作包括:读时钟CLKr;读使能RdEN,有效长度为L字节;读地址RdAddr,在每字节数据读出后递增计数,范围为0~L-1;以上信号直接用于控制双口RAM按字节输出数据。
对应于上述接口信号,在写入或读出过程中,EMP信号由读时钟CLKr驱动,在CLKr上升沿变化,置1表示此子分区为空或者数据已被读出,置0表示此子分区中已被写入了一个VCDU数据包且未读出。FULL信号由写时钟CLKw驱动,在CLKw上升沿变化,置1表示此分区中已经写入了一帧数据等待读出,置0表示此分区为空允许写入数据。初始状态每个分区的EMP标志为1,FULL标志为0。
空满状态标志信号的动作条件如下:
EMP置1条件:读地址RdAddr到达VCDU帧末尾,RdAddr=L;
EMP置0条件:由CLKr采样FULL信号,当检测到FULL上升沿置EMP为0;
FULL置1条件:写地址WrAddr到达VCDU帧末尾,WrAddr=L;
FULL置0条件:由CLKw采样EMP信号,当检测到EMP上升沿置FULL为0。
对双口RAM缓冲区的自主管理体现在以上的子分区空满标志同步机制,以及写选择信号Wr_Sel和读选择信号Rd_Sel对子分区的循环选择。根据RAM分区结果,设置宽度均为j比特的Wr_Sel信号和Rd_Sel信号,分别用于控制写操作和读操作在各子分区间切换。Wr_Sel信号和Rd_Sel信号的二进制计数值对应当前选定的子分区编号,初始值均为0b,指向编号为0b的分区,之后写或读每切换一次,Wr_Sel或Rd_Sel计数加1,指向下一子分区,依此在各子分区间循环,形成轮转工作机制。
Wr_Sel信号和Rd_Sel信号计数条件如下:
Wr_Sel+1:写地址WrAddr到达VCDU帧末尾,WrAddr=L,表示当前子分区已写完,写操作切换到下一子分区,Wr_Sel加1操作由写时钟CLKw驱动;
Rd_Sel+1:读地址RdAddr到达VCDU帧末尾,RdAddr=L,表示当前子分区已读完,读操作切换到下一子分区,Rd_Sel加1操作由读时钟CLKr驱动。
实施例
本发明实施例可在卫星或飞船的数据复接调度设备中采用FPGA实现,也可采用双口RAM芯片与数字逻辑电路实现。
采用AOS协议的卫星数据系统设置2个虚拟信道,VCDU数据包长度L为1020Byte,第1个虚拟信道可用双口RAM缓冲区的容量为4096Byte,第2个虚拟信道可用双口RAM缓冲区的容量为2048Byte。
根据VCDU数据包长度对双口RAM缓冲区进行子分区划分
双口RAM缓冲区按照VCDU数据包长进行等分,每个分区大小取1024Byte。虚拟信道1可用分区数为4,编号为00b、01b、10b、11b,虚拟信道2可用分区为2,编号为0b、1b。
写入接口参数
虚拟信道1:有效宽度为1020字节的门控信号Gate1;串行数据输入DATAw1;写时钟CLKw1频率20MHz,平均码速率10Mbps。虚拟信道2:有效宽度为1020字节的门控信号Gate2;串行数据输入DATAw2;写时钟CLKw2频率10MHz,平均码速率1.5Mbps。写入时序关系如图2所示,本发明所述缓冲区按字节操作,图2中对输入的串行数据流进行串并转换,并产生写使能WrEN和写地址WrAddr,与写时钟CLKw一起作为双口RAM的直接控制信号。
读出接口参数
有效长度为1020字节的读使能RdEN;读时钟CLKr频率为2.5MHz,平均码速率18Mbps;读地址RdAddr,有效范为0~1019。读出时序关系如图3,DATAr为缓冲区按字节输出的数据。
虚拟信道各子分区空满标志信号控制
设置虚拟信道1:空标志EMP1[0..3],满标志FULL1[0..3];虚拟信道2:空标志EMP2[0..1],满标志FULL2[0..1]。空满标志与各虚拟信道RAM分区的对应关系如下表1。
表1
每个子分区的空标志和满标志信号按照上述接口信号在对子分区的读写过程中进行设置,虚拟信道1编号为00b的子分区空满标志信号控制方式如下:
EMP1[0]信号由读时钟CLKr驱动,在CLKr上升沿变化,置1表示00b分区为空或者数据已被读出,置0表示00b分区中已被写入了一帧数据且未读出。FULL1[0]信号由写时钟CLKw1驱动,在CLKw1上升沿变化,置1表示00b分区中已经写入了一帧数据等待读出,置0表示00b分区为空允许写入数据。初始状态00b分区的EMP1[0]标志为1,FULL1[0]标志为0。标志信号动作的条件如下:
EMP1[0]置1条件:读地址RdAddr到达VCDU帧末尾,RdAddr=1020;
EMP1[0]置0条件:由CLKr采样FULL1[0]信号,当检测到FULL1[0]上升沿置EMP1[0]为0;
FULL1[0]置1条件:写地址WrAddr1到达VCDU帧末尾,WrAddr1=1020;
FULL1[0]置0条件:由CLKw1采样EMP1[0]信号,当检测到EMP1[0]上升沿置FULL1[0]为0。
其他子分区空、满标志信号的控制方式与上述00b分区相同。
设置子分区切换控制信号
虚拟信道1:写选择Wr_ Se,读选择Rd_Sel1,宽度均为2bit;虚拟信道2:写选择Wr_Sel2,读选择Rd_Sel2,宽度均为1比特。读写选择信号与各虚拟信道RAM分区的对应关系如下表2。
表2
Wr_Sel1信号和Rd_Sel1信号初始状态均为00b,指向虚拟信道1的00b分区;Wr_Sel2信号和Rd_Sel2信号初始状态均为0b,指向虚拟信道2的0b分区。
虚拟信道1的写选择Wr_Sel1信号和读选择Rd_Sel1信号切换方式如下:
Wr_Sel1+1:当写地址WrAddr1到达VCDU数据包末尾,WrAddr1=1020,表示当前子分区已写完,写操作切换到下一子分区,Wr_Sel1加1操作由写时钟CLKw1驱动。
Rd_Sel1+1:读地址RdAddr到达VCDU数据包末尾,RdAddr=1020,表示当前子分区已读完,读操作切换到下一子分区,Rd_Sel1加1操作由读时钟CLKr驱动。
写选择Wr_Sel1信号和读选择Rd_Sel1信号按照二进制循环计数的方式变化,依次为00b、01b、10b、11b、00b、......,这样实现循环指向虚拟信道1的4块子分区,达到切换的目标。
虚拟信道2的写选择Wr_Sel2信号和读选择Rd_Sel2信号控制方式与上述相同,按照1bit循环计数,依次为0b、1b、0b、1b、0b、......,实现在虚拟信道2的2块子分区之间切换操作。
写授权控制
虚拟信道1和虚拟信道2的缓冲区数据读写过程完全独立。当满足子分区的写入条件时,外部输入的VCDU数据包可直接写入信道的当前子分区中。
虚拟信道1的写允许条件为:写选择Wr_Sel1选中当前子分区,当前子分区空标志为1,满标志为0。初始状态Wr_Sel1指向00b分区,且00b分区的空标志EMP1[0]为1,满标志FULL1[0]为0,所以允许写入数据,当00b中有1帧VCDU数据包写入后,Wr_Sel1+1指向编号为01b的子分区,当再次有VCDU数据包到达时,则判断01b分区写入条件,当允许时即写入01b分区,之后写入操作在各分区间依次进行。虚拟信道2的写入授权控制方式与虚拟信道1相同。
当有新的VCDU数据包到达,但写选择信号选中的当前分区非空,即空标志为0或满标志为1,则新到达的VCDU数据被丢弃。
当某一个VCDU数据包向当前子分区写入过程中发生长度不完整错误,则读写选择信号和子分区的空满标志的动作条件不能满足,当前RAM分区的控制状态保持不变,再次有新的VCDU数据到达时仍可写入当前RAM分区,覆盖上次的不完整数据。
读授权控制
虚拟信道1的读允许条件为:读选择Rd_Sel1选中当前子分区;当前子分区空标志为0,满标志FULL为1,来自复接调度模块的传输使能信号RdEN有效。初始当有一帧VCDU数据包写入后首先由00b分区提出读数据请求,此时读选择Rd_Sel1指向00b分区,其空标志EMP1[0]为0,满标志FULL1[0]为1,当读数据请求获得授权时,传输使能信号RdEN有效,这样满足读允许条件,复接调度模块从虚拟信道1的00b分区中读取一帧数据。读完后00b分区变为空状态,Rd_Sel1+1指向01b分区,当01b分区提出读请求获得授权时读出数据。虚拟信道2的2块RAM分区数据读取控制过程与虚拟信道1相同。
任何一个RAM分区的读出完成或写入完成状态都会触发相应的空标志、满标志、写选择或读选择信号自动切换轮转。
依据以上实现过程,采用FPGA可方便的进行设计,本发明的FPGA设计方案已应用于某遥感卫星数据复接器中,在轨工作良好。
本发明未详细说明部分属本领域技术人员公知常识。
Claims (4)
1.一种航天器AOS系统双口RAM缓冲区管理方法,用于对双口RAM进行读写自主控制,其特征在于包括以下步骤:
根据AOS系统中VCDU数据包的长度对双口RAM缓冲区进行划分,并对划分后的子分区编码;
写入VCDU数据包时:
接收输入的VCDU数据流;根据写入选择信号确定待写入的子分区;
若子分区为空状态,则将VCDU数据包写入子分区,并在写入结束时将写入选择信号指向下一个子分区;若子分区为满状态,则将VCDU数据包丢弃;
读出VCDU数据包时:
根据读出选择信号确定待读出的子分区;
若子分区为满状态,则将子分区中的VCDU数据包读出,并在读出结束时将读出选择信号指向下一个待读的子分区;若子分区为空状态,则放弃当前读出操作。
2.如权利要求1所述的一种航天器AOS系统双口RAM缓冲区管理方法,其特征在于:在写入VCDU数据包时,每个VCDU数据包均按照0~L-1的写入地址范围写入双口RAM,所述写入选择信号确定当前的写入子分区;当写入VCDU数据包的写入地址为L时,所述写入选择信号指向下一个子分区,并置当前子分区为满,其中,L为所述VCDU数据包长度。
3.如权利要求1所述的一种航天器AOS系统双口RAM缓冲区管理方法,其特征在于:在读出VCDU数据包时,每个VCDU数据包均按照0~L-1的读出地址范围读出双口RAM,所述读出选择信号确定当前的读出子分区;当读出VCDU数据包的读出地址为L时,所述读出选择信号指向下一个子分区,并置当前子分区为空,其中,L为所述VCDU数据包长度。
4.如权利要求1~3中任一所述的一种航天器AOS系统双口RAM缓冲区管理方法,其特征在于:所述子分区具有空标志信号和满标志信号,当所述空标志信号有效且满标志信号无效则对应子分区为空状态,当所述满标志信号有效且空标志信号无效则对应子分区为满状态,所述空标志信号由读时钟驱动,满标志信号由写时钟驱动;当子分区写入完整的VCDU数据包后,写时钟置满标志信号为有效,读时钟检测到有效满标志后,置空标志信号为无效;当子分区读出完整的VCDU数据包后,读时钟置空标志信号有效,写时钟检测到有效空标志信号后,置满标志信号为无效。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210214200.8A CN102799537B (zh) | 2012-06-18 | 2012-06-18 | 一种航天器aos系统双口ram缓冲区管理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210214200.8A CN102799537B (zh) | 2012-06-18 | 2012-06-18 | 一种航天器aos系统双口ram缓冲区管理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102799537A true CN102799537A (zh) | 2012-11-28 |
CN102799537B CN102799537B (zh) | 2015-07-08 |
Family
ID=47198650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210214200.8A Active CN102799537B (zh) | 2012-06-18 | 2012-06-18 | 一种航天器aos系统双口ram缓冲区管理方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102799537B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105912479A (zh) * | 2016-04-07 | 2016-08-31 | 武汉数字派特科技有限公司 | 一种并发数据的缓存方法及结构 |
CN110209612A (zh) * | 2019-06-05 | 2019-09-06 | 中国核动力研究设计院 | 一种基于多状态的dpram访问方法及系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1851633A (zh) * | 2005-04-22 | 2006-10-25 | 华为技术有限公司 | 一种动态自管理缓冲区 |
US7242633B1 (en) * | 2004-09-10 | 2007-07-10 | Xilinx, Inc. | Memory device and method of transferring data in memory device |
-
2012
- 2012-06-18 CN CN201210214200.8A patent/CN102799537B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7242633B1 (en) * | 2004-09-10 | 2007-07-10 | Xilinx, Inc. | Memory device and method of transferring data in memory device |
CN1851633A (zh) * | 2005-04-22 | 2006-10-25 | 华为技术有限公司 | 一种动态自管理缓冲区 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105912479A (zh) * | 2016-04-07 | 2016-08-31 | 武汉数字派特科技有限公司 | 一种并发数据的缓存方法及结构 |
CN110209612A (zh) * | 2019-06-05 | 2019-09-06 | 中国核动力研究设计院 | 一种基于多状态的dpram访问方法及系统 |
CN110209612B (zh) * | 2019-06-05 | 2021-04-13 | 中核控制系统工程有限公司 | 一种基于多状态的dpram访问方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN102799537B (zh) | 2015-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102932696B (zh) | 一种星载高速数据复接器系统及实现方法 | |
JP4480845B2 (ja) | メモリー幅の非常に広いtdmスイッチシステム | |
CN105141352B (zh) | 一种卫星高速数传基带数据误码统计及帧排序处理系统及方法 | |
CN104778025A (zh) | 基于随机访问存储器的先入先出存储器的电路结构 | |
CN102624633A (zh) | 一种基于时间触发的SpaceWire网络通信方法 | |
CN102799537B (zh) | 一种航天器aos系统双口ram缓冲区管理方法 | |
US20160239439A1 (en) | Shared Buffer Arbitration For Packet-Based Switching | |
US7439763B1 (en) | Scalable shared network memory switch for an FPGA | |
CN104468156B (zh) | 一种利用时隙仲裁节省资源开销的方法和设备 | |
CN103309981A (zh) | 一种具有高存储效率的adc数据组织系统及其方法 | |
CN102118304B (zh) | 一种信元交换方法和装置 | |
EP1091289B1 (en) | Device for processing sonet or SDH frames-DS0 to channel mapping | |
CN102237943B (zh) | 一种光传输帧开销的处理方法及装置 | |
CN103220168B (zh) | 一种基于定长协议数据包长度异常的处理方法 | |
US7568074B1 (en) | Time based data storage for shared network memory switch | |
CN102164095B (zh) | 一种星上交换模块的数据报分段与重组系统及实现方法 | |
CN102984088A (zh) | 应用于afdx交换机确保帧转发顺序一致性的方法 | |
CN106683694A (zh) | 一种速率自适应的存储器接口电路 | |
CN1841978B (zh) | 实现多路信号再定时的方法及装置 | |
US7730276B1 (en) | Striping of data into memory of a network data switch to prevent read and write collisions | |
CN106445836B (zh) | 异步数据读写方法、系统及装置 | |
US6721827B2 (en) | Data processing apparatus and data processing method | |
CN104597805A (zh) | 一种基于fifo实现循环移位寄存器的系统及方法 | |
CN116470927B (zh) | 一种数据处理方法、装置、设备和存储介质 | |
US7996604B1 (en) | Class queue for network data switch to identify data memory locations by arrival time |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |