[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN102668074A - 电路模块的制造方法、电路模块及包括电路模块的电子设备 - Google Patents

电路模块的制造方法、电路模块及包括电路模块的电子设备 Download PDF

Info

Publication number
CN102668074A
CN102668074A CN2010800593666A CN201080059366A CN102668074A CN 102668074 A CN102668074 A CN 102668074A CN 2010800593666 A CN2010800593666 A CN 2010800593666A CN 201080059366 A CN201080059366 A CN 201080059366A CN 102668074 A CN102668074 A CN 102668074A
Authority
CN
China
Prior art keywords
substrate
terminal electrode
circuit
circuit module
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800593666A
Other languages
English (en)
Inventor
川手俊矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN102668074A publication Critical patent/CN102668074A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明通过在切割出端子电极基板的集成基板中减少未利用作为端子电极基板的部分，从而可抑制材料费以廉价制造，并可提高电路模块的共面性。本发明对至少在单面安装有多个电子元器件(12、13)的集成基板(30)进行分割，从集成基板(30)切割出多个电路基板(11)，从而制造多个电路模块(1)，其中，将配置成至少横跨相邻的多个电路基板(11)的多个端子电极基板(14)安装在集成基板(30)的一个面上，在切割出多个电路基板(11)的位置对在一个面安装有多个端子电极基板(14)且至少在单面安装有多个电子元器件(12、13)的集成基板(30)进行分割。

Description

电路模块的制造方法、电路模块及包括电路模块的电子设备
技术领域
本发明涉及通过将至少在单面安装有多个电子元器件的集成基板进行分割并从集成基板切割出多个电路基板、来制造多个电路模块的方法、电路模块及包括电路模块的电子设备。
背景技术
近年来，随着电子设备的小型化、轻量化，安装于电子设备的电路模块自身也需要小型化、轻量化。因此，在电路模块中，通过利用引线端子、焊球、空腔(cavity)结构等，在两面安装电子元器件，从而实现小型化、轻量化。在专利文献1及专利文献2中公开了利用空腔结构在两面安装电子元器件的电路模块的制造方法。
在专利文献1所公开的电路模块的制造方法中，准备切割出多个电路基板的第1集成基板、和切割出在中央部设有孔的多个端子电极基板的第2集成基板，将第1集成基板和第2集成基板进行贴合，对贴合后的第1及第2集成基板进行分割。由专利文献1所公开的电路模块的制造方法所制造出的电路模块将在中央部设有孔的端子电极基板安装于电路基板，形成空腔结构，在电路基板的两面安装电子元器件。
此外，在专利文献2所公开的电路模块的制造方法中，对于切割出多个电路基板的集成基板，沿各电路基板的外周边安装四个端子电极基板，对安装有端子电极基板的集成基板进行分割。由专利文献2所公开的电路模块的制造方法所制造出的电路模块沿电路基板的外周边安装四个端子电极基板，形成空腔结构，在电路基板的两面安装电子元器件。
现有技术文献
专利文献
专利文献1：日本专利特开2008-206173号公报
专利文献2：日本专利特开2009-123869号公报
发明内容
本发明要解决的技术问题
在专利文献1所公开的电路模块的制造方法中，由于准备面积大体相同的第1集成基板和第2集成基板，将第1集成基板和第2集成基板进行贴合来制造，因此，从第2集成基板切割出的端子电极基板只能得到与从第1集成基板切割出的电路基板相同的数量。此外，从第2集成基板切割出的端子电极基板中，由于在中央部设置有孔，因此，未利用作为端子电极基板的部分较多，将该端子电极基板安装于电路基板而形成有空腔结构的电路模块中，材料费增加，存在无法廉价制造的问题。
此外，在专利文献2所公开的电路模块的制造方法中，由于需要沿各电路基板的外周边分别安装具有细长形状的四个端子电极基板，因此，存在端子电极基板倾斜、电路模块的共面性(Coplanarity)变差的问题。
本发明是鉴于上述情况而完成的，其目的在于提供一种电路模块的制造方法、电路模块及包括电路模块的电子设备，其通过在切割出端子电极基板的集成基板中减少未利用作为端子电极基板的部分，从而可抑制材料费以廉价制造，并可提高电路模块的共面性。
用于解决技术问题的技术手段
为了达到上述目的，第1发明所涉及的电路模块的制造方法是对至少在单面安装有多个电子元器件的集成基板进行分割，从所述集成基板切割出多个电路基板，从而制造多个电路模块，包括：第1工序，该第1工序将配置成至少横跨相邻的多个所述电路基板的多个端子电极基板安装在所述集成基板的一个面上；第2工序，该第2工序在切割出多个所述电路基板的位置对在一个面安装有多个所述端子电极基板且至少在单面安装有多个所述电子元器件的所述集成基板进行分割。
在第1发明中，通过采用在切割出多个电路基板的集成基板的一个面上安装有多个端子电极基板的结构，从而无需从一块集成基板切割出数量与从一块集成基板切割出的电路基板相同的端子电极基板，可选择能从一块集成基板切割出更多的端子电极基板的形状，通过在切割出端子电极基板的集成基板中减少未利用作为端子电极基板的部分，可抑制材料费，能廉价制造电路模块。此外，通过将端子电极基板配置成至少横跨相邻的多个电路基板，从而可对多个电路基板安装一个端子电极基板，与对各电路基板分别安装端子电极基板的情况相比，端子电极基板的平坦性增加，可提高电路模块的共面性。
此外，第2发明所涉及的电路模块的制造方法是在第1发明中，从所述集成基板切割出的所述电路基板的俯视时的外形为矩形，所述第1工序在所述电路基板的外周边的相对两边配置有所述端子电极基板。
在第2发明中，从集成基板切割出的电路基板的俯视时的外形为矩形，在电路基板的外周边的相对两边配置有端子电极基板，从而将端子电极基板安装于集成基板的操作工时数减少，可抑制操作成本，能廉价制造电路模块。
此外，第3发明所涉及的电路模块的制造方法是在第1发明中，从所述集成基板切割出的所述电路基板的俯视时的外形为矩形，所述第1工序在所述电路基板的外周边的四边配置有所述端子电极基板。
在第3发明中，从集成基板切割出的电路基板的俯视时的外形为矩形，在电路基板的外周边的四边配置有端子电极基板，从而可制造具有更多的能与外部设备的端子进行接合的端子电极的电路模块。
此外，第4发明所涉及的电路模块的制造方法是在第1至第3发明中的任一项中，所述端子电极基板具有多个端子电极，所述第1工序将所述端子电极基板以对各所述电路基板而言、所述端子电极的数量相同的方式进行配置，并安装于所述集成基板。
在第4发明中，端子电极基板具有多个端子电极，将端子电极基板以对各电路基板而言、端子电极的数量相同的方式进行配置，并安装于集成基板，从而在将端子电极基板安装于集成基板时，因端子电极基板和集成基板的接合力而产生的、各电路基板对端子电极基板的应力变得均等，提高端子电极基板对电路基板的位置精度。
此外，第5发明所涉及的电路模块的制造方法是在第1至第4发明中的任一项中，所述端子电极基板所具有的端子电极是在形成于所述端子电极基板的过孔的至少内壁面上涂布有导电性糊料的过孔导体。
在第5发明中，端子电极是在形成于端子电极基板的过孔的至少内壁面上涂布有导电性糊料的过孔导体，从而可确保安装于电路基板的一侧的端子电极与相反侧的端子电极之间的导通，容易将电路模块安装到外部设备。
此外，第6发明所涉及的电路模块的制造方法是在第1至第5发明中的任一项中，所述端子电极基板在与所述电路基板的外侧面形成在同一平面上的侧面，使所述端子电极露出。
在第6发明中，端子电极基板在与电路基板的外侧面形成在同一平面上的侧面，使端子电极露出，从而在将电路模块安装于外部设备的情况下，可利用在端子电极基板的侧面露出的端子电极，容易观察端子电极基板的端子电极与外部设备的接合状态，从而可确认电路模块与外部设备的接合状态。
为了达到上述目的，第7发明所涉及的电子设备包括利用权利要求1至6中的任一项所述的电路模块的制造方法来制造的电路模块。
在第7发明中，包括利用第1至第6发明中的任一项的电路模块的制造方法来制造的电路模块，从而可使电子设备实现小型化、轻量化，并能廉价制造。
为了达到上述目的，第8发明所涉及的电路模块包括：电路基板；安装于所述电路基板的至少单面上的多个电子元器件；及以将侧面与所述电路基板的外侧面配置在同一平面上的方式、安装在所述电路基板的一个面上的多个端子电极基板。
在第8发明中，包括：电路基板；安装于电路基板的至少单面上的多个电子元器件；及以将侧面与电路基板的外侧面配置在同一平面上的方式、安装在电路基板的一个面上的多个端子电极基板，从而可构成为在从集成基板切割出多个电路基板时，也对端子电极基板进行分割，可获得外侧面的尺寸精度较好的电路模块。
此外，第9发明所涉及的电路模块是在第8发明中，所述电路基板的俯视时的外形为矩形，所述端子电极基板配置在所述电路基板的外周边的相对两边。
在第9发明中，从集成基板切割出的电路基板的俯视时的外形为矩形，在电路基板的外周边的相对两边配置有端子电极基板，从而将端子电极基板安装于集成基板的操作工时数减少，可抑制操作成本，能廉价制造电路模块。
为了达到上述目的，第10发明所涉及的电子设备包括权利要求8或9所述的电路模块。
在第10发明中，包括第8发明或第9发明的电路模块，从而可使电子设备实现小型化、轻量化，并能廉价制造。
发明效果
在本发明所涉及的电路模块的制造方法中，通过采用在切割出多个电路基板的集成基板的一个面上安装有多个端子电极基板的结构，从而无需从一块集成基板切割出数量与从一块集成基板切割出的电路基板相同的端子电极基板，可选择能从一块集成基板切割出更多的端子电极基板的形状，通过在切割出端子电极基板的集成基板中减少未利用作为端子电极基板的部分，可抑制材料费，能廉价制造电路模块。此外，通过将端子电极基板配置成至少横跨相邻的多个电路基板，从而可对多个电路基板安装一个端子电极基板，与对各电路基板分别安装端子电极基板的情况相比，端子电极基板的平坦性增加，可提高电路模块的共面性。
此外，本发明所涉及的电路模块包括以将侧面与电路基板的外侧面配置在同一平面上的方式、安装在电路基板的一个面上的多个端子电极基板，从而可构成为在从集成基板切割出多个电路基板时，也对端子电极基板进行分割，可获得外侧面的尺寸精度较好的电路模块。此外，由于本发明所涉及的电子设备包括由本发明所涉及的电路模块的制造方法所制造出的电路模块、或本发明所涉及的电路模块，因此，可实现小型化、轻量化，并能廉价制造。
附图说明
图1是表示本发明的实施方式1所涉及的电路模块的结构的剖视图。
图2是表示形成有端子电极的集成基板的立体图。
图3是从集成基板切割出的多个端子电极基板的立体图。
图4是表示形成接合焊盘、在一个面安装有电子元器件的集成基板的立体图。
图5是表示安装有多个端子电极基板的集成基板的立体图。
图6是表示以安装有电子元器件及端子电极基板的面与支承台相接触的方式放置的集成基板的立体图。
图7是图6所示的集成基板的A-A剖视图。
图8是表示在接合焊盘安装有电子元器件的集成基板的立体图。
图9是图8所示的集成基板的B-B剖视图。
图10是表示在切割出电路基板的位置进行了分割的集成基板的立体图。
图11是图10所示的集成基板的C-C剖视图。
图12是表示可从一块集成基板获得的电路模块的个数、与将集成基板和端子电极基板进行接合的操作工时数之间的关系的曲线图。
图13是表示本发明的实施方式2所涉及的电路模块的结构的剖视图。
图14是表示本发明的实施方式2所涉及的端子电极基板的立体图。
图15是表示本发明的实施方式3所涉及的安装有多个端子电极基板的集成基板的立体图。
图16是表示本发明的实施方式4所涉及的安装有多个端子电极基板的集成基板的立体图。
具体实施方式
以下，参照附图，详细说明本发明的实施方式。
(实施方式1)
图1是表示本发明的实施方式1所涉及的电路模块的结构的剖视图。本发明的实施方式1所涉及的电路模块1包括：由陶瓷、玻璃、环氧树脂等形成的电路基板11；安装于电路基板11的两面的半导体元件、电容器、电阻器、SAW滤波器等电子元器件12、13；及安装于电路基板11的下表面(一个面)的端子电极基板14。另外，电子元器件12、13并不限于安装在电路基板11的两面的情况，也可以安装在电路基板11的至少单面。
电路基板11的俯视时的外形为矩形，包括用于与安装在两面的电子元器件12、13进行电接合的接合焊盘15、及在内部将接合焊盘15彼此以规定的图案进行电连接的布线层16。电路基板11的接合焊盘15、与电子元器件12、13的端子通过接合线、焊料等来进行接合。
端子电极基板14由陶瓷、玻璃、环氧树脂等形成，具有多个端子电极17。端子电极17包括设置在端子电极基板14的两面的接合焊盘17a、及用于将接合焊盘17a彼此进行电接合的过孔导体17b。过孔导体17b通过在形成于端子电极基板14的过孔的至少内壁面涂布导电性糊料来形成。端子电极17一方与设置于电路基板11的接合焊盘15进行电接合，另一方与外部设备(未图示)进行电接合。另外，端子电极17中，若将过孔导体17b与接合焊盘15等直接进行接合，则也可以仅设置过孔导体17b，而不设置接合焊盘17a。
此外，端子电极基板14配置并安装于电路基板11的一个面的两端。在由安装于一个面的两端的端子电极基板14和端子电极基板14所夹住的部分的电路基板11上安装有电子元器件13。由于端子电极基板14的侧面与电路基板11的外侧面配置在同一平面上，因此，可构成为在从集成基板切割出多个电路基板11时，也分割端子电极基板14，形成外侧面的尺寸精度较好的电路模块1。另外，在电路基板11上安装电子元器件12、13之后，也可以用合成树脂等来密封电路基板11的一个面或两面，以覆盖电子元器件12、13。
图2至图11是用于说明本发明的实施方式1所涉及的电路模块1的制造方法的立体图或剖视图。首先，对形成端子电极基板14的工序进行说明。图2是表示形成有端子电极17的集成基板的立体图。在图2中，示出在切割出多个端子电极基板14的集成基板20上形成多组排列成2列4行的端子电极17的工序。另外，形成于集成基板20的端子电极17的排列并不限于2列4行的排列，只要是能确保电路模块1中所需的端子电极17的数量的排列即可。此外，端子电极17作为在集成基板20中形成过孔、在所形成的过孔的至少内壁面上涂布导电性糊料的过孔导体来形成。通过作为过孔导体来形成，从而可确保安装于电路基板11的一侧的端子电极17与相反侧的端子电极17之间的导通，容易将电路模块1安装到外部设备。
图3是表示从集成基板20切割出的多个端子电极基板14的立体图。在图3中，示出利用切割机等来分割集成基板20、从集成基板20切割出多个端子电极基板14的工序。切割出的端子电极基板14各自为长方体的形状，具有排列成2列4行的端子电极17。另外，从集成基板20切割出的端子电极基板14的形状并不限于长方体，只要是能安装于电路基板11、且可从集成基板20切割出更多的端子电极基板14的形状即可。
接下来，对形成电路模块1的工序进行说明。图4是表示形成接合焊盘15、在一个面安装有电子元器件13的集成基板的立体图。在图4中，示出在切割出多个电路基板11的集成基板30上按照规定的图案形成多个接合焊盘15、并以与所形成的多个接合焊盘15的一部分接合的方式安装电子元器件13的工序。为了能切割出虚线所示的四个电路基板11，在集成基板30上，对各电路基板11安装电子元器件13。电子元器件13通过焊料等与形成于集成基板30的接合焊盘15相接合。
图5是表示安装有多个端子电极基板14的集成基板30的立体图。在图5中，示出以横跨相邻的多个电路基板11的方式安装图2所示的端子电极基板14的工序。对于俯视时的外形为矩形的电路基板11，端子电极基板14配置在电路基板11的外周边的四边，以包围所安装的电子元器件13。通过在电路基板11的外周边的四边配置有端子电极基板14，从而可制造具有更多的能与外部设备的端子进行接合的端子电极17的电路模块1。另外，对于俯视时的外形为矩形的电路基板11，端子电极基板14无需一定配置在电路基板11的外周边的所有四边，至少配置在电路基板11的外周边的一边即可。通过利用焊料等来将形成于集成基板30的接合焊盘15和端子电极17进行接合，从而将端子电极基板14安装于电路基板11。此外，由于将端子电极基板14以对各电路基板11而言、端子电极17的数量相同的方式进行配置，并安装于集成基板30，因此，在将端子电极基板14安装于集成基板30时，因端子电极基板14和集成基板30的接合力而产生的、各电路基板11对端子电极基板14的应力变得均等。由此，进一步提高电路模块1的共面性，并且，提高端子电极基板14对电路基板11的位置精度。例如，对于具有排列成2列4行的端子电极17的端子电极基板14的情况，端子电极基板14配置成分别横跨相邻的多个电路基板11，并安装于集成基板30，从而可分割作为具有排列成1列4行的端子电极17的端子电极基板14。由于对各电路基板11而言，所安装的端子电极基板14具有相同数量的、接合焊盘15与端子电极17的接合部，因此，均等地施加各电路基板11中的应力。
图6是表示以安装有电子元器件13及端子电极基板14的面与支承台相接触的方式放置的集成基板30的立体图。图7是图6所示的集成基板30的A-A剖视图。在图6及图7中，示出为了在安装有电子元器件13及端子电极基板14的面的背面安装电子元器件12、将集成基板30相对于支承台60翻转的工序。在集成基板30的背面也形成多个接合焊盘15，为了将电子元器件12安装于该接合焊盘15，以安装有电子元器件13及端子电极基板14的面与支承台60相接触的方式将集成基板30放置于支承台60上。如图7所示，由于端子电极基板14距离集成基板30的高度与电子元器件13的高度大致相同，因此，在以安装有电子元器件13及端子电极基板14的面与支承台60相接触的方式将集成基板30放置于支承台60上的情况下，可将集成基板30相对于支承台60稳定地放置，从而容易进行将电子元器件12安装到集成基板30的安装操作。
图8是表示在接合焊盘15安装有电子元器件12的集成基板30的立体图。图9是图8所示的集成基板30的B-B剖视图。在图8及图9中，示出在安装有电子元器件13及端子电极基板14的面的背面安装电子元器件12的工序。电子元器件12通过焊料等与形成于集成基板30的接合焊盘15相接合。在虚线所示的从集成基板30切割出的四个电路基板11上分别安装有多个电子元器件12。另外，对于安装于电路基板11的电子元器件12的数量、布置等，只要物理限制允许，就可以自由设定。
图10是表示在切割出电路基板11的位置进行了分割的集成基板30的立体图。图11是图10所示的集成基板30的C-C剖视图。在图10及图11中，示出利用切割机等在切割出多个电路基板11的位置对在一个面安装有多个端子电极基板14且在两面安装有多个电子元器件12、13的集成基板30进行分割、从而形成单片电路模块1的工序。由于端子电极基板14配置成横跨相邻的多个电路基板11，因此，在对集成基板30进行分割时，可分割作为具有排列成1列4行的端子电极17的端子电极基板14。此外，由于利用同一工序来分割集成基板30和端子电极基板14，因此，端子电极基板14的侧面与从集成基板30切割出的电路基板11的外侧面形成在同一平面上。
此外，在本发明的实施方式1所涉及的电路模块1的制造方法中，由于将配置成横跨相邻的多个电路基板11的端子电极基板14安装于集成基板30，因此，与在各电路基板11上安装端子电极基板14的情况相比，可减少将集成基板30和端子电极基板14进行接合的操作工时数。图12是表示可从一块集成基板30获得的电路模块1的个数、与将集成基板30和端子电极基板14进行接合的操作工时数(安装次数)之间的关系的曲线图。在图12中，设横轴为电路模块的个数，纵轴为将端子电极基板接合在集成基板上的次数，分别示出利用本实施方式1所涉及的电路模块1的制造方法来制造的情况下、及利用现有的电路模块的制造方法来制造的情况下的数据。
例如，如图5所示，在从一块集成基板30切割出四个电路基板11的情况下(可从一块集成基板30获得的电路模块的个数为4个的情况)，在本实施方式1所涉及的电路模块1的制造方法中，由于将端子电极基板14配置成横跨相邻的多个电路基板11，因此，安装于集成基板30的端子电极基板14的数量成为12个，将端子电极基板14接合在集成基板30上的次数成为12次。但是，在现有的电路模块的制造方法中，由于沿各电路基板的外周边的四边来接合四个端子电极基板，因此，接合于集成基板的端子电极基板的数量成为16个，将端子电极基板安装在集成基板上的次数成为16次。同样地，在可从一块集成基板30获得的电路模块1的个数为64个的情况下，在本实施方式1所涉及的电路模块1的制造方法中，将端子电极基板14接合在集成基板30上的次数为144次，但在现有的电路模块的制造方法中，将端子电极基板接合在集成基板上的次数成为256次。
此外，在现有的电路模块的制造方法中，由于利用切割机来对集成基板进行分割，在从集成基板切割出多个电路基板时不对端子电极基板进行分割，因此，需要避开切割刀刃所通过的位置而将端子电极基板安装于集成基板。但是，若将端子电极基板安装于集成基板的精度较差，则会将端子电极基板安装在切割刀刃所通过的位置上，从而存在如下问题：切割刀刃与无需接触的端子电极基板相接触，电路模块的外侧面的尺寸精度变差。因而，在本实施方式1所涉及的电路模块1的制造方法中，通过构成为利用切割机来对集成基板30进行分割，在从集成基板30切割出多个电路基板11时，也对端子电极基板14进行分割，从而不会发生切割刀刃与无需接触的端子电极基板相接触、电路模块的外侧面的尺寸精度变差的情况，可提高电路模块1的外侧面的尺寸精度。
如上所述，在本发明的实施方式1所涉及的电路模块1的制造方法中，通过采用在切割出多个电路基板11的集成基板30的一个面上安装有多个端子电极基板14的结构，从而无需从一块集成基板20切割出数量与从一块集成基板30切割出的电路基板11相同的端子电极基板14，可选择能从一块集成基板20切割出更多的端子电极基板14的形状，通过在集成基板20中减少未利用作为端子电极基板14的部分，可抑制材料费，能廉价制造电路模块1。此外，通过将端子电极基板14配置成至少横跨相邻的多个电路基板11，从而可对多个电路基板11安装一个端子电极基板14，与对各电路基板11分别安装端子电极基板14的情况相比，端子电极基板14的平坦性增加，可提高电路模块1的共面性。此外，将集成基板30和端子电极基板14进行接合的操作工时数减少，可抑制操作成本，能廉价制造电路模块1。
此外，通过减少安装到集成基板30的端子电极基板14的数量，可抑制端子电极基板14距离电路基板1的高度的偏差，提高电路模块1的共面性。再者，通过在切割出多个电路基板11的位置对在一个面安装有多个端子电极基板14且在两面安装有多个电子元器件12、13的集成基板30进行分割，从而能高精度地将端子电极基板14的侧面与从集成基板30切割出的电路基板11的外侧面形成在同一平面上。
另外，上述电路模块1的制造方法是举例示出的，在集成基板30上安装电子元器件12、13、端子电极基板14的顺序并不限于上述示例。
(实施方式2)
图13是表示本发明的实施方式2所涉及的电路模块1的结构的剖视图。如图13所示，本发明的实施方式2所涉及的电路模块1的结构中，端子电极基板14在与电路基板11的外侧面形成在同一平面上的侧面，使端子电极17露出，除此之外，与图1所示的实施方式1所涉及的电路模块1的结构相同。因此，在本发明的实施方式2所涉及的电路模块1中，对相同结构标注相同标号，并省略其详细说明。
本发明的实施方式2所涉及的电路模块1中，端子电极基板14在与电路基板11的外侧面形成在同一平面上的侧面，使端子电极17露出，从而在将电路模块1安装于外部设备的情况下，能确认电路模块1与外部设备的接合状态。具体而言，在通过利用焊料等将端子电极基板14的端子电极17和外部设备进行接合、以将电路模块1安装于外部设备的情况下，由于接合的焊料等的焊角(fillet)形成于在端子电极基板14的与电路基板11的外侧面形成在同一平面上的侧面露出的端子电极17，因此，可容易观察到所形成的焊料等的焊角，从而能确认电路模块1与外部设备的接合状态。
接下来，对制造在与电路基板11的外侧面形成在同一平面上的侧面、使端子电极17露出的端子电极基板14的方法的一个示例进行说明。另外，以下说明的制造方法是一个示例，只要是能制造在与电路基板11的外侧面形成在同一平面上的侧面、使端子电极17露出的端子电极基板14的方法，就可以是任一制造方法。
首先，如图3所示，利用切割机等对集成基板20进行分割，从集成基板20切割出多个端子电极基板14，形成形状为长方体的、具有排列成2列4行的端子电极17的端子电极基板14。此外，在本实施方式2中，所形成的各端子电极基板14在端子电极17的列与端子电极17的列之间具有开口部。图14是表示本发明的实施方式2所涉及的端子电极基板14的立体图。如图14所示，端子电极基板14在端子电极17的列与端子电极17的列之间具有开口部18。开口部18与端子电极17的各行对应，形成于与各行的各端子电极17的一部分相重叠的位置。此外，由于开口部18形成于与各端子电极17的一部分相重叠的位置，因此，端子电极17从开口部18的内壁面18a露出。
通过将形成有开口部18的端子电极基板14如图5所示的那样安装于集成基板30，并对所安装的集成基板30进行图6至图11所示的操作，从而可制造如图13所示的、在与电路基板11的外侧面形成在同一平面上的端子电极基板14的侧面使端子电极17露出的电路模块1。另外，通过沿虚线19来对形成有开口部18的端子电极基板14进行分割，从而在开口部18的内壁面18a露出的端子电极17构成端子电极基板14的侧面。
如上所述，本发明的实施方式2中，由于端子电极基板14在与电路基板11的外侧面形成在同一平面上的侧面，使端子电极17露出，因此，在将电路模块1安装于外部设备的情况下，由于端子电极17在端子电极基板14的侧面露出，因此，可容易观察端子电极基板14的端子电极17与外部设备的接合状态，从而可确认电路模块1与外部设备的接合状态。
(实施方式3)
图15是表示本发明的实施方式3所涉及的安装有多个端子电极基板14的集成基板30的立体图。如图15所示，集成基板30中，切割出的电路基板11的俯视时的外形如虚线所示的那样为矩形，在各电路基板11的俯视时的外形为矩形的电路基板11的外周边的相对两边，配置安装有端子电极基板14。另外，本实施方式3所涉及的集成基板30中，由于除了在各电路基板11的外周边的相对两边配置安装有端子电极基板14以外，结构与图5所示的实施方式1所涉及的集成基板30相同，因此，对相同结构标注相同标号，并省略其详细说明。此外，本发明的实施方式3所涉及的电路模块1的制造方法中，由于除了在各电路基板11的外周边的相对两边配置安装端子电极基板14以外，工序与实施方式1中说明过的电路模块1的制造方法相同，因此，省略其详细说明。
如上所述，由于在各电路基板11的俯视时的外形为矩形的电路基板11的外周边的相对两边，配置有端子电极基板14，因此，减少所安装的端子电极基板14的数量，从而将集成基板30和端子电极基板14进行接合的操作工时数减少，可抑制操作成本，能廉价制造电路模块1。
(实施方式4)
图16是表示本发明的实施方式4所涉及的安装有多个端子电极基板14的集成基板30的立体图。如图16所示，集成基板30配置安装有至少比要切割出的电路基板11的俯视时的外形为矩形的电路基板11的外周边的一边的长度要长的端子电极基板14。另外，本实施方式4所涉及的集成基板30中，由于除了配置安装有至少比要切割出的电路基板11的外周边的一边的长度要长的端子电极基板14以外，结构与图5所示的实施方式1所涉及的集成基板30相同，因此，对相同结构标注相同标号，并省略其详细说明。此外，本发明的实施方式4所涉及的电路模块1的制造方法中，由于除了配置安装至少比要切割出的电路基板11的外周边的一边的长度要长的端子电极基板14以外，工序与实施方式1中说明过的电路模块1的制造方法相同，因此，省略其详细说明。
例如，形成具有与电路基板11的外周边的两边相对应的长度的端子电极基板14，并配置安装于集成基板30。端子电极基板14在具有与电路基板11的外周边的两边相对应的长度的情况下，由于可配置成横跨包含不相邻的电路基板11的最大为四个的电路基板11，因此，与具有与电路基板11的外周边的一边相对应的长度的情况相比，可进一步减少安装于集成基板30的端子电极基板14的数量。
如上所述，由于配置有至少比要切割出的电路基板11的俯视时的外形为矩形的电路基板11的外周边的一边的长度要长的端子电极基板14，因此，可进一步减少安装于集成基板30的端子电极基板14的数量，从而将集成基板30和端子电极基板14进行接合的操作工时数减少，可抑制操作成本，能廉价制造电路模块1。另外，通过将由本实施方式1至4中说明过的电路模块1的制造方法所制造出的电路模块1、或本实施方式1至4中说明过的电路模块1安装于电子元器件，从而可使电子设备实现小型化、轻量化，并能廉价制造。
标号说明
1 电路模块
11 电路基板
12、13 电子元器件
14 端子电极基板
15 接合焊盘
16 布线层
17 端子电极
18 开口部
20 集成基板
30 集成基板
60 支承台

Claims (10)

1.一种电路模块的制造方法，该方法是对至少在单面安装有多个电子元器件的集成基板进行分割，从所述集成基板切割出多个电路基板，从而制造多个电路模块，其特征在于，包括：
第1工序，该第1工序将配置成至少横跨相邻的多个所述电路基板的多个端子电极基板安装在所述集成基板的一个面上；及
第2工序，该第2工序在切割出多个所述电路基板的位置对在一个面安装有多个所述端子电极基板且至少在单面安装有多个所述电子元器件的所述集成基板进行分割。
2.如权利要求1所述的电路模块的制造方法，其特征在于，
从所述集成基板切割出的所述电路基板的俯视时的外形为矩形，
所述第1工序在所述电路基板的外周边的相对两边配置有所述端子电极基板。
3.如权利要求1所述的电路模块的制造方法，其特征在于，
从所述集成基板切割出的所述电路基板的俯视时的外形为矩形，
所述第1工序在所述电路基板的外周边的四边配置有所述端子电极基板。
4.如权利要求1至3中的任一项所述的电路模块的制造方法，其特征在于，
所述端子电极基板具有多个端子电极，
所述第1工序将所述端子电极基板以对各所述电路基板而言、所述端子电极的数量相同的方式进行配置，并安装于所述集成基板。
5.如权利要求1至4中的任一项所述的电路模块的制造方法，其特征在于，
所述端子电极基板所具有的端子电极是在形成于所述端子电极基板的过孔的至少内壁面上涂布有导电性糊料的过孔导体。
6.如权利要求1至5中的任一项所述的电路模块的制造方法，其特征在于，
所述端子电极基板在与所述电路基板的外侧面形成在同一平面上的侧面，使所述端子电极露出。
7.一种电子设备，其特征在于，
包括利用权利要求1至6中的任一项所述的电路模块的制造方法来制造的电路模块。
8.一种电路模块，其特征在于，包括：
电路基板；
安装于所述电路基板的至少单面上的多个电子元器件；及
以将侧面与所述电路基板的外侧面配置在同一平面上的方式、安装在所述电路基板的一个面上的多个端子电极基板。
9.如权利要求8所述的电路模块，其特征在于，
所述电路基板的俯视时的外形为矩形，所述端子电极基板配置在所述电路基板的外周边的相对两边。
10.一种电子设备，其特征在于，
包括权利要求8或9所述的电路模块。
CN2010800593666A 2009-12-22 2010-12-10 电路模块的制造方法、电路模块及包括电路模块的电子设备 Pending CN102668074A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-290919 2009-12-22
JP2009290919 2009-12-22
PCT/JP2010/072199 WO2011077968A1 (ja) 2009-12-22 2010-12-10 回路モジュールの製造方法、回路モジュール及び回路モジュールを備える電子機器

Publications (1)

Publication Number Publication Date
CN102668074A true CN102668074A (zh) 2012-09-12

Family

ID=44195500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800593666A Pending CN102668074A (zh) 2009-12-22 2010-12-10 电路模块的制造方法、电路模块及包括电路模块的电子设备

Country Status (4)

Country Link
US (1) US20120250265A1 (zh)
JP (1) JPWO2011077968A1 (zh)
CN (1) CN102668074A (zh)
WO (1) WO2011077968A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9190367B1 (en) 2014-10-22 2015-11-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
US10685948B1 (en) * 2018-11-29 2020-06-16 Apple Inc. Double side mounted large MCM package with memory channel length reduction

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750357A (ja) * 1993-08-06 1995-02-21 Fujitsu General Ltd 面実装ハイブリッドｉｃ
WO2007049417A1 (ja) * 2005-10-24 2007-05-03 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
CN101292347A (zh) * 2005-10-20 2008-10-22 株式会社村田制作所 电路模块和使用该电路模块的电路装置
US20090166863A1 (en) * 2007-12-27 2009-07-02 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404043B1 (en) * 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
JP4158798B2 (ja) * 2005-10-12 2008-10-01 株式会社村田製作所 複合セラミック基板
JP4776012B2 (ja) * 2006-01-27 2011-09-21 オンセミコンダクター・トレーディング・リミテッド 回路基板及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750357A (ja) * 1993-08-06 1995-02-21 Fujitsu General Ltd 面実装ハイブリッドｉｃ
CN101292347A (zh) * 2005-10-20 2008-10-22 株式会社村田制作所 电路模块和使用该电路模块的电路装置
WO2007049417A1 (ja) * 2005-10-24 2007-05-03 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
US20090166863A1 (en) * 2007-12-27 2009-07-02 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
WO2011077968A1 (ja) 2011-06-30
JPWO2011077968A1 (ja) 2013-05-02
US20120250265A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
US7898276B2 (en) Probe card with stacked substrate
US20020093803A1 (en) Adapter for plastic-leaded chip carrier (PLCC) and other surface mount technology (SMT) chip carriers
CN108899307B (zh) 一种基板堆叠系统集成模块侧向互连结构的制备方法
US10820416B2 (en) Substrate apparatus and method of manufacturing the same
US20040120127A1 (en) Compact circuit module having high mounting accuracy and method of manufacturing the same
CN102270619B (zh) 用于电子封装组件的焊盘配置
KR20050035161A (ko) 반도체 부품
US9523715B2 (en) Wiring substrate with filled vias to accommodate custom terminals
CN102668074A (zh) 电路模块的制造方法、电路模块及包括电路模块的电子设备
CN1936596A (zh) 接点组装体及其lsi芯片检查装置
US20080212300A1 (en) Circuit board and method of manufacturing same
US6663400B1 (en) Wiring board having connector and method of manufacturing the same
JP2010258189A (ja) 電子部品搭載用基板の製造方法および電子部品搭載用母基板の製造方法
JP2575643B2 (ja) 電子素子の表面実装装置
KR20180092027A (ko) 프로브 카드 어셈블리
JP4960854B2 (ja) 電子部品検査装置用配線基板
CN101251550A (zh) 多样式接触测试片
CN202134517U (zh) 电子测试装置
KR101425601B1 (ko) 접촉니들을 구비한 와이어드 컨텍터 및 그 제조 방법
KR200311472Y1 (ko) 반도체 패키지 테스트용 기판 커넥터
KR101106607B1 (ko) 반도체 장치의 시험 장치
US20240090125A1 (en) Circuit board, semiconductor device, and method for manufacturing semiconductor device
US20230063343A1 (en) Multilevel package substrate device with bga pin out and coaxial signal connections
KR100947916B1 (ko) 프로브 카드용 인쇄회로기판
US20080037234A1 (en) Circuit board and circuit structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120912