CN102655169B

CN102655169B - 具有过压保护的半导体器件及基于该器件的双向极性器件

Info

Publication number: CN102655169B
Application number: CN201210116554.9A
Authority: CN
Inventors: 谢可勋; 西里奥艾珀里亚科夫
Original assignee: ZHEJIANG MEIJING TECHNOLOGY Co Ltd
Current assignee: SHANDONG DADONGLIAN PETROLEUM EQUIPMENT CO Ltd
Priority date: 2012-04-20
Filing date: 2012-04-20
Publication date: 2014-07-23
Anticipated expiration: 2032-04-20
Also published as: CN102655169A

Abstract

本发明涉及半导体器件，特别是一种具有过压保护的半导体器件及基于该器件的双向极性器件。本发明是通过以下技术方案得以实现的：具有过压保护的半导体器件，它包括：衬底、第一区域、第二区域；每个第一区域的上部至少设有一个第二区域;衬底在相邻第一区域之间形成第一开口区域；每个第一开口区域处都设有一个连接衬底及相邻第一区域的呈第二导电类型的第三区域；衬底的下部设有呈第二导电类型的第四区域；第三区域上方设有第一绝缘层，且所述第一绝缘层沿相应第三区域的两侧延伸并覆盖部分第一区域；第二区域与第一区域都连接有第一金属接触;第四区域连接有第二金属接触。本发明具有较高的过电流性能，提高了器件的可靠性。

Description

具有过压保护的半导体器件及基于该器件的双向极性器件

技术领域

本发明涉及半导体器件，特别是一种具有过压保护的半导体器件及基于该器件的双向极性器件。

背景技术

已知的发明半导体多层保护器件，在阴极基区和阳极基区的交界处邻近阴极区域的地方，放置了一个低的击穿电压区域，类似于一个触发器，且该触发器延伸跨接在两个基区上，如L.R. Avery的美国专利号为5,072,273的专利所公布低触发电压半导体保护器件，这种器件的导通方式优于依赖阳极基区和阴极基区之间PN结击穿电压的方法，解决了由于半导体材料本身的缺陷将无法使击穿阈值电压在所述基区间PN结的整个边界上达成均匀一致的问题，但同时也限制了此种保护器件总的过电流承受能力。

如图1所示，现有技术中的半导体多层过压保护器由以下组成：N型衬底1、P型区域2、P+区域一3、N+区域一4、N+区域二5、N+区域三6、P+区域二7、连接P+区域一3和N+区域一4的金属接触一8、连接N+区域三6和P+区域二7的金属接触二9；当在金属接触一8和金属接触二9之间加上偏置电压，金属接触一8相对于金属接触二9为负，N型衬底1和P型区域2之间、以及N+区域二5和P型区域2之间的PN结被反向偏置，由于N+区域二5和P型区域2之间PN结的电势梯度高于N型衬底1和P型区域2之间PN结的电势梯度，PN结击穿所需的电场强度首先在N+区域二5和P型区域2之间的PN结形成；N+区域二5和P型区域2之间的PN结的击穿电流增加，导致离P+区域一3最远端的部分N+区域一4与P型区域2之间的电势差增加，直至该处的PN结势垒足够低到电子可以从N+区域一4到P型区域2为止，进而这些电子被N型衬底1和P型区域2之间反向偏置的PN结所收集，使在N型衬底1出现的负电荷呈聚集状，从而降低N型衬底1和P+区域二7之间PN结的势垒高度，使空穴从P+区域二7流入N型衬底1，这些空穴会被N型衬底1和P型区域2之间PN结所收集，从而进一步导致电子从N+区域一4流出，此正反馈机制最终导致该多层器件进入低阻的导通态。

可见，导通过程发生于N+区域一4的边缘，P型区域2和N+区域一4之间的PN结的电流密度将容易且较快达到半导体材料的所能承受的临界值，从而易损坏器件。

发明内容

本发明的目的是提供一种具有过压保护的半导体器件，它具有较高的过电流性能，提高了器件的可靠性。

本发明的上述技术目的是通过以下技术方案得以实现的：具有过压保护的半导体器件，它包括：

呈第一导电类型的衬底，

设于所述衬底上部的至少两个呈第二导电类型的第一区域,

设于所述第一区域上部的呈第一导电类型的第二区域；

每个第一区域的上部至少设有一个第二区域;所述衬底在相邻第一区域之间形成第一开口区域；每个第一开口区域处都设有一个连接所述衬底及相邻第一区域的呈第二导电类型的第三区域；

所述衬底的下部设有呈第二导电类型的第四区域；所述第三区域上方设有第一绝缘层，且所述第一绝缘层沿相应第三区域的两侧延伸并覆盖部分第一区域；第二区域与第一区域都连接有第一金属接触;所述第四区域连接有第二金属接触。

在导通过程中，由于击穿电压会通过第三区域同时流入相邻的两个第一区域，从而同时加大此两个第一区域内的第二区域边缘的电势差，从而相对背景技术，本发明具有更高的过电流能力，提高了器件的可靠性。

本发明的目的还在于提供一种具有过压保护的双向极性半导体器件，它包括：

呈第一导电类型的衬底，

设于所述衬底上部的至少两个呈第二导电类型的第一区域，

设于所述衬底下部的至少两个呈第二导电类型的第五区域，

设于所述第一区域上部的呈第一导电类型的第二区域，

设于所述第五区域下部的呈第一导电类型的第六区域;

每个第一区域的上部至少设有一个第二区域;每个第五区域的下部至少设有一个第六区域；

所述衬底在相邻第一区域之间形成第一开口区域；每个第一开口区域处都设有一个连接所述衬底及相邻第一区域的呈第二导电类型的第三区域；

所述衬底在相邻第五区域之间形成第二开口区域；每个第二开口区域处都设有一个连接所述衬底及相邻第五区域的呈第二导电类型的第七区域；

所述第三区域上方设有第一绝缘层，且所述相应第一绝缘层沿相应第三区域的两侧延伸并覆盖部分第一区域；

所述第七区域的下方设有第二绝缘层，且所述相应第二绝缘层沿相应第七区域的两侧延伸并覆盖部分第五区域；

第二区域与第一区域都连接有第一金属接触;第五区域与第六区域都连接有第三金属接触。

综上所述，本发明具有以下有益效果：本发明在导通过程中，具有较高的过电流能力，从而提高了器件运行的可靠性，也提高了使用寿命。

附图说明

图1是背景技术结构示意图；

图2是实施例1结构示意图；

图3是实施例2结构示意图。

图中，1、N型衬底，2、P型区域，3、P+区域一，4、N+区域一，5、N+区域二，6、N+区域三，7、P+区域二，8、金属接触一，9、金属接触二，10、衬底，11、第一区域，12、第一开口区域，13、第二区域，14、第三区域，15、第四区域，16、第一绝缘层，17、第一金属接触，18、第二金属接触，19、第五区域，20、第六区域，21、第二开口区域，22、第七区域，23、第二绝缘层，24、第三金属接触。

具体实施方式

以下结合附图对本发明作进一步详细说明。

本具体实施例仅仅是对本发明的解释，其并不是对本发明的限制，本领域技术人员在阅读完本说明书后可以根据需要对本实施例做出没有创造性贡献的修改，但只要在本发明的权利要求范围内都受到专利法的保护。

实施例1：一种具有过压保护的半导体器件，如图2所示，它包括：

呈第一导电类型的衬底10，

设于所述衬底10上部的至少两个呈第二导电类型的第一区域11,

设于所述第一区域11上部的呈第一导电类型的第二区域13；

每个第一区域11的上部至少设有一个第二区域13;所述衬底10在相邻第一区域11之间形成第一开口区域12；每个第一开口区域12处都设有一个连接所述衬底10及相邻第一区域11的呈第二导电类型的第三区域14；

所述衬底10的下部设有呈第二导电类型的第四区域15；所述第三区域14上方设有第一绝缘层16，且所述第一绝缘层16沿相应第三区域14的两侧延伸并覆盖部分第一区域11；第二区域13与第一区域11都连接有第一金属接触17;所述第四区域15连接有第二金属接触18。

所述第一导电类型为N型，所述第二导电类型为P型。

当在第一金属接触17和第二金属接触18之间加上偏置电压，第一金属接触17相对于第二金属接触18为负；衬底10与第一区域11之间的PN结、第一区域11与第三区域14之间的PN结，被反向偏置；由于第一区域11与第三区域14之间的PN结的电场梯度高于衬底10与第一区域11之间PN结的电场梯度，所以击穿首先发生于第一区域11与第三区域14之间的PN结，随着击穿电流的增加，导致第二区域13与第一区域11之间的电势差增加，当此处的PN结降至足够低时，电子从第二区域13进入第一区域11，这些电子被衬底10与第一区域11之间反向偏置的PN结所收集，且这些电子在衬底10呈聚集状，从而降低衬底10与第四区域15之间PN结的势垒高度，从而使空穴从第四区域15流入衬底10，使这些空穴被衬底10与第一区域11之间的PN结所收集，从而进一步导致电子从第二区域13流出，此正反馈机制最终导致本实施例进入低阻导通态。

在导通过程中，由于击穿电压会通过第三区域14同时流入位于相应第一开口区域12两侧的两个相邻第一区域11，从而同时加大此两个第一区域11内的第二区域13边缘的电势差，从而使本实施例具有较高的过电流能力。

本实施例可以采用通常的工艺技术，如：光刻、离子注入、扩散、真空及等离子工艺制备，同时还可以采用半导体平面工艺，也可以采用半导体单面和/或双面台面工艺制备。

实施例2：一种具有过压保护的双向极性半导体器件，如图3所示，它包括：

呈第一导电类型的衬底10，

设于所述衬底10上部的至少两个呈第二导电类型的第一区域11，

设于所述衬底10下部的至少两个呈第二导电类型的第五区域19，

设于所述第一区域11上部的呈第一导电类型的第二区域13，

设于所述第五区域19下部的呈第一导电类型的第六区域20;

每个第一区域11的上部至少设有一个第二区域13;每个第五区域19的下部至少设有一个第六区域20；

所述衬底10在相邻第一区域11之间形成第一开口区域12；每个第一开口区域12处都设有一个连接所述衬底10及相邻第一区域11的呈第二导电类型的第三区域14；

所述衬底10在相邻第五区域19之间形成第二开口区域21；每个第二开口区域21处都设有一个连接所述衬底10及相邻第五区域19的呈第二导电类型的第七区域22；

所述第三区域14上方设有第一绝缘层16，且所述相应第一绝缘层16沿相应第三区域14的两侧延伸并覆盖部分第一区域11；

所述第七区域22的下方设有第二绝缘层23，且所述相应第二绝缘层23沿相应第七区域22的两侧延伸并覆盖部分第五区域19；

第二区域13与第一区域11都连接有第一金属接触17;第五区域19与第六区域20都连接有第三金属接触24。

所述第一导电类型为N型，所述第二导电类型为P型。

本实施例的导通方式与实施例1类似，且可以实现双向导通。

Claims

1.一种具有过压保护的半导体器件，其特征在于，它包括：

呈第一导电类型的衬底（10），

设于所述衬底（10）上部的至少两个呈第二导电类型的第一区域（11）,

设于所述第一区域（11）上部的呈第一导电类型的第二区域（13）；

每个第一区域（11）的上部至少设有一个第二区域（13）;所述衬底（10）在相邻第一区域（11）之间形成第一开口区域（12）；每个第一开口区域（12）处都设有一个连接所述衬底（10）及相邻第一区域（11）的呈第二导电类型的第三区域（14）；

所述衬底（10）的下部设有呈第二导电类型的第四区域（15）；所述第三区域（14）上方设有第一绝缘层（16），且所述相应第一绝缘层（16）沿相应第三区域（14）的两侧延伸并覆盖部分第一区域（11）；第二区域（13）与第一区域（11）都连接有第一金属接触（17）;所述第四区域（15）连接有第二金属接触（18）。

2.一种具有过压保护的双向极性半导体器件，其特征在于，它包括：

呈第一导电类型的衬底（10），

设于所述衬底（10）上部的至少两个呈第二导电类型的第一区域（11），

设于所述衬底（10）下部的至少两个呈第二导电类型的第五区域（19），

设于所述第一区域（11）上部的呈第一导电类型的第二区域（13），

设于所述第五区域（19）下部的呈第一导电类型的第六区域（20）;

每个第一区域（11）的上部至少设有一个第二区域（13）;每个第五区域（19）的下部至少设有一个第六区域（20）；

所述衬底（10）在相邻第一区域（11）之间形成第一开口区域（12）；每个第一开口区域（12）处都设有一个连接所述衬底（10）及相邻第一区域（11）的呈第二导电类型的第三区域（14）；

所述衬底（10）在相邻第五区域（19）之间形成第二开口区域（21）；每个第二开口区域（21）处都设有一个连接所述衬底（10）及相邻第五区域（19）的呈第二导电类型的第七区域（22）；

所述第三区域（14）上方设有第一绝缘层（16），且所述相应第一绝缘层（16）沿相应第三区域（14）的两侧延伸并覆盖部分第一区域（11）；

所述第七区域（22）的下方设有第二绝缘层（23），且所述相应第二绝缘层（23）沿相应第七区域（22）的两侧延伸并覆盖部分第五区域（19）；

第二区域（13）与第一区域（11）都连接有第一金属接触（17）;第五区域（19）与第六区域（20）都连接有第三金属接触（24）。