CN102487033B - 形成准soi结构的方法 - Google Patents
形成准soi结构的方法 Download PDFInfo
- Publication number
- CN102487033B CN102487033B CN201010573114.7A CN201010573114A CN102487033B CN 102487033 B CN102487033 B CN 102487033B CN 201010573114 A CN201010573114 A CN 201010573114A CN 102487033 B CN102487033 B CN 102487033B
- Authority
- CN
- China
- Prior art keywords
- semiconductor layer
- semi
- formation
- conducting material
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 14
- 239000010703 silicon Substances 0.000 title claims abstract description 14
- 239000012212 insulator Substances 0.000 title abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 164
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims description 57
- 230000015572 biosynthetic process Effects 0.000 claims description 44
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 20
- 238000005229 chemical vapour deposition Methods 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 239000000428 dust Substances 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 5
- 238000000059 patterning Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 120
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000002955 isolation Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000026267 regulation of growth Effects 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001548 drop coating Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 208000018875 hypoxemia Diseases 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
一种形成准SOI结构的方法，包括：提供衬底，所述衬底包括第一半导体层，位于所述第一半导体层上的第一绝缘层，位于所述绝缘层上的第二半导体层；图形化所述第一绝缘层和所述第二半导体层，形成开口，暴露出所述第一半导体层；在所述开口的侧壁形成预定高度的侧墙，并在所述开口内形成所述预定高度的第一半导体材料；在所述开口内形成第二半导体材料，覆盖所述侧墙和所述第一半导体材料，且所述第二半导体材料的表面与所述第二半导体层的表面相平。与现有技术相比，本发明的形成准SOI结构的方法工艺简单，容易实现。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及形成准绝缘体上硅(Silicon onInsulator，简称SOI)结构的方法。
背景技术
随着半导体技术的发展，集成电路的集成度越来越高，器件的特征尺寸(CD)越来越小。当器件的特征尺寸缩小到深亚微米(0.25微米以下称为深亚微米)，器件的漏电流增加，漏极感应势垒降低(DIBL，Drain induction barrierlower)效应以及短沟道效应越来越明显，成为器件尺寸缩小的需要克服的主要问题。
超薄体(UTB)SOI器件结构是一种基于SOI衬底的MOS器件，硅膜厚度很薄，可以有效抑制短沟道效应降低关态泄漏电流。但是，为了实现良好的栅控制能力，超薄体SOI器件结构需要非常薄的硅膜，一般硅膜厚度要求小于1/4的栅长，这不仅对工艺提出苛刻的要求，而且超薄硅膜会导致迁移率降低、阈值电压增大以及性能涨落增大等问题，严重降低器件的性能；另一方面，自热效应、漏极端通过埋层对沟道区的耦合作用和阈值调节都是超薄体SOI器件结构存在的问题。
为了解决超薄体SOI器件结构存在的问题，“王阳元、张兴、刘晓彦、康晋锋、黄如”在中国科学E辑：信息科学2008年第38卷第6期第921～932页发表的论文“32nm及其以下技术节点CMOS技术中的新工艺及新结构器件”公开了一种新型准SOI器件结构，可以有效克服以上所述的超薄体SOI器件结构存在的问题。图1为论文中给出的准SOI器件结构的剖面结构示意图，参考图1，该准SOI器件结构包括：衬底10；L型隔离结构11，位于所述衬底10中；栅极结构，包括：栅极21，位于栅极21和衬底10之间的栅介质层22，位于栅极21和栅介质层22周围的侧墙23；源区12、漏区13，位于衬底10中、所述L型隔离结构11上；源区延伸区14和漏区延伸区15，位于衬底10中、侧墙23和L型隔离结构11之间。论文中提出图1所示的准SOI器件结构的方法为：首先进行STI(浅沟槽隔离)工艺；STI工艺完成后，进行沟道阈值注入，调节阈值电压；之后，在衬底上形成栅介质层，在栅介质层上形成多晶硅层，在多晶硅层上形成氮化硅层和氧化层作为硬掩膜来保护后续刻蚀和氧化工艺对栅结构的影响；刻蚀形成栅极21和栅介质层22后，在栅极21和栅介质层22周围形成氧化层侧墙23；形成侧墙23后，用电感耦合等离子体(ICP，inductively coupledplasma)各向异性刻蚀源区区域和漏区区域，源区区域定义出源区的区域，漏区区域定义出漏区的区域；之后，在源区区域和漏区区域形成氮化硅侧墙，保护源区延伸区14和漏区延伸区15不在后续形成L型隔离结构11的过程中被氧化；接着，再用ICP刻蚀源区区域和漏区区域，利用低温湿氧氧化在源区区域和漏区区域和漏区区域周围形成L型隔离结构11；之后，湿法去除氮化硅侧墙，沉积多晶硅填充被刻蚀的源区区域和漏区区域，接着进行化学机械平坦化，湿法腐蚀多晶硅，进行源区12和漏区13离子注入，离子注入之后进行快速热退火，最后进行低氧、形成接触孔和金属互连线等后续工艺。
然而，以上所述的现有技术的形成准SOI器件结构的方法，工艺复杂，特别是用多晶硅填充源区区域和漏区区域外加化学机械平坦化，以及湿法腐蚀多晶硅；而且，源区和漏区采用多晶硅而非单晶硅，其电学性能受到影响。
发明内容
本发明解决的问题是现有技术的形成准SOI器件结构的方法复杂，而且源区和漏区采用多晶硅而非单晶硅，其电学性能受到影响。
为解决上述问题，本发明提供一种形成准SOI结构的方法，包括：
提供衬底，所述衬底包括第一半导体层，位于所述第一半导体层上的第一绝缘层，位于所述绝缘层上的第二半导体层；
图形化所述第一绝缘层和所述第二半导体层，形成开口，暴露出所述第一半导体层；
在所述开口的侧壁形成预定高度的侧墙，并在所述开口内形成所述预定高度的第一半导体材料；
在所述开口内形成第二半导体材料，覆盖所述侧墙和所述第一半导体材料，且所述第二半导体材料的表面与所述第二半导体层的表面相平。
可选的，还包括：
在所述第二半导体材料和第二半导体层形成的表面上形成栅极结构，所述栅极结构包括：栅极、位于栅极和所述第二半导体材料和第二半导体层形成的表面之间的栅介质层以及位于所述栅极和栅介质层周围的侧墙；
以所述栅极结构为掩膜，进行离子注入，在所述栅极结构两侧的衬底内形成源区和漏区。
可选的，所述图形化所述第一绝缘层和所述第二半导体层，在所述衬底形成开口，暴露出所述第一半导体层包括：
在所述第二半导体层上形成图形化的硬掩膜层；
以所述图形化的硬掩膜层为掩膜，刻蚀所述第一绝缘层和所述第一半导体层，形成开口。
可选的，所述硬掩膜层包括：氧化硅层和氮化硅层，所述氧化硅层位于所述第二半导体层上，所述氮化硅层位于所述氧化硅层上。
可选的，在所述开口的侧壁形成预定高度的侧墙，并在所述开口内形成所述预定高度的第一半导体材料包括：
形成第二绝缘层，覆盖所述图形化的硬掩膜层的表面、所述开口的底部和侧壁；
回刻去除所述图形化的硬掩膜层的表面和开口底部的第二绝缘层，在所述开口的侧壁形成侧墙；
在所述开口内形成预定高度的第一半导体材料；
去除未被所述第一半导体材料覆盖的第二绝缘层，形成预定高度的侧墙。
可选的，利用外延生长法在所述开口内形成预定高度的第一半导体材料。
可选的，利用外延生长法在所述开口内形成第二半导体材料。
可选的，所述外延生长法选自：快速热化学气相沉积、超高真空化学气相沉积、分子束外延法。
可选的，所述第二绝缘层的材料为氧化硅。
可选的，所述形成氧化硅的方法为热氧化或者等离子增强型化学气相沉积。
可选的，所述第二绝缘层的厚度为10埃～200埃。
可选的，所述第一绝缘层的厚度为100埃～2000埃。
可选的，所述第一半导体层、第二半导体层、第一半导体材料以及第二半导体材料选自单晶硅、单晶掺碳硅或者单晶锗硅。
可选的，所述第一半导体层和所述第二半导体层为单晶硅，所述单晶硅的晶面指数为(100)，(110)或者(111)。
可选的，所述预定高度为50nm～300nm。
与现有技术相比，本发明具有以下优点：
本发明的形成准SOI结构的方法，提供包括第一半导体层、第一绝缘层、第二半导体层的衬底，也就是提供绝缘体上硅；在第一绝缘层和第二半导体层形成开口，暴露出第一半导体层；在开口的侧壁形成预定高度的侧墙、开口内形成预定高度的第一半导体材料；之后，在开口内形成第二半导体材料，覆盖侧墙和第一半导体材料，且第二半导体材料的表面与第二半导体层的表面相平。这样开口侧壁的预定高度的侧墙和第一半导体层上的第一绝缘层就构成了L型的隔离结构，之后，可以在第二半导体层和第二半导体材料上形成栅极结构，进行离子注入形成源区和漏区，与现有技术相比，形成工艺简单。
而且，在具体实施例中，形成L型的隔离结构后，形成栅极结构，以及源区和漏区，其中源区和漏区与作为衬底使用的第二半导体层和第二半导体材料的材料相同，由于作为衬底使用的半导体材料均为单晶，因此源区和漏区也为单晶，这样可以解决现有技术使用多晶硅作为源区和漏区而产生的影响器件性能的问题。
附图说明
图1是现有技术的准SOI器件结构的剖面结构示意图；
图2为本发明的具体实施方式的形成准SOI结构的方法的流程图；
图3a～图3g为本发明具体实施例的形成准SOI结构的方法的剖面结构示意图；
图3h为在准SOI结构上形成栅极结构的剖面结构示意图。
具体实施方式
本发明具体实施方式的形成准SOI结构的方法，提供包括第一半导体层、第一绝缘层、第二半导体层的衬底，也就是提供绝缘体上硅；在第一绝缘层和第二半导体层形成开口，暴露出第一半导体层；在开口的侧壁形成预定高度的侧墙、开口内形成预定高度的第一半导体材料；之后，在开口内形成第二半导体材料，覆盖侧墙和第一半导体材料，且第二半导体材料的表面与第二半导体层的表面相平。这样开口侧壁的预定高度的侧墙和第一半导体层上的第一绝缘层就构成了L型的隔离结构，之后，可以在第二半导体层和第二半导体材料上形成栅极结构，进行离子注入形成源区和漏区，与现有技术相比，形成工艺简单。
而且，在具体实施例中，形成L型的隔离结构后，形成栅极结构，以及源区和漏区，其中源区和漏区与作为衬底使用的第二半导体层和第二半导体材料的材料相同，由于作为衬底使用的半导体材料均为单晶，因此源区和漏区也为单晶，这样可以解决现有技术使用多晶硅作为源区和漏区而产生的影响器件性能的问题。
为了使本领域的技术人员可以更好的理解本发明，下面结合附图详细说明本发明的具体实施方式。
图2为本发明的具体实施方式的形成准SOI结构的方法的流程图，参图图2，本发明具体实施方式的形成准SOI结构的方法包括：
步骤S21，提供衬底，所述衬底包括第一半导体层，位于所述第一半导体层上的第一绝缘层，位于所述第一绝缘层上的第二半导体层；
步骤S22，图形化所述第一绝缘层和所述第二半导体层，形成开口，暴露出所述第一半导体层；
步骤S23，在所述开口的侧壁形成预定高度的侧墙，并在所述开口内形成所述预定高度的第一半导体材料；
步骤S24，在所述开口内形成第二半导体材料，覆盖所述侧墙和所述第一半导体材料，且所述第二半导体材料的表面与所述第二半导体层的表面相平。
图3a～图3g为本发明具体实施例的形成准SOI结构的方法的剖面结构示意图，为了使本领域技术人员可以更好的理解本发明具体实施方式的形成准SOI结构的方法，下面结合具体实施例并结合参考图2和图3a～图3g详细说明本发明具体实施方式的形成准SOI结构的方法。
结合参考图2和图3a，执行步骤S21，提供衬底30，所述衬底30包括第一半导体层31，位于所述第一半导体层31上的第一绝缘层32，位于所述第一绝缘层32上的第二半导体层33。本发明中，所述第一半导体层31的材料可以为单晶硅或单晶硅锗，或者单晶掺碳硅；或者还可以包括其它的材料，例如砷化镓等III-V族化合物。第二半导体层33的材料可以为单晶硅或单晶硅锗，或者单晶掺碳硅；或者还可以包括其它的材料，例如砷化镓等III-V族化合物。本发明具体实施例中，所述第一半导体层31和所述第二半导体层33均选用单晶硅，晶面指数为(100)，(110)或者(111)。本发明中，第一绝缘层32的厚度为100埃～2000埃，且本发明具体实施例中，第一绝缘层32为氧化硅。
结合参考图2和图3c，执行步骤S22，图形化所述第一绝缘层32和所述第二半导体层33，形成开口35，暴露出所述第一半导体层31。本发明具体实施方式中，形成图形化所述第一绝缘层32和所述第二半导体层33，形成开口35，暴露出所述第一半导体层31，具体为：参考图3b，在所述第二半导体层33上形成图形化的硬掩膜层34。参考图3c，以所述图形化的硬掩膜层34为掩膜，刻蚀所述第一绝缘层32和所述第二半导体层33，形成开口35。下面，详细说明本发明具体实施例的形成开口35的方法：
参考图3b，在所述第二半导体层33上形成硬掩膜层34，本发明具体实施例中，硬掩膜层34包括：氧化硅层341和氮化硅层342，所述氧化硅层341位于所述第二半导体层33上，所述氮化硅层342位于所述氧化硅层341上。其中，氧化硅层341作为氮化硅层342与第二半导体层33之间的应力缓冲层。在其他实施例中，硬掩膜层也可以为单层结构。在硬掩膜层34上形成光刻胶层，即在氮化硅层342上形成光刻胶层，形成光刻胶层的方法可以为旋涂法、滴涂法或者刷涂法，本发明具体实施例中利用旋涂法形成光刻胶层。之后，对光刻胶层进行曝光、显影，形成图形化的光刻胶层，定义出开口的图形；然后，利用以图形化的光刻胶层为掩膜刻蚀硬掩膜层34，将图形化的光刻胶层上的图形转移至硬掩膜层34，形成图形化的硬掩膜层34。
参考图3c，以所述图形化的硬掩膜层34为掩膜，刻蚀所述第一绝缘层32和所述第二半导体层33，形成开口35。本发明具体实施例中，使用干法刻蚀所述第一绝缘层32和所述第二半导体层33，形成开口35。
结合参考图2和图3e，执行步骤S23，在所述开口35的侧壁形成预定高度的侧墙36，并在所述开口35内形成所述预定高度的第一半导体材料37。本发明具体实施例中，预定高度为50nm～300nm。本发明具体实施例中，在所述开口35的侧壁形成预定高度的侧墙36，并在所述开口35内形成所述预定高度的第一半导体材料37包括：参考图3d，形成第二绝缘层，覆盖所述图形化的硬掩膜层34的表面、所述开口35的底部和侧壁；回刻去除所述图形化的硬掩膜层的表面和开口底部的第二绝缘层，在所述开口的侧壁形成侧墙36′。参考图3e，在所述开口35内形成预定高度的第一半导体材料37；去除未被所述第一半导体材料37覆盖的第二绝缘层，形成预定高度的侧墙36。具体为：
参考图3d，形成第二绝缘层，覆盖所述图形化的硬掩膜层34的表面、所述开口35的底部和侧壁。本发明具体实施例中，所述第二绝缘层的材料为氧化硅，形成氧化硅的方法为热氧化或者等离子增强型化学气相沉积。并且，在本发明具体实施例中，所述第二绝缘层的厚度为10埃～200埃。回刻去除所述图形化的硬掩膜层34的表面和开口35底部的第二绝缘层，在所述开口35的侧壁形成侧墙36′，由于第二绝缘层的材料为氧化硅，则侧墙36′为对第二绝缘层回刻后形成的，因此侧墙36′的材料也为氧化硅，且其厚度为10埃～200埃。
参考图3e，在所述开口35内形成预定高度的第一半导体材料37。本发明中，利用外延生长法在所述开口35内形成预定高度的第一半导体材料37。且，本发明中，外延生长法选自：快速热化学气相沉积、超高真空化学气相沉积、分子束外延法。本发明具体实施例中，采用外延生长法中的垂直外延生长法生长第一半导体材料37，也就是说，沿垂直开口35底部的方向生长第一半导体材料37。第一半导体材料37可以为单晶硅或单晶硅锗，或者单晶掺碳硅；或者还可以包括其它的材料，例如砷化镓等III-V族化合物。本发明具体实施例中，第一半导体材料37可以为单晶硅，利用快速热化学气相沉积方法在所述开口35内形成预定高度的第一半导体材料37。形成预定高度的第一半导体材料37后，去除未被所述第一半导体材料37覆盖的第二绝缘层，形成预定高度的侧墙36，本发明具体实施例中，利用湿法刻蚀(例如氢氟酸)去除未被所述第一半导体材料37覆盖的第二绝缘层；在去除未被所述第一半导体材料37覆盖的第二绝缘层之前，首先需要将第二绝缘层之外的其他结构利用掩膜或者光刻胶进行保护。在本发明的其他实施例中，也可以利用干法刻蚀去除未被所述第一半导体材料37覆盖的第二绝缘层。
结合参考图2和图3f，执行步骤S24，在所述开口35内形成第二半导体材料38，覆盖所述侧墙36和所述第一半导体材料37，且所述第二半导体材料38的表面与所述第二半导体层33的表面相平。本发明中，利用外延生长法在所述开口35内形成第二半导体材料38。且，本发明中，所述外延生长法选自：快速热化学气相沉积、超高真空化学气相沉积、分子束外延法。本发明具体实施例中，采用外延生长法中的水平外延生长法生成第二半导体材料38。半导体材料38的生长方向沿水平方向，也就是沿第一半导体材料37的表面方向，半导体材料38在垂直水平方向的生长速度很慢，也就是垂直第一半导体材料的表面方向的生长速度很慢，水平方向和垂直水平方向的生长速度之比为1∶0～1∶0.2，在本发明具体实施例中，优选1∶0～1∶0.1。第二半导体材料38可以为单晶硅或单晶硅锗，或者单晶掺碳硅；或者还可以包括其它的材料，例如砷化镓等III-V族化合物。本发明具体实施例中，第二半导体材料38均选用单晶硅，利用快速热化学气相沉积方法在所述开口35内形成预定高度的单晶硅第二半导体材料38。
之后，参考图3g，并结合参考图3f，去除硬掩膜层，形成准SOI结构。本发明具体实施例中，利用湿法刻蚀去除硬掩膜层34，即利用湿法刻蚀去除氧化硅层341和氮化硅层342。
在本发明具体实施例中，形成图3g所示的准SOI结构后，继续在该结构形成栅极结构，参考图3h，具体为：在所述第二半导体层33和第二半导体材料38形成的表面上形成栅极结构，所述栅极结构包括：栅极41、位于栅极41和所述第二半导体层33和第二半导体材料38形成的表面之间的栅介质层42以及位于所述栅极41和栅介质层42周围的侧墙43；以所述栅极结构为掩膜，进行离子注入，在所述栅极结构两侧的衬底内形成源区和漏区(图中未示)。在本发明具体实施例中，形成源区、漏区后，可以进行退火工艺，退火工艺中的温度小于600℃。
完成以上的工艺步骤后，可以继续形成接触孔以及互连线。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (17)
1.一种形成准SOI结构的方法，其特征在于，包括：
提供衬底，所述衬底包括第一半导体层，位于所述第一半导体层上的第一绝缘层，位于所述绝缘层上的第二半导体层；
在形成栅极结构之前，图形化所述第一绝缘层和所述第二半导体层，形成开口，暴露出所述第一半导体层；所述开口的位置和所述栅极结构的位置在垂直第一半导体层的上表面的方向上对应；
在所述开口的侧壁形成预定高度的侧墙，并在所述开口内形成所述预定高度的第一半导体材料；
在所述开口内形成第二半导体材料，覆盖所述侧墙和所述第一半导体材料，且所述第二半导体材料的表面与所述第二半导体层的表面相平。
2.如权利要求1所述的形成准SOI结构的方法，其特征在于，还包括：
在所述第二半导体材料和第二半导体层形成的表面上形成栅极结构，所述栅极结构包括：栅极、位于栅极和所述第二半导体材料和第二半导体层形成的表面之间的栅介质层以及位于所述栅极和栅介质层周围的侧墙；
以所述栅极结构为掩膜，进行离子注入，在所述栅极结构两侧的衬底内形成源区和漏区。
3.如权利要求1或2所述的形成准SOI结构的方法，其特征在于，所述图形化所述第一绝缘层和所述第二半导体层，在所述衬底形成开口，暴露出所述第一半导体层包括：
在所述第二半导体层上形成图形化的硬掩膜层；
以所述图形化的硬掩膜层为掩膜，刻蚀所述第一绝缘层和所述第一半导体层，形成开口。
4.如权利要求3所述的形成准SOI结构的方法，其特征在于，所述硬掩膜层包括：氧化硅层和氮化硅层，所述氧化硅层位于所述第二半导体层上，所述氮化硅层位于所述氧化硅层上。
5.如权利要求3所述的形成准SOI结构的方法，其特征在于，在所述开口的侧壁形成预定高度的侧墙，并在所述开口内形成所述预定高度的第一半导体材料包括：
形成第二绝缘层，覆盖所述图形化的硬掩膜层的表面、所述开口的底部和侧壁；
回刻去除所述图形化的硬掩膜层的表面和开口底部的第二绝缘层，在所述开口的侧壁形成侧墙；
在所述开口内形成预定高度的第一半导体材料；
去除未被所述第一半导体材料覆盖的第二绝缘层，形成预定高度的侧墙。
6.如权利要求5所述的形成准SOI结构的方法，其特征在于，利用外延生长法在所述开口内形成预定高度的第一半导体材料。
7.如权利要求1所述的形成准SOI结构的方法，其特征在于，利用外延生长法在所述开口内形成第二半导体材料。
8.如权利要求6所述的形成准SOI结构的方法，其特征在于，所述外延生长法选自：快速热化学气相沉积、超高真空化学气相沉积、分子束外延法。
9.如权利要求7所述的形成准SOI结构的方法，其特征在于，所述外延生长法选自：快速热化学气相沉积、超高真空化学气相沉积、分子束外延法。
10.如权利要求5所述的形成准SOI结构的方法，其特征在于，所述第二绝缘层的材料为氧化硅。
11.如权利要求9所述的形成准SOI结构的方法，其特征在于，所述形成氧化硅的方法为热氧化或者等离子增强型化学气相沉积。
12.如权利要求5所述的形成准SOI结构的方法，其特征在于，所述第二绝缘层的厚度为10埃～200埃。
13.如权利要求10所述的形成准SOI结构的方法，其特征在于，所述第二绝缘层的厚度为10埃～200埃。
14.如权利要求1或2所述的形成准SOI结构的方法，其特征在于，所述第一绝缘层的厚度为100埃～2000埃。
15.如权利要求1或2所述的形成准SOI结构的方法，其特征在于，所述第一半导体层、第二半导体层、第一半导体材料以及第二半导体材料选自单晶硅、单晶掺碳硅或者单晶锗硅。
16.如权利要求15所述的形成准SOI结构的方法，其特征在于，所述第一半导体层和所述第二半导体层为单晶硅，所述单晶硅的晶面指数为（100），（110）或者（111）。
17.如权利要求1或2所述的形成准SOI结构的方法，其特征在于，所述预定高度为50nm～300nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010573114.7A CN102487033B (zh) | 2010-12-03 | 2010-12-03 | 形成准soi结构的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010573114.7A CN102487033B (zh) | 2010-12-03 | 2010-12-03 | 形成准soi结构的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102487033A CN102487033A (zh) | 2012-06-06 |
| CN102487033B true CN102487033B (zh) | 2014-04-02 |
Family
ID=46152507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010573114.7A Active CN102487033B (zh) | 2010-12-03 | 2010-12-03 | 形成准soi结构的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102487033B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105826233B (zh) * | 2015-01-06 | 2020-02-21 | 中芯国际集成电路制造(上海)有限公司 | 一种soi器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1450653A (zh) * | 2003-05-16 | 2003-10-22 | 北京大学 | 一种适用于超深亚微米领域的场效应晶体管及其制备方法 |
| CN1502133A (zh) * | 2001-02-09 | 2004-06-02 | 具有垂直超薄体晶体管的可编程存储器的寻址和译码器电路 | |
| CN1889273A (zh) * | 2006-07-21 | 2007-01-03 | 北京大学深圳研究生院 | 一种部分耗尽soi结构的mos晶体管及其制作方法 |
| CN101159289A (zh) * | 2006-10-06 | 2008-04-09 | 国际商业机器公司 | 绝缘体上硅fet及其方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6660598B2 (en) * | 2002-02-26 | 2003-12-09 | International Business Machines Corporation | Method of forming a fully-depleted SOI ( silicon-on-insulator) MOSFET having a thinned channel region |
| US7037795B1 (en) * | 2004-10-15 | 2006-05-02 | Freescale Semiconductor, Inc. | Low RC product transistors in SOI semiconductor process |
| US7388278B2 (en) * | 2005-03-24 | 2008-06-17 | International Business Machines Corporation | High performance field effect transistors on SOI substrate with stress-inducing material as buried insulator and methods |
| US7652332B2 (en) * | 2007-08-10 | 2010-01-26 | International Business Machines Corporation | Extremely-thin silicon-on-insulator transistor with raised source/drain |
-
2010
- 2010-12-03 CN CN201010573114.7A patent/CN102487033B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1502133A (zh) * | 2001-02-09 | 2004-06-02 | 具有垂直超薄体晶体管的可编程存储器的寻址和译码器电路 | |
| CN1450653A (zh) * | 2003-05-16 | 2003-10-22 | 北京大学 | 一种适用于超深亚微米领域的场效应晶体管及其制备方法 |
| CN1889273A (zh) * | 2006-07-21 | 2007-01-03 | 北京大学深圳研究生院 | 一种部分耗尽soi结构的mos晶体管及其制作方法 |
| CN101159289A (zh) * | 2006-10-06 | 2008-04-09 | 国际商业机器公司 | 绝缘体上硅fet及其方法 |
Non-Patent Citations (1)
| Title |
|---|
| 王阳元，et ac..32nm及其一下技术节点CMOS技术中的新工艺及新结构器件.《中国科学 E辑：信息科学》.2008,第38卷(第6期), * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102487033A (zh) | 2012-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7879659B2 (en) | Methods of fabricating semiconductor devices including dual fin structures | |
| US7537985B2 (en) | Double gate isolation | |
| TWI534909B (zh) | 與主體矽基板絕緣的半導體元件結構及其形成方法 | |
| EP2701186B1 (en) | Electronic Device Including Shallow Trench Isolation (STI) Regions with Bottom Nitride Linear and Upper Oxide Linear and Related Methods | |
| CN101866885A (zh) | Finfet元件的制造方法 | |
| US20150145045A1 (en) | Semiconductor device and manufacturing method | |
| US20140103435A1 (en) | Vertical source/drain junctions for a finfet including a plurality of fins | |
| US20150093861A1 (en) | Method for the formation of cmos transistors | |
| US8053348B2 (en) | Method of forming a semiconductor device using a sacrificial uniform vertical thickness spacer structure | |
| US20170179275A1 (en) | Fin-type semiconductor structure and method for forming the same | |
| US9978602B2 (en) | Method of making a transistor | |
| KR20140132662A (ko) | 실리콘의 국부적 산화를 갖는 soi 집적 회로들 및 이의 제조 방법들 | |
| CN103515283B (zh) | 半导体器件制造方法 | |
| CN104167393B (zh) | 半导体器件制造方法 | |
| CN103151293B (zh) | 射频传输结构的形成方法 | |
| US8987070B2 (en) | SOI device with embedded liner in box layer to limit STI recess | |
| US20070181930A1 (en) | Structure and method of making double-gated self-aligned finfet having gates of different lengths | |
| CN102214611B (zh) | 以空气为侧墙的围栅硅纳米线晶体管的制备方法 | |
| CN102487033B (zh) | 形成准soi结构的方法 | |
| US9666670B2 (en) | Method and structure of making enhanced UTBB FDSOI devices | |
| CN103811338B (zh) | 一种半导体器件及其制备方法 | |
| CN103632978A (zh) | 半导体结构的形成方法 | |
| CN106898553A (zh) | 一种鳍式场效应晶体管及其制备方法 | |
| CN106298936A (zh) | 一种倒梯形顶栅结构鳍式场效应晶体管及其制备方法 | |
| CN108630752B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |