[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN102403275B - 一种堆叠封装结构及其制作方法 - Google Patents

一种堆叠封装结构及其制作方法 Download PDF

Info

Publication number
CN102403275B
CN102403275B CN201010285086.9A CN201010285086A CN102403275B CN 102403275 B CN102403275 B CN 102403275B CN 201010285086 A CN201010285086 A CN 201010285086A CN 102403275 B CN102403275 B CN 102403275B
Authority
CN
China
Prior art keywords
conductive pattern
chip
electrically connected
central layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010285086.9A
Other languages
English (en)
Other versions
CN102403275A (zh
Inventor
谷新
刘德波
杨智勤
刘建辉
孔令文
杨之诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chip Interconnection Technology Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN201010285086.9A priority Critical patent/CN102403275B/zh
Publication of CN102403275A publication Critical patent/CN102403275A/zh
Application granted granted Critical
Publication of CN102403275B publication Critical patent/CN102403275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种堆叠封装结构及其制作方法，包括第一芯板、第二芯板以及芯片，所述第一芯板上设有第一导电图形和第二导电图形，所述第一导电图形上设有至少一个以上的芯片，所述第二芯板具有第三表面和第四表面，所述第二芯板设有第三导电图形及第四导电图形，所述第三导电图形上设有至少一个以上的芯片，所述第一芯板内部设有至少一个以上的芯片，所述第二芯板内部设有至少一个以上的芯片，所述第二导电图形与第四导电图形间设有一铜柱，所述铜柱一端电连接于第二导电图形，另一端采用焊料焊接方式电连接于所述第四导电图形。通过这种方式，解决现有封装体之间不能高密度互连、封装体散热难以及体积过大的问题。

Description

一种堆叠封装结构及其制作方法
技术领域
本发明属于封装的技术领域，尤其涉及一种堆叠封装结构及其制作方法。
背景技术
近年来，便携移动电子产品，如手机、笔记本电脑，都在朝着高速化、多功能化和微型化方向加速发展，从而要求高频高速信号传输，要求电子元器件之间的互联距离要求也越来越小，传统的电子封装组装方式已经不能满足上述的要求。将有源和无源器件埋入印刷线路板是一种有望解决上述要求的一种封装方式，近几年来有源或者无源器件埋入技术引起广泛的研究和开发。
最近，以堆叠封装(Package on Package，简称PoP)等多叠层多芯片封装为代表的三维封装的方式也已经成为目前的主流封装方式，并被广泛地应用在各类高端便携式电子产品中，尤其是应用在第三代移动通讯产品中，以满足其对高速数字信号处理和存储响应时间的要求。
如图1所示，现有的三维堆叠封装结构，包括了上封装体1″和下封装体2″，上封装体1″包括了第一芯板101″，下封装体2″不包括了第二芯板201″，但是，第一芯板101″和第二芯板201″的内部并没有设置有芯片，只是在第一芯板101″和第二芯板201″的表面设置了芯片，另外，上封装体1″与下封装体2″之间的连接采用的是焊球104″互连。
现有技术中的三维堆叠封装方式，封装体之间采用焊球互连，焊球互连在焊接时会熔化而导致焊球坍塌，从而造成封装体之间的焊球直径增大，当封装体之间需要高密度互连时，这种焊球互连的方式则难以实现；而且焊球由于电阻率较大且热导率较小，不利于封装体的散热。同时，传统封装体的芯板内不设置芯片，只在芯板的表面上放置芯片，从而当需要放置多个芯片时，封装体的体积则过大，不满足电子产品小型化的发展趋势。
发明内容
本发明的主要目的在于提供一种堆叠封装结构，解决现有技术中，封装体之间不能高密度互连、封装体散热难以及封装体体积过大的问题。
本发明是这样实现的，一种堆叠封装结构，包括第一芯板、第二芯板以及芯片，所述第一芯板具有第一表面和第二表面，所述第一表面上设有第一导电图形，所述第二表面上设有第二导电图形，所述第一导电图形上设有至少一个以上的芯片，所述芯片与所述第一导电图形电连接，所述第二芯板具有第三表面和第四表面，所述第三表面设有第三导电图形，所述第四表面设有第四导电图形，所述第三导电图形上设有至少一个以上的芯片，所述芯片与所述第三导电图形电连接，所述第一芯板内部设有至少一个以上的芯片，且所述芯片与所述第二导电图形电连接，所述第二芯板内部设有至少一个以上的芯片，且所述芯片与所述第四导电图形电连接，所述第二导电图形与第四导电图形间设有一铜柱，所述铜柱一端电连接于第二导电图形，另一端采用焊料焊接方式电连接于所述第四导电图形。
本发明的另一主要目的在于提供一种堆叠封装结构的制作方法，使得堆叠封装体的芯板内埋有芯片，且封装体之间采用铜柱互连，从而解决现有封装体之间不能高密度互连、封装体散热难以及封装体体积过大的问题。
本发明是这样实现的，一种堆叠封装结构的制作方法，所述包括以下工艺步骤：
提供第一芯板，所述第一芯板具有第一表面和第二表面，在所述第一芯板内放置至少一个以上的芯片；
在所述第一表面制作第一导电图形，所述第二表面制作第二导电图形，且所述放置在第一芯板内的芯片电连接于所述第二导电图形；
在所述第二导电图形上形成铜柱，所述铜柱电连接于所述第二导电图形；
在所述第一导电图形上形成至少一个以上的芯片，且该芯片电连接于所述第一导电图形，形成上封装体；
提供第二芯板，所述第二芯板具有第三表面和第四表面，在所述第二芯板内放置有至少一个以上的芯片；
在所述第三表面制作第三导电图形，所述第四表面制作第四导电图形，且所述放置在第二芯板内的芯片电连接于所述第四导电图形；
在所述第四导电图形上形成至少一个以上的芯片，且该芯片电连接于所述第三导电图形，形成下封装体；
形成堆叠封装体，所述铜柱一端电连接于所述第二导电图形，另一端通过少量焊料电连接于所述第四导电图形，因此与传统的焊球互连相比，本发明中采用铜柱取代了大部分焊球，由于铜柱的电阻率小于焊料、热导率大于焊料，因此可以实现良好的导热。
与现有技术相比，本发明通过在封装体的芯板内设置有芯片，从而封装体可以设有多芯片，且体积不会过大，解决现有封装体之间不能高密度互连的问题；封装体之间采用铜柱互连，解决现有封装体散热难以及封装体体积过大的问题。
附图说明
图1是本发明实施例提供的现有技术中堆叠封装结构的结构示意图；
图2是本发明实施例堆叠封装结构的结构示意图；
图3A至图3L是本发明实施例生产堆叠封装结构的上封装体的各工艺步骤剖视图；
图4A至图4H是本发明实施例生产堆叠封装结构的下封装体的各工艺步骤剖视图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明提供了一种堆叠封装结构，包括第一芯板、第二芯板以及芯片，所述第一芯板具有第一表面和第二表面，所述第一表面上设有第一导电图形，所述第二表面上设有第二导电图形，所述第一导电图形上设有至少一个以上的芯片，所述芯片与所述第一导电图形电连接，所述第二芯板具有第三表面和第四表面，所述第三表面设有第三导电图形，所述第四表面设有第四导电图形，所述第三导电图形上设有至少一个以上的芯片，所述芯片与所述第三导电图形电连接，所述第一芯板内部设有至少一个以上的芯片，且所述芯片与所述第二导电图形电连接，所述第二芯板内部设有至少一个以上的芯片，且所述芯片与所述第四导电图形电连接，所述第二导电图形与第四导电图形间设有一铜柱，所述铜柱一端电连接于第二导电图形，另一端电连接于所述第四导电图形。
与现有技术相比，本发明的封装体不仅可以在芯板表面上设置芯片，还可以在芯板内部设置芯片，从而实现封装体可以设置多芯片，且体积不会增大，解决现有封装体之间不能高密度互连的问题；另外，封装体之间采用铜柱互连，解决现有封装体散热难的问题。
本发明还提供了一种堆叠封装结构的制作方法，所述包括以下工艺步骤：
提供第一芯板，所述第一芯板具有第一表面和第二表面，在所述第一芯板内放置至少一个以上的芯片；
在所述第一表面制作第一导电图形，所述第二表面制作第二导电图形，且所述放置在第一芯板内的芯片电连接于所述第二导电图形；
在所述第二导电图形上形成铜柱，所述铜柱电连接于所述第二导电图形；
在所述第一导电图形上形成至少一个以上的芯片，且该芯片电连接于所述第一导电图形，形成上封装体；
提供第二芯板，所述第二芯板具有第三表面和第四表面，在所述第二芯板内放置有至少一个以上的芯片；
在所述第三表面制作第三导电图形，所述第四表面制作第四导电图形，且所述放置在第二芯板内的芯片电连接于所述第四导电图形；
在所述第四导电图形上形成至少一个以上的芯片，且该芯片电连接于所述第三导电图形，形成下封装体；
形成堆叠封装体，所述铜柱一端电连接于所述第二导电图形，另一端电连接于所述第四导电图形。
下面结合具体实施例对本发明具体地描述。
如图1、图3A～图3L以及图4A～图4H所示，一种堆叠封装结构，包括上封装体1及下封装体2，上封装体1与下封装体2采用铜柱104实现电连接。
上封装体1包括第一芯板101、分别设置在第一芯板101内部及表面的多个芯片、第一封装胶106、以及芯片之间的支撑胶112。
第一芯板101具有第一表面和第二表面，在第一表面上覆盖有第一导电图形102，在第二表面上覆盖有第二导电图形103，第一导电图形102和第二导电图形103是用户根据需要自己设计的电路图形。在第一导电图形102上放置至少一个以上的芯片，芯片的一个表面上设置有电极，放置后的芯片的电极与第一导电图形102相背，即芯片朝上放置，芯片与第一导电图形102之间以及芯片与芯片之间都分别设置有支撑胶112，对放置的芯片起到支撑的作用，用户可以根据需要放置多个芯片。本实施例中，放置在第一导电图形102上的芯片的数量为两个，分别为第二芯片109和第三芯片110，第一芯板101、第二芯片109以及第三芯片110整体形成堆叠形状，且在第一表面与第二芯片109之间、第二芯片109与第三芯片110之间都设置有支撑胶112。
上述芯片上设置有电极，对应地，第二芯片109设置有第二电极1091，第三芯片110设置有第三电极1101。第二电极1091和第三电极1101不会被支撑胶112覆盖，且第二电极1091和第三电极1101与第一芯板101的第一导电图形102通过金属线107实现电连接。
本实施例中，第二芯片109和第三芯片110与第一导电图形102实现电连接后，用第一封装胶106把第二芯片109、第三芯片110一起封装起来。
在第一芯板101的第二表面还设置有一个第一凹槽1011，第一凹槽1011内放置有至少一个以上的芯片，本实施例中，第一凹槽1011内只放置了一个芯片，即第一芯片108。放置在第一凹槽1011中的第一芯片108，其表面上设置的第一电极1081朝向第一凹槽1011开口。为了使得第一凹槽1011内的第一芯片108可以与外界电连接，第一芯片108上对应的第一电极1081上设置有第一导电柱111，第一导电柱111与第一电极1081实现电连接，本实施例中的第一导电柱111为铜金属材料制成，通过在基板制造过程中采用电镀铜方式实现。
在第一凹槽1011内，还设置有第一固化树脂31，第一固化树脂31填平整个第一凹槽1011，即其一表面与第一芯板101的第二表面平齐，第一导电柱111被包容在第一固化树脂31内，其一端则露出第一固化树脂31，与设置在第二表面上的第二导电图形103电连接。本实施例中，第一固化树脂31为具有高Tg、高热导热率、低CTE值的树脂，树脂层组成可以是双马来酰亚胺-三嗪树脂与陶瓷粉的的混合物，陶瓷粉可以是氧化铝(Al2O3)、氮化铝(AlN)或者氮化硼(BN)。氧化铝(Al2O3)、氮化铝(AlN)、氮化硼(BN)等具有较高的热导性的陶瓷粉，可以提高树脂的热导性。
为了上封装体1与下封装体2之间实现电连接，且这种互连时可以保证高的热导率、低的电阻率以及高密度互连，可以实现堆叠封装体的良好散热、良好的信号传输的效果。在第二导电图形103上设置有铜柱104，铜柱104一端连接在第二导电图形103上，在铜柱104的另一端上则设置有第一焊球105，从而可以通过焊接的方式，使得上封装体1与下封装体2通过铜柱104电连接。
以上第一芯板101第一表面与第二表面分别按要求设置好以后，整体形成封装体的上封装体1。
本实施例中，第二芯板201具有第三表面与第四表面，其结构和第一芯板101相似，在第三表面上设置有第三导电图形202，第四表面上设置有第四导电图形203，第三导电图形202和第四导电图形203是用户根据需要自己设计的电路图形。且第四表面设置有第二凹槽2011。
在第三导电图形202上放置至少一个以上的芯片，芯片的一个表面上设置有电极，放置后的芯片的电极与第一导电图形102相向，即芯片朝下放置。本实施例中，放置在第三导电图形202上的芯片的数量为一个，具体为第五芯片205，且第五芯片205上设有第五电极2051，第五电极2051与第三导电图形202之间设有第三焊球208，该第三焊球208一端连接在第五电极2051上，另一端与第三导电图形202连接，从而实现第五芯片205与第三导电图形202的电连接，且在第五芯片205与第三导电图形202之间设有第二封装胶206，第二封装胶206把第三焊球208封装起来，把第五芯片205与第三导电图形202之间的区域封装起来。
第二芯板201的第二凹槽2011内设置有至少一个以上的芯片，本实施例中，第二凹槽2011内只设置了一个芯片，即第四芯片204。第四芯片204上设置有第四电极2041，该第四电极2041朝第二凹槽2011开口方向，第四芯片204上的第四电极2041上设置有一第二导电柱211，其一端与第四芯片204上的第四电极2041电连接，另一端与第四导电图形203电连接，同时，第二凹槽2011内填充有第二固化树脂32。另外，在第四导电图形203上设置有第二焊球207，该第二焊球207与第四导电图形203电连接，第二焊球207作为堆叠封转结构的载具，也可以用具有接脚的支架代替。本实施例中的第二固化树脂32为具有高Tg、高热导热率、低CTE值的树脂，树脂层组成可以是双马来酰亚胺-三嗪树脂与陶瓷粉的的混合物，陶瓷粉可以是氧化铝(Al2O3)、氮化铝(AlN)或者氮化硼(BN)。氧化铝(Al2O3)、氮化铝(AlN)、氮化硼(BN)等具有较高的热导性的陶瓷粉，可以提高树脂的热导性。
第一芯板101和第二芯板201是相似的结构，它们的加工流程是相似的。
以上第二芯板201的第三表面与第四表面分别按要求设置好以后，整体形成封装体的下封装体2。
把上封装体1与下封装体2电连接的封装在一起，具体地，把第一芯板101的第二表面上铜柱104与第二芯板201的第三表面上的第三导电图形202电连接，通过铜柱104上的焊料把铜柱104与第三导电图形202焊接在一起，实现电连接。
本实施例中，上封装体1和下封装体2之间采用铜柱104实现电连接的方式部分取代采用焊球实现电连接的方式，可以避免上封装体1和下封装体2之间采用焊球实现电连接时，在焊接时会熔化而导致焊球坍塌，造成上封装体1与下封装体2之间的焊球直径增大的现象，实现封装体的高密度互连，且由于铜具有高的热导率和低的电阻率，可以实现堆叠封装体的良好散热、良好的信号传输。
下面将详细说明根据本发明实施例的制造堆叠封装结构的方法。
如图2A所示，有一加工好第一凹槽1011的第一芯板101，其具有第一表面和第二表面，且两面都设有铜箔，在第二表面设有第一凹槽1011，将第一芯片108放置在第一凹槽1011内并固定，且放置后的第一芯片108上的第一电极1081朝向第一凹槽1011的开口，即第一芯片108设有第一电极1081的表面朝上放置。
如图2B所示，将固定好第一芯片108的第一凹槽1011采用第一固化树脂31填充，并对第一固化树脂31通过加热固化。
如图2C所示，填充并固化好第一固化树脂31后，在第一芯片108上对应外部焊盘的位置采用激光加工有孔，该孔连接到第一芯片108的第一电极1081上。
如图2D所示，通过沉铜电镀工艺填充上述的孔，填充后形成第一导电柱111，该第一导电柱111电连接第一芯片108的第一电极1081，并在第一芯板101的第一表面和第二表面上形成一定厚度的铜层。
如图2E所示，用户根据实际需要，在第一表面铜层和第二表面的铜层上分别制作第一导电图形102和第二导电图形103。
如图2F所示，在第二导电图形103上贴上超厚第一干膜41，第一干膜41的厚度超过200nm。
如图2G所示，通过图形转移在第一导电图形102上对应需要连接的位置上，第一干膜41上开设有孔，用于电镀铜柱104。
如图2H所示，电镀完的铜柱104的直径可以再200nm～300nm之间，该铜柱104一端与第二导电图形103连接。
如图2I所示，为了实现在铜柱104一端面上电镀焊料，需要采用二次贴干膜，具体地，在第一干膜41上贴上第二干膜42。
如图2J所示，通过曝光、显影操作，在第二干膜42上对应铜柱104顶端处形成有孔，然后在孔中电镀上厚度为50nm～80nm的焊料。
如图2K所示，褪掉第一芯板101上的第一干膜41和第二干膜42，并通过无铅回流焊在铜柱104顶部上形成第一焊球105。
如图2L所示，在内部设有芯片的第一芯板101的第一导电图形102上设置了至少一个以上的芯片，本实施例中，第一导电图形102上设置了两个芯片，即第二芯片109和第三芯片110。具体地，在第一导电图形102上设置了一层支撑胶112，再在支撑胶112上放置第二芯片109，再在第二芯片109上设置一层支撑胶112，再在该层支撑胶112上设置第三芯片110，第二芯片109和第三芯片110上分别设置有第二电极1091和第三电极1101，设置在第一表面上的第二芯片109以及第三芯片110的第二电极1091以及第三电极1101背离第一表面，通过引线键合技术，把第二电极1091和第三电极1101电连接于第一导电图形102，即第二电极1091和第三电极1101通过金属线107与第一导电图形102电连接。最后，用第一封装胶106把第一表面上的第二芯片109和第三芯片110封装起来。
经由上述的操作后，上封装体1完全形成。
如图3A所示，有一加工好第二凹槽2011的第二芯板201，具有第三表面和第四表面，其两面都设有铜箔，且第四表面设有第二凹槽2011，将第四芯片204放置在第二凹槽2011内并固定，且放置后的第四芯片204上的第四电极2041朝向第二凹槽2011的开口，即第四芯片204设有第四电极2041的表面朝上放置。
如图3B所示，将固定好的第四芯片204的第二凹槽2011采用第二固化树脂32填充，并对第二固化树脂32通过加热固化。
如图3C所示，填充并固化好第二固化树脂32后，在第四芯片204上对应外部的焊盘的位置采用激光加工孔，该孔连接到第四芯片204的第四电极2041上。
如图3D所示，通过沉铜/电镀工艺填充上述孔，填充后形成第二导电柱211，该第二导电柱211电连接第四芯片204的第四电极2041，并在第二芯板201的第一表面和第二表面上形成一定厚度的铜层。
如图3E所示，用户根据实际需要，在铜层上分别制作第三导电图形202和第四导电图形203。
如图3F所示，在第二芯板201的第三导电图形202上贴上超厚第三干膜43，第三干膜43的厚度超过200nm。通过图形转移在第三导电图形202对应需要连接的位置上，第三干膜43上开设有孔用于电镀上厚度为50nm～80nm的焊料。
如图3G所示，褪掉第第三干膜43，并通过无铅回流焊在第三导电图形202上形成第二焊球207。
如图3H所示，通过倒装封装工艺，在具有埋入芯片的第二芯板201的第三导电图形202上封装至少一个芯片，本实施中，第三导电图形202上封装了一个芯片，即第四芯片204，该第四芯片204上设置有第四电极2041，该第四电极2041朝向第三导电图形202，在第四电极2041与第三导电图形202间设置有第三焊球208，该第三焊球208使得第四芯片204的第四电极2041与第三表面上的第三导电图形202电连通。安装好第四芯片204后，用第二固化树脂32把芯片与第三导电图形202之间的区域填充，即第二固化树脂32置于第四芯片204设置第四电极2041的表面与第三导电图形202之间，第四芯片204背向第三导电图形202的表面显露在外。
经由上述的操作后，下封装体2完全形成。
把上述封装好的上封装体1和封装好的下封装体2安装在一起，构成一个堆叠封装结构，且上封装体1与下封装体2之间通过铜柱104实现电连接。具体地，上封装体1上的铜柱104一端连接在第二导电图形103上，另一端设置有第一焊球105，通过焊接的方式，把铜柱104另一端与下封装体2的第三导电图形202连接，从而电连通第三导电图形202，这样，上封装体1与下封装体2就封装在一起，形成一个堆叠封装结构体。
与现有技术相比，本发明通过在封装体的芯板内设置有芯片，从而封装体可以设有多芯片，且体积不会过大，解决现有封装体之间不能高密度互连的问题；上封装体与下封装体之间采用铜柱互连，解决现有封装体散热难以及封装体体积过大的问题。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，包含在本发明的保护范围之内。

Claims (10)

1.一种堆叠封装结构，包括第一芯板、第二芯板以及芯片，所述第一芯板具有第一表面和第二表面，所述第一表面上设有第一导电图形，所述第二表面上设有第二导电图形，所述第一导电图形上设有至少一个以上且与所述第一导电图形电连接的芯片，所述第二芯板具有第三表面和第四表面，所述第三表面设有第三导电图形，所述第四表面设有第四导电图形，所述第三导电图形上设有至少一个以上且与所述第三导电图形电连接的芯片，其特征在于：所述第一芯板内部设有至少一个以上且与所述第二导电图形电连接的芯片，所述第二芯板内部设有至少一个以上且与所述第四导电图形电连接的芯片，所述第二导电图形与第三导电图形间设有铜柱，所述铜柱一端电连接于第二导电图形以及另一端设置第一焊球，采用所述第一焊球将所述铜柱与所述第三导电图形焊接。
2.如权利要求1所述的一种堆叠封装结构，其特征在于：所述第一芯板的第二表面设有第一凹槽，所述第一凹槽内放置有一设有第一电极的第一芯片，所述第一电极与所述第一导电图形电连接；所述第二芯板的第四表面设有第二凹槽，所述第二凹槽内放置有一设有第四电极的第四芯片，所述第四电极与所述第四导电图形电连接。
3.如权利要求2所述的一种堆叠封装结构，其特征在于：还包括一第一导电柱和一第二导电柱，所述第一导电柱一端与所述第一电极电连接，另一端与所述第二导电图形电连接，所述第二导电柱一端与所述第四电极电连接，另一端与所述第四导电图形电连接。
4.如权利要求2所述的一种堆叠封装结构，其特征在于：所述第一凹槽内设置有覆盖第一芯片的第一固化树脂，所述第二凹槽内设置有覆盖第四芯片的第二固化树脂。
5.如权利要求2所述的一种堆叠封装结构，其特征在于：所述第一导电图形上放置有一设有第二电极的第二芯片和一设有第三电极的第三芯片，所述第二电极与所述第三电极电连接于所述第一导电图形，所述第三导电图形上放置有一设有第五电极的第五芯片，所述第五电极电连接于所述第三导电图形。
6.如权利要求2所述的一种堆叠封装结构，其特征在于：还包括第二焊球，所述第二焊球一端连接于所述第四导电图形。
7.如权利要求1所述的一种堆叠封装结构的制作方法，其特征在于：包括以下工艺步骤：
提供第一芯板，所述第一芯板具有第一表面和第二表面，在所述第一芯板内放置至少一个以上的芯片；
在所述第一表面制作第一导电图形，所述第二表面制作第二导电图形，且所述放置在第一芯板内的芯片电连接于所述第二导电图形；
在所述第二导电图形上形成铜柱，所述铜柱一端电连接于所述第二导电图形，另一端设置有第一焊球；
在所述第一导电图形上形成至少一个以上的芯片，且该芯片电连接于所述第一导电图形，形成上封装体；
提供第二芯板，所述第二芯板具有第三表面和第四表面，在所述第二芯板内放置有至少一个以上的芯片；
在所述第三表面制作第三导电图形，所述第四表面制作第四导电图形，且所述放置在第二芯板内的芯片电连接于所述第四导电图形；
在所述第四导电图形上形成至少一个以上的芯片，且该芯片电连接于所述第三导电图形，形成下封装体；
通过所述第一焊球将所述铜柱与所述第三导电图形焊接，形成堆叠封装体。
8.如权利要求7所述的一种堆叠封装结构的制作方法，其特征在于：所述第一芯板设有第一凹槽，于所述第一凹槽内一放有第一电极的第一芯片，且用第一固化树脂填充所述第一凹槽；所述第二芯板设有第二凹槽，于所述第二凹槽内放置一设有第四电极的第四芯片，且用第二固化树脂填充第二凹槽。
9.如权利要求8所述的一种堆叠封装结构的制作方法，其特征在于：于所述第一电极上通过电镀形成一第一导电柱，所述第一导电柱一端电连接于所述第一电极，另一端电连接于所述第二导电图形；在所述第四电极上通过电镀形成一第二导电柱，所述第二导电柱一端电连接于所述第四电极，另一端电连接于所述第四导电图形。
10.如权利要求7所述的一种堆叠封装结构的制作方法，其特征在于：于所述第四导电图形上形成第二焊球，所述第二焊球与所述第四导电图形连接。
CN201010285086.9A 2010-09-17 2010-09-17 一种堆叠封装结构及其制作方法 Active CN102403275B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010285086.9A CN102403275B (zh) 2010-09-17 2010-09-17 一种堆叠封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010285086.9A CN102403275B (zh) 2010-09-17 2010-09-17 一种堆叠封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN102403275A CN102403275A (zh) 2012-04-04
CN102403275B true CN102403275B (zh) 2014-01-15

Family

ID=45885344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010285086.9A Active CN102403275B (zh) 2010-09-17 2010-09-17 一种堆叠封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN102403275B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972202A (zh) * 2013-01-31 2014-08-06 联想(北京)有限公司 电路装置及pcb板
CN103354225B (zh) * 2013-06-18 2016-06-15 华进半导体封装先导技术研发中心有限公司 堆叠封装器件
CN103579206B (zh) * 2013-11-07 2016-09-21 华进半导体封装先导技术研发中心有限公司 堆叠封装器件及其制造方法
US9437577B2 (en) * 2014-05-09 2016-09-06 Mediatek Inc. Package on package structure with pillar bump pins and related method thereof
US10354974B2 (en) * 2014-12-11 2019-07-16 Mediatek Inc. Structure and formation method of chip package structure
US9875997B2 (en) * 2014-12-16 2018-01-23 Qualcomm Incorporated Low profile reinforced package-on-package semiconductor device
CN106449555A (zh) * 2016-12-09 2017-02-22 华进半导体封装先导技术研发中心有限公司 一种芯片的封装工艺和封装结构
CN106531644B (zh) * 2016-12-09 2020-01-24 华进半导体封装先导技术研发中心有限公司 一种芯片的封装工艺和封装结构
CN108666281B (zh) * 2018-03-30 2019-12-27 维沃移动通信有限公司 光学器件封装结构及移动终端
CN112352305B (zh) * 2018-06-26 2023-03-03 华为技术有限公司 芯片封装结构及芯片封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101170095A (zh) * 2006-10-27 2008-04-30 新光电气工业株式会社 半导体封装件和叠层式半导体封装件
CN101385140A (zh) * 2005-12-23 2009-03-11 泰塞拉公司 具有极细间距堆叠的微电子组件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3917946B2 (ja) * 2003-03-11 2007-05-23 富士通株式会社 積層型半導体装置
TWI301660B (en) * 2004-11-26 2008-10-01 Phoenix Prec Technology Corp Structure of embedding chip in substrate and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101385140A (zh) * 2005-12-23 2009-03-11 泰塞拉公司 具有极细间距堆叠的微电子组件
CN101170095A (zh) * 2006-10-27 2008-04-30 新光电气工业株式会社 半导体封装件和叠层式半导体封装件

Also Published As

Publication number Publication date
CN102403275A (zh) 2012-04-04

Similar Documents

Publication Publication Date Title
CN102403275B (zh) 一种堆叠封装结构及其制作方法
CN103035593B (zh) 封装结构上的封装件及其制造方法
CN104284533B (zh) 多层电路板及其制作方法和通信设备
KR102198858B1 (ko) 인터포저 기판을 갖는 반도체 패키지 적층 구조체
CN102543927B (zh) 嵌埋穿孔中介层的封装基板及其制造方法
TW200828542A (en) Circuit board structure having embedded semiconductor component and fabrication method thereof
US11488911B2 (en) Flip-chip package substrate
CN101847590B (zh) 多叠层多芯片封装在柔性电路基板上的方法及封装芯片组
TWI738069B (zh) 覆晶封裝基板及其製法
CN109585396A (zh) 热耦合的层叠封装半导体封装
CN113035786A (zh) 半导体结构及其制造方法
CN101360393B (zh) 嵌埋半导体芯片的电路板结构及其制法
CN110299328B (zh) 一种堆叠封装器件及其封装方法
TWI255023B (en) Cavity down stacked multi-chip package
TWI739027B (zh) 覆晶封裝基板之核心結構及其製法
JPH07226456A (ja) Ｉｃパッケージ及びその製造方法
CN106997875A (zh) 一种PoP堆叠封装结构及其制造方法
JP5022042B2 (ja) 半導体素子埋め込み支持基板の積層構造とその製造方法
CN203491244U (zh) 一种封装结构
CN108511352A (zh) 电子封装结构及其制法
CN207602549U (zh) 一种三维芯片堆叠芯片尺寸封装结构
CN219163385U (zh) 一种高散热基板结构、一种封装结构
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN2672856Y (zh) 芯片封装结构
TW201603201A (zh) 嵌入式封裝及封裝方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SHENNAN CIRCUIT CO., LTD.

Free format text: FORMER NAME: SHENZHEN SHENNAN CIRCUITS CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: 518000 Nanshan District, Guangdong, overseas Chinese town, No. East Road, No. 99

Patentee after: SHENZHEN SHENNAN CIRCUIT CO., LTD.

Address before: 518000 Nanshan District, Guangdong, overseas Chinese town, No. East Road, No. 99

Patentee before: Shenzhen Shennan Circuits Co., Ltd.

ASS Succession or assignment of patent right

Owner name: WUXI TIANXIN NETWORK TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SHENNAN CIRCUIT CO., LTD.

Effective date: 20150609

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 518000 SHENZHEN, GUANGDONG PROVINCE TO: 214062 WUXI, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20150609

Address after: 214062 Jiangsu New District of Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park F District Service Building East Building

Patentee after: Wuxi sky Interconnect Technology Co., Ltd.

Address before: 518000 Nanshan District, Guangdong, overseas Chinese town, No. East Road, No. 99

Patentee before: SHENZHEN SHENNAN CIRCUIT CO., LTD.

CP03 Change of name, title or address

Address after: 518000 No.3 huanping Road, Gaoqiao community, Pingdi street, Longgang District, Shenzhen City, Guangdong Province

Patentee after: Tianxin Internet Technology Co., Ltd

Address before: 214062 Jiangsu New District of Wuxi City Linghu Road No. 200 Chinese Sensor Network International Innovation Park F District Service Building East Building

Patentee before: WUXI SKY CHIP INTERCONNECTION TECHNOLOGY Co.,Ltd.

CP03 Change of name, title or address