CN101360393B - 嵌埋半导体芯片的电路板结构及其制法 - Google Patents
嵌埋半导体芯片的电路板结构及其制法 Download PDFInfo
- Publication number
- CN101360393B CN101360393B CN2007101398162A CN200710139816A CN101360393B CN 101360393 B CN101360393 B CN 101360393B CN 2007101398162 A CN2007101398162 A CN 2007101398162A CN 200710139816 A CN200710139816 A CN 200710139816A CN 101360393 B CN101360393 B CN 101360393B
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit
- dielectric layer
- embedded
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000010276 construction Methods 0.000 title 1
- 239000002184 metal Substances 0.000 claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000003466 welding Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 18
- 239000011521 glass Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 150000001875 compounds Chemical class 0.000 abstract 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 239000011889 copper foil Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000218202 Coptis Species 0.000 description 1
- 235000002991 Coptis groenlandica Nutrition 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种嵌埋半导体芯片的电路板结构及其制法，其结构包括：承载板，具有至少一贯穿的开口；半导体芯片，容置于该承载板的开口中，该半导体芯片具有主动面及非主动面，于该主动面具有多个电极垫；介电层，形成于该承载板与半导体芯片表面，且该介电层具有多个开孔以露出该半导体芯片的电极垫；以及复合式线路层，形成于该介电层上，该复合式线路层依序由薄化金属层、导电层及电镀金属层组成，且于该介电层开孔中形成有导电结构以供该复合式线路层电性连接至该半导体芯片的电极垫；从而可通过该介电层上形成的复合式线路层所具有坚固与较佳结合力的特性，以降低制程热效应所产生的翘曲。
Description
技术领域
本发明涉及一种嵌埋半导体芯片的电路板结构及其制法，特别是涉及一种关于电路板中嵌埋有半导体芯片的结构及其制法。
背景技术
自从IBM公司在1960年早期引入覆晶封装(Flip Chip Package)技术以来，相比于打线(Wire Bond)技术，覆晶技术的特征在于半导体芯片与基板间的电性连接是通过锡球而非一般的金线。而此种覆晶技术的优点在于该技术可提高封装密度以降低封装元件尺寸，且不需使用长度较长的金属线，故可提高电性功能。
再者，近年来由于高密度、高速度以及低成本的半导体芯片需求的增加，同时因应电子产品的体积逐渐缩小的趋势及高集成度的要求，业界遂发展出将半导体芯片先容置于电路板的开口中，再于电路板及半导体芯片的表面上形成线路增层结构的技术，藉以增加半导体芯片的封装密度；而该线路增层结构的制作，如图1A至图1C所示。
请参阅图1A，是提供一具有开口110的承载板11，于该开口110中容置一半导体芯片12，且该半导体芯片12具有一主动面12a及与该主动面相对应的非主动面12b，该主动面12a具有多个电极垫121。
请参阅图1B，于该承载板11及半导体芯片12的主动面12a形成一介电层13，且于该介电层13形成多个开孔130以露出该半导体芯片12的电极垫121。
请参阅图1C，于该介电层13表面形成一线路层14，且在该介电层开孔130中形成导电结构141，该导电结构141并电性连接该半导体芯片12的电极垫121；其中该线路层14是以半加成法制作，而此为成熟的技术不再为文赘述；后续还可重复上述制程以形成多层线路，而可将该半导体芯片12封装在承载板11中，并且达到电性连接。
但是，前述制程中，该承载板11、介电层13及线路层14的热膨胀系数(Coefficient of thermal expansion，CTE)差异大，于制程中 的温度变化下易造成翘曲(Warpage)现象，因而降低产品的质量。
因此，如何提供一种可避免现有嵌埋半导体芯片的电路增层制程中，因材料膨胀系数差异大所导致的可靠度不佳问题，实以成为目前业界亟待克服的问题。
发明内容
鉴于上述现有技术的缺陷，本发明主要目的是提供一种嵌埋半导体芯片的电路板结构及其制法，可通过介电层上形成有一金属层的背胶元件所具有坚固与较佳结合力的特性，而得以提高由薄化金属层、导电层及电镀金属层所组成的复合式线路层与介电层的结合力，并有效降低电路板的翘曲现象。
为达到上述的主要目的，本发明的一种嵌埋半导体芯片的电路板结构的制法，包括：提供一承载板，该承载板形成有至少一贯穿的开口；于该承载板的开口中容置至少一半导体芯片，该半导体芯片具有主动面及与该主动面相对应的非主动面，于该主动面具有多个电极垫；于该承载板与半导体芯片的主动面压合一背胶元件，该背胶元件是于一介电层上形成有一金属层；于该背胶元件的金属层表面进行薄化制程而成为一薄化金属层；该背胶元件形成有多个开孔以露出该半导体芯片的电极垫；于该背胶元件的薄化金属层表面及开孔中形成有一导电层；于该导电层表面形成一阻层，且该阻层经图案化制程形成多个开孔以露出部分的导电层；于该阻层的开孔中的导电层表面形成电镀金属层；以及移除该阻层及其所覆盖的导电层及薄化金属层，露出该背胶元件的介电层，从而以形成一由薄化金属层、导电层及电镀金属层所组成的复合式线路层，并于该背胶元件介电层开孔中形成导电结构。
该背胶元件是于一介电层表面压合一金属层，或该背胶元件是于一介电层表面以一黏着层结合一金属层。
该背胶元件的金属层可为铜箔，而该背胶元件的介电层可为预浸材；该背胶元件的金属层表面是以物理或化学方式进行薄化制程以形成该薄化金属层。
依上述制法还包括于该背胶元件的介电层及复合式线路层表面形 成一线路增层结构，该线路增层结构为多个背胶元件的介电层及复合式线路层所构成，且该线路增层结构具有导电结构以电性连接该半导体芯片，又该线路增层结构外表面形成多个电性连接垫，该线路增层结构包括至少一介电层、叠置于该介电层上的复合式线路层，以及形成于该介电层中的导电结构，并于该线路增层结构上形成一防焊层，且该防焊层中形成多个开孔以露出该电性连接垫。
另依上述制法，还包括于该背胶元件的介电层及复合式线路层表面形成一线路增层结构，而该线路增层结构是以多个介电层及线路层所构成，且该线路层为导电层及电镀金属层所构成，该线路增层结构包括至少一介电层、叠置于该介电层上的线路层，以及形成于该介电层中的导电结构，且该导电结构电性连接该线路层，又该线路增层结构外表面形成多个电性连接垫，并于该线路增层结构上形成有一防焊层，且该防焊层中形成多个开孔以露出所述电性连接垫。
依上所述的制法，本发明还提供一种嵌埋半导体芯片的电路板结构，包括：承载板，具有至少一贯穿的开口；半导体芯片，容置于该承载板的开口中，该半导体芯片具有主动面及非主动面，于该主动面具有多个电极垫；介电层，形成于该承载板与半导体芯片表面，且该介电层具有多个开孔以露出该半导体芯片的电极垫；以及复合式线路层，形成于该介电层上，该复合式线路层依序包括有薄化金属层、导电层及电镀金属层，且于该介电层开孔中形成有导电结构以供该复合式线路层电性连接至该半导体芯片的电极垫。
依上述的结构，还包括于该介电层及复合式线路层表面形成有线路增层结构，而该线路增层结构为多个背胶元件的介电层及线路层所构成，或该线路增层结构为多个介电层及线路层所构成；该线路增层结构具有导电结构以电性连接至该复合式线路层，又该线路增层结构外表面形成多个电性连接垫，该线路增层结构包括至少一介电层、叠置于该介电层上的复合式线路层，以及形成于该介电层中的导电结构，并于该线路增层结构上形成有一防焊层，且该防焊层中形成多个开孔以露出所述电性连接垫。
另依前述的结构，还包括于该介电层及复合式线路层表面形成一线路增层结构，而该线路增层结构是以多个介电层及线路层所构成， 且该线路层为导电层及电镀金属层所构成，该线路增层结构包括至少一介电层、叠置于该介电层上的线路层，以及形成于该介电层中的导电结构，且该导电结构电性连接该复合式线路层，又该线路增层结构外表面形成多个电性连接垫，并于该线路增层结构上形成有一防焊层，且该防焊层中形成多个开孔以露出所述电性连接垫。
本发明的背胶元件是于介电层上形成有一金属层，该金属层最佳可为铜箔，并利用铜箔的粗糙面压合上一介电层其材料为预浸材，或通过黏着层将铜箔的粗糙面与预浸材相结合而可产生较佳的结合力，其中，利用含玻纤的预浸材作为介电层可有效降低翘曲及尺寸大小变异。本发明得因前述金属层及介电层的组合，而提高由薄化金属层、导电层及电镀金属层所组成的复合式线路层与介电层的结合力，并有效降低电路板的翘曲现象。
附图说明
图1A至图1C为现有技术的半导体芯片嵌埋在电路板中的制法剖面示意图；
图2A至图2G为本发明的嵌埋半导体芯片的电路板结构及其制法的制法剖面示意图；
图2A’为本发明的嵌埋半导体芯片的电路板结构及其制法的图2A的另一实施剖面示意图；
图2B’为本发明的嵌埋半导体芯片的电路板结构及其制法的图2B的另一实施剖面示意图；
图3A及图3B为本发明的电路板结构进行线路增层结构的剖面示意图；以及
图4为本发明的电路板结构进行线路增层结构另一实施例的剖面示意图。
元件符号说明
11、21 承载板
110、210 开口
12、22 半导体芯片
121、221 电极垫
12a、22a 主动面
12b、22b 非主动面
13、231、271、271’ 介电层
130、230、250、280 开孔
14、272 线路层
141、261、273、273’ 导电结构
20 复合式线路层
21a 离型膜
21b 黏着材料
23、23’ 背胶元件
232’ 薄化金属层
232 金属层
233 黏着层
24 导电层
25 阻层
26 电镀金属层
27、27’ 线路增层结构
274、274’ 电性连接垫
28 防焊层
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。
请参阅图2A至图2G，为本发明的嵌埋半导体芯片的电路板结构及制法的实施例剖面示意图。
如图2A所示，事于一承载板21中形成至少一贯穿开口210，且于该开口210中容置有至少一半导体芯片22，该半导体芯片22具有主动面22a及与该主动面相对应的非主动面22b，于该主动面22a具有多个电极垫221；并提供一背胶元件23，该背胶元件23是于一介电层231上形成有一金属层232，且该金属层232具有粗糙面而得有较佳的结合 性以与该介电层231结合成一体；其中该金属层232可为铜箔，而该介电层为预浸材；另请参阅图2A’，或该背胶元件23亦可于一介电层231表面以一黏着层233结合该金属层232。前述的金属层232最佳可为铜箔，而可利用铜箔的粗糙面压合上一预浸材或通过黏着层233将铜箔的粗糙面与预浸材相结合而可产生较佳的结合力，并利用含玻纤的预浸材作为介电层231而可有效降低板翘及尺寸大小变异；为方便说明，以下以图2B的图式作说明。
如图2B所示，将该背胶元件23的介电层231压合在该承载板21与半导体芯片22的主动面22a，且将该介电层231压入该半导体芯片22与开口210之间的间隙中，从而以将该半导体芯片22固定在该开口210中。
另请参阅图2B’，该承载板21的底面可先贴合一离型膜21a，再将该半导体芯片22置于该开口210中，然后以黏着材料21b填入该半导体芯片22与开口210之间的间隙中，从而以将该半导体芯片22固定在该开口210中；为方便说明，以下以图2B的图式作说明。
如图2C所示，接着该背胶元件23的金属层232表面以物理或化学方式进行薄化制程，而成为一薄化金属层232’。
如图2D所示，于该背胶元件23形成多个开孔230，以露出该半导体芯片22的电极垫221。
如图2E所示，于该背胶元件23的薄化金属层232’表面及开孔230中形成一导电层24，且使该导电层24电性连接该半导体芯片22的电极垫221，并于该导电层24表面形成一阻层25，且该阻层25经图案化制程(如曝光、显影)形成有开孔250以露出部分的导电层24。
如图2F所示，通过该导电层24作为电流传导路径，以于该阻层开孔250的导电层24表面上形成一电镀金属层26，并于该介电层231开孔230中形成导电结构261。
如图2G所示，接着移除该阻层25及其所覆盖的导电层24及薄化金属层232’，从而以形成由该电镀金属层26、导电层24及薄化金属层232’所构成的复合式线路层20，且使该复合式线路层20得经该导电结构261电性连接该半导体芯片22的电极垫221。
由于该复合式线路层20是于背胶元件23的薄化金属层232’上形成导电层24及电镀金属层26，而可通过该背胶元件23以降低热膨胀系数差异所造成的翘曲(Warpage)现象，以提高产品的质量。
请参阅图3A及图3B，另于该背胶元件23的介电层231及复合式线路层20表面上压合一另一背胶元件23’，如图3A所示；接着该背胶元件23’经前述制程将以形成另一复合式线路层，从而以多个背胶元件23的介电层231及复合式线路层20构成一线路增层结构27，如图3B所示，该线路增层结构27包括至少一介电层271、叠置于该介电层271上的线路层272，以及形成于该介电层271中的导电结构273，且该导电结构273电性连接至形成于该复合式线路层20，又该线路增层结构外表面形成多个电性连接垫274，并于该线路增层结构27上形成一防焊层28，该防焊层28中形成有多个开孔280以露出所述电性连接垫274。
请参阅图4，于该背胶元件23的介电层231及复合式线路层20表面形成一线路增层结构27’，其是在该背胶元件23的介电层231及复合式线路层20表面先形成一介电层271’，再于该介电层271’表面形成一线路层272’，及在该介电层271’中形成至少一导电结构273’，而该线路层是由导电层及电镀金属层所构成，此种线路增层技术为成熟的技术，于此不再为文赘述；又该线路增层结构27’外表面形成多个电性连接垫274’，并于该线路增层结构27’上形成一防焊层28，且于该防焊层28中形成多个开孔280以露出所述电性连接垫274’。
本发明的背胶元件是于一介电层上形成一金属层，该金属层最佳可为铜箔，且以该铜箔的粗糙面压合在该介电层上，而该介电层材料为预浸材，或通过黏着层将铜箔的粗糙面与预浸材相结合，而可产生较佳的结合力，其中，利用含玻纤的预浸材作为介电层亦可有效降低翘曲及尺寸大小变异。本发明得因前述金属层及介电层的组合，而提高由薄化金属层、导电层及电镀金属层所组成的复合式线路层与介电层的结合力，并有效降低电路板的翘曲现象。
上述实施例仅为例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与变化。因此，本发明的权利保护范围，应以权利要求书的范围为依据。
Claims (21)
1.一种嵌埋半导体芯片的电路板结构，包括：
承载板，具有至少一贯穿的开口；
半导体芯片，容置于该承载板的开口中，该半导体芯片具有主动面及非主动面，于该主动面具有多个电极垫；
介电层，是含玻纤的预浸材并形成于该承载板与半导体芯片表面，且该介电层具有多个开孔以露出该半导体芯片的电极垫；
复合式线路层，形成于该介电层上，该复合式线路层依序由薄化金属层、导电层及电镀金属层所组成，且于该介电层开孔中形成有导电结构以供该复合式线路层电性连接至该半导体芯片的电极垫；以及
一线路增层结构形成于该介电层及复合式线路层表面，其中，该线路增层结构中具有导电结构以电性连接至该复合式线路层，且该线路增层结构外表面形成多个电性连接垫。
2.根据权利要求1所述的嵌埋半导体芯片的电路板结构，其中，该线路增层结构为多个介电层及复合式线路层所构成。
3.根据权利要求1所述的嵌埋半导体芯片的电路板结构，还包括一防焊层形成于该线路增层结构表面，且该防焊层中形成多个开孔以露出该电性连接垫。
4.根据权利要求2所述的嵌埋半导电芯片的电路板结构，其中，该线路增层结构包括至少一介电层、叠置于该介电层上的复合式线路层，以及形成于该介电层中的导电结构。
5.根据权利要求1所述的嵌埋半导体芯片的电路板结构，其中，该线路增层结构为多个介电层及线路层所构成，且该线路层是由一电镀金属层及导电层所构成。
6.根据权利要求5所述的嵌埋半导体芯片的电路板结构，该线路增层结构中具有导电结构以电性连接至该复合式线路层，且该线路增层结构外表面形成多个电性连接垫。
7.根据权利要求6所述的嵌埋半导体芯片的电路板结构，还包括一防焊层形成于该线路增层结构上，且该防焊层中形成多个开孔以露出该电性连接垫。
8.根据权利要求5所述的嵌埋半导电芯片的电路板结构，其中，该线路增层结构包括至少一介电层、叠置于该介电层上的线路层，以及形成于该介电层中的导电结构。
9.一种嵌埋半导体芯片的电路板结构的制法，包括：
提供一承载板，该承载板形成有至少一贯穿的开口；
于该承载板的开口中容置至少一半导体芯片，该半导体芯片具有主动面及与该主动面相对应的非主动面，于该主动面具有多个电极垫；
于该承载板与半导体芯片的主动面压合一背胶元件，该背胶元件是于一介电层上形成有一金属层；
于该背胶元件的金属层表面进行薄化制程而成为一薄化金属层；
该背胶元件形成有多个开孔以露出该半导体芯片的电极垫；
于该背胶元件的薄化金属层表面及开孔中形成有一导电层；
于该导电层表面形成一阻层，且该阻层经图案化制程形成多个开孔以露出部分的导电层；
于该阻层的开孔中的导电层表面形成电镀金属层；以及
移除该阻层及其所覆盖的导电层及薄化金属层，露出该背胶元件的介电层，从而以形成一由薄化金属层、导电层及电镀金属层所组成的复合式线路层，并于该背胶元件介电层开孔中形成导电结构以供该复合式线路层电性连接至该半导体芯片的电极垫。
10.根据权利要求9所述的嵌埋半导体芯片的电路板结构的制法，还包括于该介电层及复合式线路层表面形成一线路增层结构。
11.根据权利要求9所述的嵌埋半导体芯片的电路板结构的制法，其中，该线路增层结构为多个背胶元件的介电层及复合式线路层所构成。
12.根据权利要求11所述的嵌埋半导体芯片的电路板结构的制法，其中，该线路增层结构中具有导电结构以电性连接至该复合式线路层，且该线路增层结构外表面形成多个电性连接垫。
13.根据权利要求12所述的嵌埋半导体芯片的电路板结构的制法，还包括一防焊层形成于该线路增层结构表面，且该防焊层中形成多个开孔以露出该电性连接垫。
14.根据权利要求11所述的嵌埋半导电芯片的电路板结构的制法，其中，该线路增层结构包括至少一介电层、叠置于该介电层上的复合式线路层，以及形成于该介电层中的导电结构。
15.根据权利要求10所述的嵌埋半导体芯片的电路板结构的制法，其中，该线路增层结构为多个介电层及线路层所构成，且该线路层是由一导电层及电镀金属层所构成。
16.根据权利要求15所述的嵌埋半导体芯片的电路板结构的制法，该线路增层结构中具有导电结构以电性连接至该复合式线路层，且该线路增层结构外表面形成多个电性连接垫。
17.根据权利要求16所述的嵌埋半导体芯片的电路板结构的制法，还包括一防焊层形成于该线路增层结构上，且该防焊层中形成多个开孔以露出该电性连接垫。
18.根据权利要求15所述的嵌埋半导电芯片的电路板结构的制法，其中，该线路增层结构包括至少一介电层、叠置于该介电层上的线路层，以及形成于该介电层中的导电结构。
19.根据权利要求9所述的嵌埋半导体芯片的电路板结构的制法，该背胶元件是于一介电层表面压合金属层。
20.根据权利要求9所述的嵌埋半导体芯片的电路板结构的制法，该背胶元件是于一介电层表面以一黏着层结合金属层。
21.根据权利要求9所述的嵌埋半导体芯片的电路板结构的制法，其中，该介电层为预浸材。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101398162A CN101360393B (zh) | 2007-08-01 | 2007-08-01 | 嵌埋半导体芯片的电路板结构及其制法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101398162A CN101360393B (zh) | 2007-08-01 | 2007-08-01 | 嵌埋半导体芯片的电路板结构及其制法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101360393A CN101360393A (zh) | 2009-02-04 |
| CN101360393B true CN101360393B (zh) | 2010-12-08 |
Family
ID=40332704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101398162A Expired - Fee Related CN101360393B (zh) | 2007-08-01 | 2007-08-01 | 嵌埋半导体芯片的电路板结构及其制法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101360393B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130072B (zh) * | 2010-01-15 | 2013-03-13 | 矽品精密工业股份有限公司 | 承载板及其制法 |
| CN102024389B (zh) * | 2010-12-29 | 2014-08-27 | 利亚德光电股份有限公司 | Led显示板及led显示器 |
| CN102013218B (zh) * | 2010-12-29 | 2013-07-10 | 利亚德光电股份有限公司 | Led显示板及led显示器 |
| CN103632979B (zh) * | 2012-08-27 | 2017-04-19 | 碁鼎科技秦皇岛有限公司 | 芯片封装基板和结构及其制作方法 |
| DE102017212233A1 (de) * | 2017-07-18 | 2019-01-24 | Siemens Aktiengesellschaft | Elektrische Baugruppe und Verfahren zur Herstellung einer elektrischen Baugruppe |
| CN111261047A (zh) * | 2020-02-27 | 2020-06-09 | 昆山国显光电有限公司 | 一种显示面板及显示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1797726A (zh) * | 2004-12-20 | 2006-07-05 | 全懋精密科技股份有限公司 | 半导体构装的芯片埋入基板结构及制法 |
-
2007
- 2007-08-01 CN CN2007101398162A patent/CN101360393B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1797726A (zh) * | 2004-12-20 | 2006-07-05 | 全懋精密科技股份有限公司 | 半导体构装的芯片埋入基板结构及制法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101360393A (zh) | 2009-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7656015B2 (en) | Packaging substrate having heat-dissipating structure | |
| KR102107037B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| US7719104B2 (en) | Circuit board structure with embedded semiconductor chip and method for fabricating the same | |
| JP5572684B2 (ja) | パッケージキャリア及びその製造方法 | |
| CN100561696C (zh) | 嵌埋半导体芯片的结构及其制法 | |
| JP5389770B2 (ja) | 電子素子内蔵印刷回路基板及びその製造方法 | |
| US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
| US20060267188A1 (en) | Memory module with improved mechanical strength of chips | |
| US8669653B2 (en) | Semiconductor device having electronic component in through part, electronic device, and manufacturing method of semiconductor | |
| US20100006331A1 (en) | Printed Circuit Board With Embedded Semiconductor Component and Method for Fabricating the Same | |
| JP2007123524A (ja) | 電子部品内蔵基板 | |
| JP2009194322A (ja) | 半導体装置の製造方法、半導体装置及び配線基板 | |
| TWI493671B (zh) | 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法 | |
| TW201244034A (en) | Package structure having embedded electronic component and fabrication method thereof | |
| JP2008218979A (ja) | 電子パッケージ及びその製造方法 | |
| EP2763518A1 (en) | Component embedded substrate mounting body, method for manufacturing same and component embedded substrate | |
| CN101360393B (zh) | 嵌埋半导体芯片的电路板结构及其制法 | |
| TW201537719A (zh) | 堆疊型半導體封裝 | |
| US9041180B2 (en) | Semiconductor package and method of manufacturing the semiconductor package | |
| JP2017195261A (ja) | インターポーザ及びインターポーザの製造方法 | |
| CN102376678B (zh) | 芯片尺寸封装件的制法 | |
| JP2009135391A (ja) | 電子装置およびその製造方法 | |
| CN102751203A (zh) | 半导体封装结构及其制作方法 | |
| TWI658557B (zh) | 線路載板及其製造方法 | |
| JP4652428B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101208 |