[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN102117789B - 半导体芯片封装结构及封装方法 - Google Patents

半导体芯片封装结构及封装方法 Download PDF

Info

Publication number
CN102117789B
CN102117789B CN201010001403XA CN201010001403A CN102117789B CN 102117789 B CN102117789 B CN 102117789B CN 201010001403X A CN201010001403X A CN 201010001403XA CN 201010001403 A CN201010001403 A CN 201010001403A CN 102117789 B CN102117789 B CN 102117789B
Authority
CN
China
Prior art keywords
semiconductor chip
compliant conductive
conductive bars
packing
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010001403XA
Other languages
English (en)
Other versions
CN102117789A (zh
Inventor
顾立群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN201010001403XA priority Critical patent/CN102117789B/zh
Publication of CN102117789A publication Critical patent/CN102117789A/zh
Application granted granted Critical
Publication of CN102117789B publication Critical patent/CN102117789B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种半导体芯片封装结构及封装方法。该封装结构包括：半导体芯片；通过绝缘胶粘附到所述半导体芯片的侧面及部分上下表面的多个柔性导电条，其中位于上表面的所述多个柔性导电条一端与所述半导体芯片电连接，而位于下表面的所述多个柔性导电条另一端用来外接端子；封胶体，包封所述半导体芯片与所述多个柔性导电条形成的组件。该封装结构省略了传统封装结构的引线框架，因此，减小了半导体芯片的封装尺寸。

Description

半导体芯片封装结构及封装方法
技术领域
本发明涉及一种半导体芯片的封装结构及封装方法。更具体地讲，本发明涉及一种利用柔性导电条封装半导体芯片的封装结构及封装方法。
背景技术
随着电子元件的小型化、轻量化和多功能化，对半导体芯片封装的要求越来越高，尤其对半导体封装尺寸要求越来越小。
目前，半导体器件的封装均采用传统的引线框架封装工艺，传统的半导体芯片引线框架封装包括以下步骤：如图1中所示，首先通过粘合剂将半导体芯片103粘贴在引线框架的芯片座102的表面上，其中，在半导体芯片103的上表面上具有金属焊盘(未示出)，引线框架上具有引线101；用键合线104将半导体芯片上表面的金属焊盘与引线框架的引线101进行电连接；最后以封胶体105将引线框架及半导体芯片封装成型，两端仅露出引线框架的引线101的一部分。
通过上面的描述可以看出，由于在传统的半导体芯片的封装过程中使用了引线框架，所以限制了半导体芯片的封装尺寸，使半导体芯片的封装尺寸较大。
发明内容
为了解决上述问题，本发明提供了利用柔性导电条封装半导体芯片的封装结构及封装方法，使半导体芯片封装尺寸变得更小，且封装方法更简单。
本发明提供的一种半导体芯片封装结构，包括：半导体芯片；通过绝缘胶粘附到半导体芯片的侧面及部分上下表面的多个柔性导电条，其中位于上表面的多个柔性导电条的一端与半导体芯片电连接，而位于下表面的多个柔性导电条的另一端用来外接端子；封胶体，包封半导体芯片与多个柔性导电条形成的组件。
半导体芯片的上表面上可以具有金属焊盘，此时，电连接为位于半导体芯片上表面的多个柔性导电条的一端与金属焊盘键合线电连接；半导体芯片的金属焊盘上可以具有导电凸点，此时，电连接为位于半导体芯片上表面的多个柔性导电条的一端与导电凸点直接电连接；封胶体可以为铸模工程用环氧树脂。
一种半导体芯片的封装方法，包括以下步骤：提供半导体芯片、多个柔性导电条和用于封装固定的模子；将多个柔性导电条放置在用于封装固定的模子内；通过绝缘胶将多个柔性导电条顺序地粘附到半导体芯片的部分下表面、侧面以及部分上表面上；将位于半导体芯片上表面的多个柔性导电条的一端与半导体芯片电连接；用封胶体包封由半导体芯片与多个柔性导电条形成的组件。
半导体芯片的上表面上可以具有金属焊盘，此时，使用键合线将位于半导体芯片上表面的多个柔性导电条的一端与金属焊盘进行电连接；半导体芯片的金属焊盘上可以具有导电凸点，此时，将位于半导体芯片上表面的多个柔性导电条的一端与导电凸点直接电连接；封胶体可以为铸模工程用环氧树脂。
与现有技术相比，由于本发明将半导体芯片粘附到柔性导电条上，然后用环氧树脂进行封装，省略了引线框架，因此，减小了半导体芯片封装尺寸，并且柔性导电条具有通用性，可降低原材料的成本。
附图说明
图1是现有技术半导体芯片封装技术示意图；
图2是本发明半导体芯片封装结构第一实施例示意图；
图3A～图7A是根据本发明第一实施例的封装结构的封装方法的剖面流程示意图；
图3B～图7B是根据本发明第一实施例的封装结构的封装方法的俯视流程示意图；
图8是本发明半导体芯片封装结构第二实施例示意图；
图9A～图9D是根据本发明第二实施例的封装方法流程示意图。
具体实施方式
下面将结合附图对本发明的具体实施方式做详细的说明。然而，应该理解，本发明的上述内容不仅限于以下实施例，凡基于本发明上述内容所实现的技术均属于本发明的范围。
图2是本发明半导体封装结构第一实施例示意图。如图2所示，本实施例的半导体封装结构包括：半导体芯片201；通过绝缘胶206粘附到半导体芯片201的侧面及部分上下表面的多个柔性导电条202，其中位于上表面的多个柔性导电条202的一端与半导体芯片201电连接，而位于下表面的多个柔性导电条202的一端用来外接端子；封胶体203，包封由半导体芯片201和柔性导电条202形成的组件，其中，本实施例中的封胶体203为注模工程用环氧树脂。
半导体芯片201的上表面上具有金属焊盘205，在本实施例中，键合线204连接金属焊盘205与位于半导体芯片201的上表面的多个柔性导电条202的一端，从而实现柔性导电条202与半导体芯片201的电连接，这里采用引线键合技术实现电连接。
本实施例中的柔性导电条202的一侧表面上设置有绝缘胶206，使多个柔性导电条202可以粘附到半导体芯片201的侧面及部分上下表面上，但未粘附到上表面的金属焊盘205上，使得金属焊盘205与柔性导电条202位于半导体芯片201的上表面上的一端可以通过键合线204电连接。
图3A～图7A是根据本发明第一实施例的封装结构的封装方法的剖面流程示意图，图3B～图7B是根据本发明第一实施例的封装结构的封装方法的俯视流程示意图。
参照图3A～图7A和图3B～图7B，根据本发明第一实施例的封装结构的封装方法包括如下步骤：如图3A和图3B，提供多个柔性导电条202和用于封装固定的模子(未示出)，将柔性导电条202放置在用于封装固定的模子内；如图4A和图4B，提供半导体芯片201，将多个柔性导电条202通过绝缘胶206粘附到半导体芯片201的部分下表面上；如图5A和图5B，将多个柔性导电条202通过绝缘胶206顺序地粘附到半导体芯片201的侧面及部分上表面上，但不粘附到半导体芯片201的上表面上的金属焊盘205上，在此步骤中，可以将粘附完成的半导体芯片201与柔性导电条202形成的组件进行加热使绝缘胶206固化；如图6A和图6B，使用键合线204将位于半导体芯片201上表面的多个柔性导电条202一端与金属焊盘205进行电连接，这里电连接技术可以采用引线键合技术；如图7A和图7B，利用封胶体203包封由半导体芯片201、柔性导电条202和键合线204形成的组件，本实施例中采用的封胶体203为注模工程用环氧树脂。
根据本发明第一实施例的半导体芯片的封装结构及封装方法，省略了引线框架，因此，减小了半导体芯片的封装尺寸，且封装方法简单。
图8是本发明半导体芯片封装结构第二实施例示意图。如图8所示，本实施例的半导体封装结构包括：半导体芯片301；通过绝缘胶306粘附到半导体芯片301的侧面及部分上下表面的多个柔性导电条302，其中位于上表面的多个柔性导电条302的一端与半导体芯片301电连接，而位于下表面的多个柔性导电条302的一端用来外接端子；封胶体303，包封由半导体芯片301和柔性导电条302形成的组件，其中，本实施例中的封胶体303为注模工程用环氧树脂。
半导体芯片301的上表面上具有金属焊盘305，金属焊盘305上具有导电凸点304，在本实施例中，位于所述半导体芯片301上表面的多个柔性导电条301的一端与导电凸点304直接电连接，从而实现柔性导电条302与半导体芯片301的电连接。
本实施例中的多个柔性导电条302的一侧表面上设置有绝缘胶306，但多个柔性导电条306接近导电凸点304的端部不设置有绝缘胶，且未设置有绝缘胶306的端部可以接触到导电凸点304，使得柔性导电条302未设置有绝缘胶306的端部与导电凸点304可以直接电连接。
图9A～图9D是根据本发明第二实施例的封装方法流程示意图。参照图9A～图9D，根据本发明第二实施例的封装结构的封装方法包括如下步骤：如图9A，提供半导体芯片301、多个柔性导电条302和用于封装固定的模子(未示出)，将柔性导电条302放置在封装固定的模子内；如图9B，将多个柔性导电条302通过绝缘胶306粘附到半导体芯片301的部分下表面上；如图9C，将多个柔性导电条302通过绝缘胶306顺序地粘附到半导体芯片301的侧面及部分上表面上，且不粘附到半导体芯片301的上表面上的导电凸点304上，并将柔性导电条302未设置有绝缘胶306的端部(即位于半导体芯片301上表面上的一端)与导电凸点304直接电连接，在该步骤中，可以将粘附完成的半导体芯片301与柔性导电条302形成的组件进行加热使绝缘胶306固化；如图9D，利用封胶体303包封由半导体芯片301和柔性导电条302形成的组件，本实施例中采用的封胶体303为注模工程用环氧树脂。
根据本发明第二实施例的半导体芯片的封装结构及封装方法，省略了引线框架，因此，减小了半导体芯片的封装尺寸，且封装方法简单。

Claims (12)

1.一种半导体芯片封装结构，其特征在于包括：
半导体芯片；
通过绝缘胶粘附到所述半导体芯片的侧面及部分上下表面的多个柔性导电条，其中位于上表面的所述多个柔性导电条一端与所述半导体芯片电连接，而位于下表面的所述多个柔性导电条另一端用来外接端子；
封胶体，以用于包封所述半导体芯片与所述多个柔性导电条形成的组件，
其中，所述多个柔性导电条分别单独地通过绝缘胶粘附到所述半导体芯片的侧面及部分上下表面上。
2.根据权利要求1所述的半导体芯片封装结构，其特征在于所述半导体芯片的上表面上具有金属焊盘。
3.根据权利要求2所述的半导体芯片封装结构，其特征在于所述电连接为位于所述半导体芯片上表面的所述多个柔性导电条的一端与所述金属焊盘键合线电连接。
4.根据权利要求2所述的半导体芯片封装结构，其特征在于所述半导体芯片的金属焊盘上具有导电凸点。
5.根据权利要求4所述的半导体芯片封装结构，其特征在于所述电连接为位于所述半导体芯片上表面的所述多个柔性导电条的一端与所述导电凸点直接电连接。
6.根据权利要求1所述的半导体芯片封装结构，其特征在于所述封胶体为铸模工程用环氧树脂。
7.一种半导体芯片的封装方法，包括以下步骤：
提供半导体芯片、多个柔性导电条和用于封装固定的模子；
将所述多个柔性导电条放置在所述用于封装固定的模子内；
通过绝缘胶将所述多个柔性导电条顺序地粘附到所述半导体芯片的部分下表面、侧面以及部分上表面上；
将位于所述半导体芯片上表面的所述多个柔性导电条的一端与所述半导体芯片电连接；
用封胶体包封所述半导体芯片与所述多个柔性导电条形成的组件，
其中，所述多个柔性导电条分别单独地通过绝缘胶粘附到所述半导体芯片的侧面及部分上下表面上。
8.根据权利要求7所述的半导体芯片的封装方法，其特征在于所述半导体芯片的上表面上具有金属焊盘。
9.根据权利要求8所述的半导体芯片的封装方法，其特征在于使用键合线将位于所述半导体芯片上表面的所述多个柔性导电条的一端与所述金属焊盘进行电连接。
10.根据权利要求8所述的半导体芯片的封装方法，其特征在于所述半导体芯片的金属焊盘上具有导电凸点。
11.根据权利要求10所述的半导体芯片的封装方法，其特征在于将位于所述半导体芯片上表面的所述多个柔性导电条的一端与所述导电凸点直接电连接。
12.根据权利要求7所述的半导体芯片的封装方法，其特征在于所述封胶体为铸模工程用环氧树脂。
CN201010001403XA 2010-01-04 2010-01-04 半导体芯片封装结构及封装方法 Expired - Fee Related CN102117789B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010001403XA CN102117789B (zh) 2010-01-04 2010-01-04 半导体芯片封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010001403XA CN102117789B (zh) 2010-01-04 2010-01-04 半导体芯片封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN102117789A CN102117789A (zh) 2011-07-06
CN102117789B true CN102117789B (zh) 2013-12-04

Family

ID=44216474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010001403XA Expired - Fee Related CN102117789B (zh) 2010-01-04 2010-01-04 半导体芯片封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN102117789B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810654A (zh) * 2014-12-30 2016-07-27 展讯通信（上海）有限公司 一种引线框架型封装体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1160934A (zh) * 1996-03-27 1997-10-01 三菱电机株式会社 半导体器件及其制造方法
CN1445844A (zh) * 2002-03-18 2003-10-01 三星电机株式会社 芯片比例封装及其制造方法
CN1695246A (zh) * 2002-11-20 2005-11-09 日本电气株式会社 半导体封装及层叠型半导体封装
CN101569008A (zh) * 2007-09-19 2009-10-28 日本电气株式会社 半导体装置及其制造方法
WO2009136495A1 (ja) * 2008-05-09 2009-11-12 国立大学法人九州工業大学 チップサイズ両面接続パッケージ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1160934A (zh) * 1996-03-27 1997-10-01 三菱电机株式会社 半导体器件及其制造方法
CN1445844A (zh) * 2002-03-18 2003-10-01 三星电机株式会社 芯片比例封装及其制造方法
CN1695246A (zh) * 2002-11-20 2005-11-09 日本电气株式会社 半导体封装及层叠型半导体封装
CN101569008A (zh) * 2007-09-19 2009-10-28 日本电气株式会社 半导体装置及其制造方法
WO2009136495A1 (ja) * 2008-05-09 2009-11-12 国立大学法人九州工業大学 チップサイズ両面接続パッケージ及びその製造方法

Also Published As

Publication number Publication date
CN102117789A (zh) 2011-07-06

Similar Documents

Publication Publication Date Title
EP2565913B1 (en) Method for encapsulating of a semiconductor
CN102790513B (zh) 电源模块和电源模块的封装方法
CN206282838U (zh) 无源器件与有源器件的集成封装结构
CN103915405A (zh) 半导体器件和制造半导体器件的方法
CN103985692A (zh) Ac-dc电源电路的封装结构及其封装方法
CN202549824U (zh) 芯片封装结构
CN201655787U (zh) 半导体封装结构
CN102117789B (zh) 半导体芯片封装结构及封装方法
CN103826386A (zh) 电子电路及其制造方法以及电子部件
CN103295920B (zh) 非绝缘型功率模块及其封装工艺
CN103985693A (zh) 无刷直流电机集成驱动电路的封装结构及其封装方法
CN103762200A (zh) 芯片封装件及其封装方法
CN104347612B (zh) 集成的无源封装、半导体模块和制造方法
CN202948921U (zh) 非绝缘型功率模块
CN102738009A (zh) 一种基于刷磨的aaqfn框架产品扁平封装件制作工艺
CN201732781U (zh) 一种引线框架
CN203746841U (zh) 功率半导体模块
CN203871321U (zh) 无刷直流电机集成驱动电路的封装结构
CN101834162A (zh) 芯片封装结构及方法
CN103094129B (zh) 一种半导体器件封装工艺
CN106298749B (zh) 发光二极管、电子器件及其制作方法
CN204441273U (zh) 半导体器件以及半导体封装体
CN102376666B (zh) 一种球栅阵列封装结构及其制造方法
CN102738018A (zh) 一种基于框架载体开孔和锡球贴膜的aaqfn产品的二次塑封制作工艺
CN211265469U (zh) 一种高度集成且小尺寸的WiFi SiP模组

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131204

Termination date: 20190104