[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101989593B - 封装基板及其制法及封装结构 - Google Patents

封装基板及其制法及封装结构 Download PDF

Info

Publication number
CN101989593B
CN101989593B CN 200910165563 CN200910165563A CN101989593B CN 101989593 B CN101989593 B CN 101989593B CN 200910165563 CN200910165563 CN 200910165563 CN 200910165563 A CN200910165563 A CN 200910165563A CN 101989593 B CN101989593 B CN 101989593B
Authority
CN
China
Prior art keywords
electric contact
metal coupling
contact mat
substrate body
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910165563
Other languages
English (en)
Other versions
CN101989593A (zh
Inventor
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN 200910165563 priority Critical patent/CN101989593B/zh
Publication of CN101989593A publication Critical patent/CN101989593A/zh
Application granted granted Critical
Publication of CN101989593B publication Critical patent/CN101989593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种封装基板及其制法及封装结构，提供一基板本体，其至少一表面具有多个电性接触垫及线路，在所述电性接触垫、线路及该基板本体表面上形成覆盖的绝缘层，且该绝缘层的厚度小于所述电性接触垫的厚度，并形成多个对应外露出各该电性接触垫的绝缘层开孔，最后，在各该电性接触垫外露的上表面形成第一金属凸块，从而能利于容易控制焊料量，进而有利于细间距的封装，且不需在基板上形成防焊层，令该电性接触垫及线路不需进行粗化制造工艺而保有良好的形状，所以具有佳的良率与可靠度。

Description

封装基板及其制法及封装结构
技术领域
本发明涉及一种封装基板及其制法及封装结构，特别是涉及一种不需在基板上形成防焊层的封装基板及封装结构及其制法。
背景技术
在现行覆晶式(flip chip)半导体封装技术中，是在半导体芯片上设有多个电极垫，在各该电极垫上设有金属凸块，并提供一具有多个电性接触垫的封装基板，且通过焊料以对应电性连接所述金属凸块与电性接触垫。
相比于传统的打线接合(Wire Bond)技术，覆晶技术的特征在于半导体芯片与封装基板间的电性连接是以金属凸块为之而非一般的金线，而该种覆晶技术的优点在于能提高封装密度以降低封装元件尺寸；同时，该种覆晶技术不需使用长度更长的金线，而能提高电性连接的性能以降低阻抗。
由于越来越多的产品设计趋向小型化，因此，覆晶技术也朝向高输出/输入(I/O)数、细间距的趋势发展。然而，随着金属凸块间距(pitch)的缩小，封装基板的可靠度与良率不易维持原有的水准。
请参阅图1A至图1D，是说明一种现有封装结构的制法的剖视示意图。
如图1A所示，提供一基板本体10，其至少一表面10a具有多个电性接触垫112及线路111。
如图1B所示，在该基板本体10上形成防焊层(solder mask)12，该防焊层12中形成有一外露出这些电性接触垫112及部分线路111的防焊层开孔120。
如图1C所示，在各该电性接触垫112上形成焊料14。
如图1D所示，在该基板本体10上方接置具有作用面20a的半导体芯片20，且该半导体芯片20的作用面20a具有多个电极垫21，在各该电极垫21上设有金属凸块22，令这些金属凸块22通过焊料14’以对应电性连接至各该电性接触垫112。
然而，现有的封装结构的制法中，在各该电性接触垫112上形成焊料14时，并不易精准控制该焊料14的量，经常使得该焊料14的量过多(例如图1C右边的焊料14)而造成桥接现象，或者该焊料14的量过少(例如图1C左边的焊料14)而造成结合性不足及电性连接效果不佳，这将衍生后续该半导体芯片20封装时的问题，例如桥接至旁边(如图1D右边的焊料14’)或连接不良(如图1D左边的焊料14’)，导致可靠度等问题发生。
再者，所述金属凸块22设在该芯片端，其成本更高，且由于封装基板上的焊料14仅有数微米(μm)的厚度，在高I/O数的应用时所形成的接点常出现接着不良及可靠度问题；此外，在该基板本体10上形成该防焊层12之前，通常必须进行粗化制造工艺，以提高该基板本体10与该防焊层12之间的结合性，然而该粗化制造工艺容易造成该电性接触垫112及线路111变形，进而影响整体电性(尤其是在高频时)，且将导致该半导体芯片20的电性连接困难。
因此，如何提供一种封装基板及其制法及封装结构，以避免现有技术中的焊料量不易控制、金属凸块形成在芯片端、及必须在基板上形成防焊层，而必须先粗化线路或电性接触垫以增加与防焊层的结合力，因而导致线路线形变形、及良率与可靠度下降等问题，实已成为目前业界急待克服的问题。
发明内容
鉴于所述现有技术的缺陷，本发明的一目的是提供一种封装基板及其制法及封装结构，能避免焊料量不易控制、良率与可靠度下降等问题。
本发明的又一目的是提供一种封装基板及其制法及封装结构，能避免金属凸块全由芯片端来提供，且不需在基板上形成防焊层，以避免线路产生形变、及良率与可靠度下降等问题。
为达到所述目的及其它目的，本发明提供一种封装基板，包括：基板本体，其至少一表面具有多个电性接触垫及线路；绝缘层，设在该基板本体的表面、所述电性接触垫及线路上，且该绝缘层的厚度小于所述电性接触垫的厚度，并具有多个对应外露出各该电性接触垫的上表面的绝缘层开孔；以及多个第一金属凸块，对应设在各该绝缘层开孔中的电性接触垫的上表面，且突出于该绝缘层。
依所述的封装基板，所述绝缘层开孔可对应外露出各该电性接触垫的部分上表面或全部上表面。
依所述的结构，还可包括焊料或表面处理层，设在该第一金属凸块上；形成该焊料的材料可为锡(Sn)、铅(Pb)、金(Au)、铜(Cu)、镍(Ni)、银(Ag)、与其所组成群组合金的其中一者，且形成该表面处理层的材料可为镍/金(Ni/Au)、化镍钯浸金(Electroless Nickel/ElectrolessPalladium/Immersion Gold，ENEPIG)、锡(Sn)、银(Ag)、与金(Au)的其中一者。
本发明还提供另一种封装基板，包括：基板本体，其至少一表面具有多个电性接触垫及线路；多个第一金属凸块，对应设在各该电性接触垫上；以及绝缘层，设在该基板本体的表面、所述电性接触垫、线路及第一金属凸块上，且该绝缘层的厚度小于所述电性接触垫的厚度，并具有多个对应外露出各该第一金属凸块的上表面的绝缘层开孔。
依所述的封装基板，所述绝缘层开孔可对应外露出各该第一金属凸块的部分上表面或全部上表面。
依所述的结构，还可包括焊料或表面处理层，设在该第一金属凸块上；形成该焊料的材料可为锡(Sn)、铅(Pb)、金(Au)、铜(Cu)、镍(Ni)、银(Ag)、与其所组成群组合金的其中一者，且形成该表面处理层的材料可为镍/金(Ni/Au)、化镍钯浸金(Electroless Nickel/ElectrolessPalladium/Immersion Gold，ENEPIG)、锡(Sn)、银(Ag)、与金(Au)的其中一者。
本发明又提供一种封装基板的制法，包括：提供一基板本体，其至少一表面具有多个电性接触垫及线路；在所述电性接触垫、线路及该基板本体表面上形成绝缘层，且该绝缘层的厚度小于所述电性接触垫的厚度；在该绝缘层中形成多个对应外露出各该电性接触垫的上表面的绝缘层开孔；以及在各该电性接触垫外露的上表面形成第一金属凸块。
依所述的制法，所述绝缘层开孔可对应外露出各该电性接触垫的部分上表面或全部上表面。
依所述的封装基板的制法，还可包括在该第一金属凸块上形成焊料或表面处理层；形成该焊料的材料可为锡(Sn)、铅(Pb)、金(Au)、铜(Cu)、镍(Ni)、银(Ag)、与其所组成群组合金的其中一者，且形成该表面处理层的材料可为镍/金(Ni/Au)、化镍钯浸金(Electroless Nickel/Electroless Palladium/Immersion Gold，ENEPIG)、锡(Sn)、银(Ag)、与金(Au)的其中一者。
本发明还提供另一种封装基板的制法，包括：提供一基板本体，其至少一表面具有导电层；在该导电层上形成第一阻层，该第一阻层具有多个图案化的开口区；在这些开口区中形成线路层，该线路层包含多个电性接触垫及线路；在该第一阻层及线路层上形成第二阻层，该第二阻层具有多个对应外露出各该电性接触垫的阻层开孔；在各该阻层开孔中形成第一金属凸块；移除该第二阻层、第一阻层及其所覆盖的导电层；在所述第一金属凸块、电性接触垫、线路及基板本体上形成绝缘层，且该绝缘层的厚度小于所述电性接触垫的厚度；以及在该绝缘层中形成多个对应外露出各该第一金属凸块的上表面的绝缘层开孔。
依所述的制法，所述绝缘层开孔可对应外露出各该第一金属凸块的部分上表面或全部上表面。
依所述的封装基板的制法，还可包括在各该绝缘层开孔外露出的第一金属凸块上表面形成焊料或表面处理层；形成该焊料的材料可为锡(Sn)、铅(Pb)、金(Au)、铜(Cu)、镍(Ni)、银(Ag)、与其所组成群组合金的其中一者，且形成该表面处理层的材料可为镍/金(Ni/Au)、化镍钯浸金(Electroless Nickel/Electroless Palladium/Immersion Gold，ENEPIG)、锡(Sn)、银(Ag)、与金(Au)的其中一者。
本发明提供一种封装结构，包括：基板本体，其至少一表面具有多个电性接触垫及线路；绝缘层，设在该基板本体的表面、所述电性接触垫及线路上，且该绝缘层的厚度小于所述电性接触垫的厚度，并具有多个对应外露出各该电性接触垫的上表面的绝缘层开孔；多个第一金属凸块，对应设在各该绝缘层开孔中的电性接触垫的表面上，且突出于该绝缘层；以及半导体芯片，具有一作用面，且该作用面具有多个电极垫，在各该电极垫上设有第二金属凸块，这些第二金属凸块通过焊料以对应电性连接至各该第一金属凸块，形成该焊料的材料可为锡(Sn)、铅(Pb)、金(Au)、铜(Cu)、镍(Ni)、银(Ag)、与其所组成群组合金的其中一者。
依所述的封装结构，所述绝缘层开孔可对应外露出各该电性接触垫的部分上表面或全部上表面。
又依所述的结构，还可包括底充材料，设在该基板本体与半导体芯片之间；或者，还可包括模制化合物，设在该基板本体与半导体芯片之间，且包覆该半导体芯片。
本发明还提供另一种封装结构，包括：基板本体，其至少一表面具有多个电性接触垫及线路；多个第一金属凸块，对应设在各该电性接触垫上；绝缘层，设在该基板本体的表面、所述电性接触垫、线路及第一金属凸块上，且该绝缘层的厚度小于所述电性接触垫的厚度，并具有多个对应外露出各该第一金属凸块的上表面的绝缘层开孔；以及半导体芯片，具有一作用面，且该作用面具有多个电极垫，在各该电极垫上设有第二金属凸块，这些第二金属凸块通过焊料以对应电性连接至各该第一金属凸块，形成该焊料的材料可为锡(Sn)、铅(Pb)、金(Au)、铜(Cu)、镍(Ni)、银(Ag)、与其所组成群组合金的其中一者。
依所述的封装结构，所述绝缘层开孔可对应外露出各该第一金属凸块的部分上表面或全部上表面。
又依所述的结构，还可包括底充材料，设在该基板本体与半导体芯片之间；或者，还可包括模制化合物，设在该基板本体与半导体芯片之间，且包覆该半导体芯片。
由上可知，本发明的封装基板及其制法及封装结构，主要是先在该电性接触垫、线路及基板本体表面上形成绝缘层，再在该绝缘层中形成绝缘层开孔，以外露出该电性接触垫的上表面，接着，在绝缘层开孔中的电性接触垫上形成第一金属凸块与焊料，最后，通过焊料以连接半导体芯片。
因此，在本发明的封装基板及其制法及封装结构中，该焊料不易产生桥接现象，进而有利于细间距的封装；且该基板本体上设有第一金属凸块，可针对不同情况以弹性调整该第一金属凸块的结构，而能获得稳定的可靠度及封装品质，同时，成本也相对更低；此外，本发明并不需在基板上形成防焊层，因而可减少与底充材料、半导体芯片、模制化合物之间由于热膨胀系数(coefficient of thermal expansion，CTE)的不匹配而产生的应力，且该电性接触垫或线路不需进行粗化制造工艺，而可拥有良好的线路形状及金属凸块形状。
附图说明
图1A至图1D为现有的封装结构的制法的剖视示意图；
图2A至图2F为本发明封装基板及其制法及封装结构的第一实施例的剖视示意图；其中，图2C’为图2C的另一实施形态，图2D’为图2D的另一实施形态，图2E’为图2E的另一实施形态，图2F’为图2F的另一实施形态；
图3A至图3H为本发明封装基板及其制法及封装结构的第二实施例的剖视示意图；其中，图3F’为图3F的另一实施形态，图3G’为图3G的另一实施形态，图3H’为图3H的另一实施形态。
主要元件符号说明：
10，30，50基板本体
10a，30a，50a表面
111，311，531线路
112，312，532电性接触垫
12防焊层
120防焊层开孔
14，14’，34a，34’，57a，57’焊料
20，40半导体芯片
20a，40a作用面
21，41电极垫
22金属凸块
312a，55a上表面
32，56绝缘层
320，560绝缘层开孔
33，55第一金属凸块
34b，57b表面处理层
42第二金属凸块
43底充材料
44模制化合物
51导电层
52第一阻层
520开口区
53线路层
54第二阻层
540阻层开孔
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。
第一实施例
请参阅图2A至图2F，为本发明封装基板及其制法及封装结构的第一实施例的剖视示意图。
如图2A所示，首先，提供一基板本体30，其至少一表面30a具有多个电性接触垫312及线路311，且该电性接触垫312及线路311可为铜材料。
如图2B所示，在这些电性接触垫312、线路311及该基板本体30的表面30a上形成绝缘层32，且该绝缘层32的厚度小于所述电性接触垫312及线路311的厚度；该绝缘层32可为与铜有良好结合力的有机树脂，且该绝缘层32更佳的厚度可为0.5至8微米(μm)；此外，形成该绝缘层32的方法可为喷洒(spray)、液浸(dip)、涂布(coating)或印刷。
如图2C所示，在该绝缘层32中形成多个对应外露出各该电性接触垫312的部分上表面312a的绝缘层开孔320；因为该绝缘层32比现有的防焊层为薄，所以可使用激光烧融(laser ablation)、等离子(plasma)或喷砂(pumice)方式来形成该绝缘层开孔320。也可如图2C’所示，在该绝缘层32中形成多个对应外露出各该电性接触垫312的全部上表面312a的绝缘层开孔320。
如图2D及图2D’所示，分别延续自图2C及图2C’，在各该电性接触垫312外露的上表面312a形成第一金属凸块33；形成该第一金属凸块33的方式可为电镀或无电镀。之后步骤仅以图2D所示的结构作说明。
如图2E及图2E’所示，在该第一金属凸块33上形成焊料34a，如图2E所示；或者，在该第一金属凸块33上形成表面处理层34b，如图2E’所示；之后步骤仅以图2E所示的结构作说明。
在本实施例中，所述的焊料34a的材料可为锡(Sn)、铅(Pb)、金(Au)、铜(Cu)、镍(Ni)、银(Ag)、与其所组成群组合金的其中一者，且所述的表面处理层34b的材料可为镍/金(Ni/Au)、化镍钯浸金(Electroless Nickel/Electroless Palladium/Immersion Gold，ENEPIG)、锡(Sn)、银(Ag)、与金(Au)的其中一者。
如图2F及图2F’所示，再在该基板本体30上方接置具有作用面40a的半导体芯片40，该半导体芯片40的作用面40a具有多个电极垫41，在各该电极垫41上设有第二金属凸块42，这些第二金属凸块42通过焊料34’以对应电性连接至各该第一金属凸块33；接着，在该基板本体30表面30a与半导体芯片40之间形成底充材料43，如图2F所示；或者，在该基板本体30表面30a与半导体芯片40之间形成模制化合物(molding compound)44，且该模制化合物44并包覆该半导体芯片40，如图2F’所示。
本发明还提供一种封装基板，包括：基板本体30，其至少一表面30a具有多个电性接触垫312及线路311；绝缘层32，设在该基板本体30的表面30a、所述电性接触垫312及线路311上，且该绝缘层32的厚度小于所述电性接触垫312的厚度，并具有多个对应外露出各该电性接触垫312的上表面312a的绝缘层开孔320；以及多个第一金属凸块33，对应设在各该绝缘层开孔320中的电性接触垫312的表面上，且突出于该绝缘层32。
依所述的封装基板，该绝缘层开孔320可外露出该电性接触垫312的部分上表面312a或全部上表面312a。
在所述的结构中，还可包括焊料34a或表面处理层34b，设在该第一金属凸块33上；形成该表面处理层34b的材料可为镍/金(Ni/Au)、化镍钯浸金(Electroless Nickel/Electroless Palladium/Immersion Gold，ENEPIG)、锡(Sn)、银(Ag)、与金(Au)的其中一者。
本发明还可包括具有作用面40a的半导体芯片40，在该作用面40a具有多个电极垫41，在各该电极垫41上设有第二金属凸块42，这些第二金属凸块42通过焊料34’以对应电性连接至各该第一金属凸块33；形成该焊料34a，34’的材料可为锡(Sn)、铅(Pb)、金(Au)、铜(Cu)、镍(Ni)、银(Ag)、与其所组成群组合金的其中一者。
在所述的结构中，还可包括底充材料43，设在该基板本体30与半导体芯片40之间；或者，还可包括模制化合物44，设在该基板本体30与半导体芯片40之间，且包覆该半导体芯片40。
第二实施例
请参阅图3A至图3H，为本发明的封装基板及其制法及封装结构的第二实施例的剖视示意图。
如图3A所示，首先，提供一基板本体50，其至少一表面50a具有导电层51。
如图3B所示，在该导电层51上形成第一阻层52，该第一阻层52中具有多个图案化的开口区520；接着，通过该导电层51以在这些开口区520中电镀形成线路层53，且该线路层53包含多个电性接触垫532及线路531，而该线路层53可为铜材料。
如图3C所示，在该第一阻层52及线路层53上形成第二阻层54，且该第二阻层54中形成多个对应外露出各该电性接触垫532的阻层开孔540。
如图3D所示，在各该阻层开孔540中形成第一金属凸块55；形成该第一金属凸块55的方式可为电镀或无电镀。
如图3E所示，移除该第二阻层54、第一阻层52及其所覆盖的导电层51，以露出该基板本体50的表面、线路层53、及形成在该电性接触垫532上的第一金属凸块55；之后，在所述第一金属凸块55、电性接触垫532、线路531及基板本体50的表面50a上形成绝缘层56，且该绝缘层56的厚度小于所述电性接触垫532的厚度；该绝缘层56可为与铜有良好结合力的有机树脂，且该绝缘层56更佳的厚度可为0.5至8微米(μm)；此外，形成该绝缘层56的方法可为喷洒(spray)、液浸(dip)、涂布(coating)或印刷。
如图3F所示，在该绝缘层56中形成多个绝缘层开孔560，以对应外露出各该第一金属凸块55的部分上表面55a；因为该绝缘层56比现有的防焊层为薄，所以可使用激光烧融(1aser ablation)、等离子(plasma)或喷砂(pumice)方式来形成该绝缘层开孔560。也可如图3F’所示，在该绝缘层56中形成多个绝缘层开孔560，以对应外露出各该第一金属凸块55的全部上表面55a。之后步骤仅以图3F所示的结构作说明。
如图3G及图3G’所示，在各该绝缘层开孔560所外露的第一金属凸块55的上表面55a形成焊料57a，如图3G所示；或者，在各该绝缘层开孔560外露的第一金属凸块55的上表面55a上形成表面处理层57b，如图3G’所示；之后步骤仅以图3G所示的结构作说明。
在本实施例中，所述的焊料57a的材料可为锡(Sn)、铅(Pb)、金(Au)、铜(Cu)、镍(Ni)、银(Ag)、与其所组成群组合金的其中一者，且所述的表面处理层57b的材料可为镍/金(Ni/Au)、化镍钯浸金(Electroless Nickel/Electroless Palladium/Immersion Gold，ENEPIG)、锡(Sn)、银(Ag)、与金(Au)的其中一者。
如图3H及图3H’所示，再在该基板本体50上方接置具有作用面40a的半导体芯片40，该半导体芯片40的作用面40a具有多个电极垫41，在各该电极垫41上设有第二金属凸块42，这些第二金属凸块42通过焊料57’以对应电性连接至各该第一金属凸块55；接着，在该基板本体50表面50a与半导体芯片40之间形成底充材料43，如图3H所示；或者，在该基板本体50表面50a与半导体芯片40之间形成模制化合物44，且该模制化合物44并包覆该半导体芯片40，如图3H’所示。
本发明还提供另一种封装基板，包括：基板本体50，其至少一表面50a具有多个电性接触垫532及线路531；多个第一金属凸块55，对应设在各该电性接触垫532的表面上；以及绝缘层56，设在该基板本体50的表面50a、所述电性接触垫532、线路531及第一金属凸块55上，且该绝缘层56的厚度小于所述电性接触垫532的厚度，并具有多个对应外露出各该第一金属凸块55的上表面55a的绝缘层开孔560。
依所述的封装基板，该绝缘层开孔560可外露出第一金属凸块55的部分上表面55a或全部上表面55a。
在所述的结构中，还可包括焊料57a或表面处理层57b，设在该第一金属凸块55上；形成该表面处理层57b的材料可为镍/金(Ni/Au)、化镍钯浸金(Electroless Nickel/Electroless Palladium/Immersion Gold，ENEPIG)、锡(Sn)、银(Ag)、与金(Au)的其中一者。
本发明还可包括具有作用面40a的半导体芯片40，且该作用面40a具有多个电极垫41，在各该电极垫41上设有第二金属凸块42，这些第二金属凸块42通过焊料57’以对应电性连接至各该第一金属凸块55；形成该焊料57a，57’的材料可为锡(Sn)、铅(Pb)、金(Au)、铜(Cu)、镍(Ni)、银(Ag)、与其所组成群组合金的其中一者。
在所述的结构中，还可包括底充材料43，设在该基板本体50与半导体芯片40之间；或者，还可包括模制化合物44，设在该基板本体50与半导体芯片40之间，且包覆该半导体芯片40。
综上所述，本发明的封装基板及其制法及封装结构，主要是先在电性接触垫、线路及基板本体表面上形成绝缘层，再在绝缘层中形成绝缘层开孔；接着，在该绝缘层开孔中的电性接触垫上形成第一金属凸块与焊料；最后，通过该焊料以连接半导体芯片，从而以避免该焊料产生桥接现象，而有利于细间距的封装；且该基板本体上形成有第一金属凸块，可针对不同情况以弹性设计该第一金属凸块，因而容易获得稳定的可靠度及封装品质，成本也相对低；此外，本发明不需在基板上形成防焊层，此可减少与底充材料、半导体芯片、模制化合物之间由于热膨胀系数(CTE)的不匹配而产生的应力，而且因为电性接触垫或线路不须进行粗化制造工艺，所以能形成良好的线路形状及金属凸块形状。
所述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对所述实施例进行修饰与改变。因此，本发明的权利保护范围，应以权利要求书的范围为依据。

Claims (8)

1.一种封装基板，其特征在于，包括：
基板本体，其至少一表面具有多个电性接触垫及线路；
绝缘层，设在该基板本体的表面、所述电性接触垫及线路上，且该绝缘层的厚度小于所述电性接触垫的厚度，并具有多个对应外露出各该电性接触垫的全部上表面的绝缘层开孔；以及
多个第一金属凸块，对应设在各该绝缘层开孔中的电性接触垫的上表面，且突出于该绝缘层。
2.根据权利要求1所述的封装基板，其特征在于：还包括焊料或表面处理层，设在该第一金属凸块上。
3.一种封装基板，其特征在于，包括：
基板本体，其至少一表面具有多个电性接触垫及线路；
多个第一金属凸块，对应设在各该电性接触垫上；以及
绝缘层，设在该基板本体的表面、所述电性接触垫、线路及第一金属凸块上，且该绝缘层的厚度小于所述电性接触垫的厚度，并具有多个对应外露出各该第一金属凸块的上表面的绝缘层开孔。
4.根据权利要求3所述的封装基板，其特征在于：所述绝缘层开孔对应外露出各该第一金属凸块的部分上表面或全部上表面。
5.根据权利要求3所述的封装基板，其特征在于：还包括焊料或表面处理层，设在该第一金属凸块上。
6.一种封装结构，其特征在于，包括：
基板本体，其至少一表面具有多个电性接触垫及线路；
绝缘层，设在该基板本体的表面、所述电性接触垫及线路上，且该绝缘层的厚度小于所述电性接触垫的厚度，并具有多个对应外露出各该电性接触垫的全部上表面的绝缘层开孔；
多个第一金属凸块，对应设在各该绝缘层开孔中的电性接触垫的表面上，且突出于该绝缘层；以及
半导体芯片，具有一作用面，且该作用面具有多个电极垫，在各该电极垫上设有第二金属凸块，所述第二金属凸块通过焊料以对应电性连接至各该第一金属凸块。
7.一种封装结构，其特征在于，包括：
基板本体，其至少一表面具有多个电性接触垫及线路；
多个第一金属凸块，对应设在各该电性接触垫上；
绝缘层，设在该基板本体的表面、所述电性接触垫、线路及第一金属凸块上，且该绝缘层的厚度小于所述电性接触垫的厚度，并具有多个对应外露出各该第一金属凸块的上表面的绝缘层开孔；以及
半导体芯片，具有作用面，且该作用面具有多个电极垫，在各该电极垫上设有第二金属凸块，所述第二金属凸块通过焊料以对应电性连接至各该第一金属凸块。
8.根据权利要求7所述的封装结构，其特征在于：所述绝缘层开孔对应外露出各该第一金属凸块的部分上表面或全部上表面。
CN 200910165563 2009-07-30 2009-07-30 封装基板及其制法及封装结构 Active CN101989593B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910165563 CN101989593B (zh) 2009-07-30 2009-07-30 封装基板及其制法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910165563 CN101989593B (zh) 2009-07-30 2009-07-30 封装基板及其制法及封装结构

Publications (2)

Publication Number Publication Date
CN101989593A CN101989593A (zh) 2011-03-23
CN101989593B true CN101989593B (zh) 2012-12-12

Family

ID=43746049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910165563 Active CN101989593B (zh) 2009-07-30 2009-07-30 封装基板及其制法及封装结构

Country Status (1)

Country Link
CN (1) CN101989593B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543939B (zh) * 2012-01-05 2015-09-16 三星半导体(中国)研究开发有限公司 超细间距焊盘的叠层倒装芯片封装结构及其制造方法
CN104135815B (zh) * 2013-05-03 2018-01-02 讯芯电子科技（中山）有限公司 一种防止金属焊垫被刮伤的电路板结构及制造方法
TWI525769B (zh) * 2013-11-27 2016-03-11 矽品精密工業股份有限公司 封裝基板及其製法
US10037941B2 (en) * 2014-12-12 2018-07-31 Qualcomm Incorporated Integrated device package comprising photo sensitive fill between a substrate and a die
CN105845585A (zh) * 2016-04-28 2016-08-10 合肥祖安投资合伙企业(有限合伙) 一种芯片封装方法及芯片封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051541A (ko) * 1999-11-10 2001-06-25 구리다 히데유키 범프 부착 배선회로기판의 제조방법 및 범프 형성방법
JP3598564B2 (ja) * 1995-03-16 2004-12-08 富士通株式会社 バンプ形成方法
CN1651340A (zh) * 2005-01-10 2005-08-10 侯解民 用于回收水面浮油的方法和装置
JP2006032724A (ja) * 2004-07-16 2006-02-02 Nippon Steel Corp ウェハレベルパッケージ及びその製造方法
JP2009147124A (ja) * 2007-12-14 2009-07-02 Mitsubishi Cable Ind Ltd 溶接構造及びその製造方法、並びにそれを備えた電子回路基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3598564B2 (ja) * 1995-03-16 2004-12-08 富士通株式会社 バンプ形成方法
KR20010051541A (ko) * 1999-11-10 2001-06-25 구리다 히데유키 범프 부착 배선회로기판의 제조방법 및 범프 형성방법
JP2006032724A (ja) * 2004-07-16 2006-02-02 Nippon Steel Corp ウェハレベルパッケージ及びその製造方法
CN1651340A (zh) * 2005-01-10 2005-08-10 侯解民 用于回收水面浮油的方法和装置
JP2009147124A (ja) * 2007-12-14 2009-07-02 Mitsubishi Cable Ind Ltd 溶接構造及びその製造方法、並びにそれを備えた電子回路基板

Also Published As

Publication number Publication date
CN101989593A (zh) 2011-03-23

Similar Documents

Publication Publication Date Title
CN100495694C (zh) 半导体器件
CN105228341A (zh) 印刷电路板、封装基板及其制造方法
CN102456648B (zh) 封装基板的制法
CN110459521B (zh) 覆晶封装基板和电子封装件
CN101989593B (zh) 封装基板及其制法及封装结构
CN101192550A (zh) 半导体封装件及其制法
CN102856219A (zh) 用于把金属表面附着到载体的方法以及包装模块
DE102010000407A1 (de) Halbleiter-Package mit einem aus Metallschichten bestehenden Band
CN101567355B (zh) 半导体封装基板及其制法
CN101150075A (zh) 承载器及其制造方法
CN103715165A (zh) 半导体封装件及其制法
CN101364586B (zh) 封装基板结构
CN103021969B (zh) 基板、半导体封装件及其制法
CN104282637A (zh) 倒装芯片半导体封装结构
TW201123326A (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
CN102446775B (zh) 无载具的半导体封装件及其制造方法
CN101360388B (zh) 电路板的电性连接端结构及其制法
CN100534263C (zh) 电路板导电凸块结构及其制法
CN1181618A (zh) 网格焊球阵列封装的外部管脚制造方法
TWI473221B (zh) 封裝基板及其製法
CN101866889A (zh) 无基板芯片封装及其制造方法
CN102339762B (zh) 无载具的半导体封装件及其制造方法
CN103681359A (zh) 层叠封装结构及其制作方法
JP5501940B2 (ja) 回路板の製造方法
CN1980538A (zh) 形成电路板电性连接端的制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: UNIMICRON ELECTRONIC CO., LTD.

Free format text: FORMER OWNER: PHOENIX PRECISION TECHNOLOGY CORPORATION

Effective date: 20121011

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121011

Address after: China Taiwan Taoyuan County

Applicant after: Xinxing Electronics Co., Ltd.

Address before: Hsinchu City, Taiwan, China

Applicant before: Quanmao Precision Science & Technology Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant