[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101964337B - 半导体封装结构及其制造方法 - Google Patents

半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN101964337B
CN101964337B CN2010102701794A CN201010270179A CN101964337B CN 101964337 B CN101964337 B CN 101964337B CN 2010102701794 A CN2010102701794 A CN 2010102701794A CN 201010270179 A CN201010270179 A CN 201010270179A CN 101964337 B CN101964337 B CN 101964337B
Authority
CN
China
Prior art keywords
chip
protection glue
copper cash
semiconductor package
backing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102701794A
Other languages
English (en)
Other versions
CN101964337A (zh
Inventor
黄文彬
徐正宗
郑明贤
钟国升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2010102701794A priority Critical patent/CN101964337B/zh
Publication of CN101964337A publication Critical patent/CN101964337A/zh
Application granted granted Critical
Publication of CN101964337B publication Critical patent/CN101964337B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/45565Single coating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554Coating
    • H01L2224/45599Material
    • H01L2224/456Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664Palladium (Pd) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]

Landscapes

  • Wire Bonding (AREA)

Abstract

一种半导体封装结构及其制造方法。半导体封装结构包括一基板、一第一芯片、数条铜线、一保护胶、一支撑材料及一第二芯片。基板包括数个第一焊垫。第一芯片包括数个第二焊垫。第一芯片设置于基板上。此些铜线电性连接此些第一焊垫及此些第二焊垫。保护胶完整包覆此些铜线、此些第一焊垫及此些第二焊垫。或者保护胶仅包覆此些第一焊垫和各个铜线的第一线端。支撑材料设置于第一芯片上。第二芯片设置于支撑材料上。封胶覆盖第一芯片、保护胶、支撑材料、第二芯片及此些铜线。

Description

半导体封装结构及其制造方法
技术领域
本发明是有关于一种半导体封装结构及其制造方法,且特别是有关于一种采用铜线进行打线的半导体封装结构及其制造方法。
背景技术
半导体芯片经过一连串的封装工艺后,即形成一封装结构,使得半导体芯片得以透过封装基板电性连接至印刷电路板,并受到封胶的保护。
其中,半导体芯片常用金线进行打线工艺,以电性连接半导体芯片及封装基板。近年来,为了降低成本,打线工艺常以铜线取代金线。然而,铜线比金线容易氧化,尤其是在封装工艺的几个加热步骤中,铜线的氧化现象更加严重。因此,一直以来,采用铜线的半导体封装结构的可靠度以及良率无法有效提升,影响科技发展甚巨。
发明内容
本发明有关于一种半导体封装结构及其制造方法,其利用保护胶的设计使得铜线可以有效受到保护,进而提升半导体封装结构的产品可靠度及良率。
根据本发明的第一方面,提出一种半导体封装结构。半导体封装结构包括一基板、一第一芯片、数条铜线、一保护胶、一支撑材料、一第二芯片及一封胶。基板包括数个第一焊垫。第一芯片包括数个第二焊垫。第一芯片设置于基板上。此些铜线电性连接此些第一焊垫及此些第二焊垫。保护胶完整包覆此些铜线、此些第一焊垫及此些第二焊垫。支撑材料设置于第一芯片上。第二芯片设置于支撑材料上。封胶覆盖第一芯片、保护胶、支撑材料、第二芯片及此些铜线。
根据本发明的一第二方面,提出一种半导体封装结构。半导体封装结构包括一基板、一第一芯片、数条铜线、一第一保护胶、一支撑材料、一第二芯片及一封胶。基板包括数个第一焊垫。第一芯片包括数个第二焊垫。第一芯片设置于基板上。此些铜线电性连接此些第一焊垫及此些第二焊垫。第一保护胶仅包覆此些第一焊垫及各个铜线的一第一线端。各个第一线端接合于各个第一焊垫。支撑材料设置于第一芯片上。第二芯片设置于支撑材料上。封胶覆盖第一芯片、保护胶、支撑材料、第二芯片及此些铜线。
根据本发明的一第三方面,提出一种半导体封装结构的制造方法。半导体封装结构的制造方法包括以下步骤。提供一基板。基板包括数个第一焊垫。设置一第一芯片于基板上。以数条铜线焊接此些第一焊垫及此些第二焊垫,其中此些铜线可由此些第一焊垫焊接至此些第二焊垫,也可由此些第二焊垫焊接至此些第一焊垫。设置一保护胶,以至少包覆各个铜线的一第一线端及此些第一焊垫。各个第一线端接合于各个第一焊垫。设置一支撑材料于第一芯片上。加热支撑材料。设置一第二芯片于支撑材料上。设置一封胶。封胶覆盖第一芯片、保护胶、支撑材料、第二芯片及此些铜线。其中,加热支撑材料的步骤执行于设置保护胶的步骤之后。
为了对本发明的上述及其它方面有更佳的了解,下文特举较佳实施例,并配合附图,作详细说明如下:
附图说明
图1绘示第一实施例的半导体封装结构的剖面示意图。
图2绘示图1的半导体封装结构的俯视图。
图3绘示另一实施例的半导体封装结构的俯视图。
图4绘示本实施例的半导体封装结构的制造方法。
图5绘示第二实施例的半导体封装结构的剖面示意图。
图6绘示图5的半导体封装结构的俯视图。
图7绘示另一实施例的半导体封装结构的俯视图。
图8绘示第三实施例的半导体封装结构的剖面示意图。
图9绘示图8的半导体封装结构的俯视图。
图10绘示另一实施例的半导体封装结构的俯视图。
主要组件符号说明:
100、100’、200、200’、300、300’:半导体封装结构
110:基板
110a:上表面
111:第一焊垫
120:第一芯片
120a:主动表面
120b:侧表面
120c:背面
121:第二焊垫
130:铜线
130a:第一线端
130b:第二线端
140、241、242、340:保护胶
150:支撑材料
160:第二芯片170:焊线
180:封胶
R:转角
S:空间
D1、D4、D5、D6、D9、D10、D11、D12、D13、D17、D18:厚度
D2、D7、D14:间距
D3、D8、D15、D16:间隙
S101~S109:流程步骤
具体实施方式
第一实施例
请参照图1,其绘示第一实施例的半导体封装结构100的剖面示意图。半导体封装结构100包括一基板110、一第一芯片120、数条铜线130、一保护胶140、一支撑材料150、一第二芯片160、数条焊线170及一封胶180。基板110例如是一硬式电路板、一金属载板、一陶瓷基板或一软式电路板。第一芯片120设置于基板110上。基板110包括数个第一焊垫111,此些第一焊垫111设置于基板110的一上表面110a。第一芯片120具有一主动表面120a、一侧表面120b及一背面120c,侧表面120b连接主动表面120a及背面120c。第一芯片120包括数个第二焊垫121,此些第二焊垫121设置于主动表面120a。此些铜线130分别以一第一线端130a接合此些第一焊垫111,并以第二线端130b接合此些第二焊垫121,以使第一芯片120与基板110电性连接。
在本实施例中,保护胶140的材质为具有热固性的绝缘材料,且保护胶140完整包覆此些铜线130、第一焊垫111及第二焊垫121。保护胶140用以隔绝外界的水气或含氧气体,以避免此些铜线130氧化。支撑材料150设置于第一芯片120上。第二芯片160则设置于支撑材料150上。支撑材料150的厚度D1等于或大于铜线130的顶端与第一芯片120之间距D2,使得第二芯片160透过支撑材料150的支撑,而不会干涉到此些铜线130。
焊线170连接第二芯片160及基板110。封胶180则覆盖所有组件(尤其是第二芯片160、第一芯片110及焊线170),以避免第一芯片160、第二芯片110及焊线170产生受潮现象、氧化现象或外力的破坏。
透过上述保护胶140的保护可以确保铜线130不会氧化。尤其在半导体封装结构100的工艺中,各种加热步骤将会使铜线130的氧化现象更加严重。本实施例透过保护胶140的保护,更可以确保铜线130不会在这些加热步骤产生氧化现象。
在本实施例中,此些铜线130的应用可以是纯铜线,或者表面包覆一抗氧化金属层。抗氧化金属层的材质例如是钯(Palladium,Pd)。由于保护胶140完整包覆了此些铜线130,因此不论铜线130是否有电镀抗氧化金属层,均可有效避免铜线130产生氧化现象。
就保护胶140的功能而言,保护胶140没有支撑第二芯片160的功能,第二芯片160是经由支撑材料150来支撑,而不是保护胶140。保护胶140与支撑材料150具有不一样的功能。并且保护胶140没有覆盖第二芯片160,第二芯片160经由封胶180来受到保护,而不是保护胶140。保护胶140与封胶180也具有不一样的功能。
从另一方面来说,由于保护胶140不需要支撑第二芯片160,所以保护胶140与第二芯片160间隔一间隙D3。并且保护胶140于第一芯片120的主动表面120a的厚度D4等于或小于支撑材料的厚度D1。
此外,保护胶140于主动表面120a的厚度D4等于或大于铜线130的最高点与主动表面120a之间距D2。如此一来,保护胶140可以完整的包覆铜线130。
再者,本实施例的保护胶140覆盖第一芯片120的侧表面120b,并非如支撑材料150仅接触第一芯片120的主动表面120a。
此外,本实施例的保护胶140覆盖主动表面120a及侧表面120b之间的转角R,并非如支撑材料150仅接触第一芯片120的主动表面120a。
再者,本实施例的保护胶140覆盖支撑材料150以外的主动表面120a。也就是说,在主动表面120a的中央处覆盖了支撑材料150,在主动表面120a的边缘处覆盖了保护胶140。主动表面120a的不同位置分别被覆盖了两种不同的材料。
此外,本实施例的保护胶140完整覆盖此些第一焊垫111与第一芯片120之间的上表面110a,而支撑材料150并未覆盖基板110的上表面110a。
再者,保护胶140更填充于此些铜线130与基板110之间的空间S,而支撑材料150并未设置于此空间S中。
就保护胶140与封胶180的关系而言,由于保护胶140的用途为保护铜线130,而封胶180的用途为保护所有组件,所以在用途不同的情况下,其厚度也有所不同。如图1所示,封胶180的厚度D5大于保护胶140的最大厚度D6。
再者,就保护胶140与第二芯片160的关系而言,保护胶140的用途是用来保护铜线130,而不是用来保护第二芯片160,也不是用来支撑第二芯片160,因此保护胶140不需要刻意与第二芯片160接触。所以,如图1所示,保护胶140于主动表面120a的厚度D4等于或小于第一芯片120与第二芯片160之间距D7。
请参照图2,其绘示图1的半导体封装结构100的俯视图。为了说明半导体封装结构100的内部组件的关系,封胶180、第二芯片160、焊线170及支撑材料150并未绘示于图2中。如图2所示,本实施例的第一焊垫111及第二焊垫121环绕着第一芯片120排列,所以铜线130也环绕着第一芯片120排列。覆盖铜线130的保护胶140则成环状结构(在图2中,以斜线表示保护胶140)。
请参照图3,其绘示另一实施例的半导体封装结构100’的俯视图。在另一实施例中,第一焊垫111及第二焊垫121排列于第一芯片120的两侧,所以铜线130也排列于第一芯片120的两侧。覆盖铜线130的保护胶140则成二长条状结构(在图3中,以斜线表示保护胶140)。
在半导体封装结构100、100’的制造过程中,由于铜线130在加热步骤中,将会加速氧化现象,因此保护胶140必须在适当时机覆盖于铜线130,以确保铜线130获得良好的保护。以下搭配一流程图说明本实施例的半导体封装结构100、100’的制造方法。
请参照图4,其绘示本实施例的半导体封装结构100、100’的制造方法。首先,在步骤S101中,提供基板110。
接着,在步骤S102中,设置第一芯片120于基板110上。
然后,在步骤S103中,以铜线130焊接基板110的第一焊垫111及第一芯片120的第二焊垫121,其中此些铜线130可由此些第一焊垫111焊接至此些第二焊垫121,也可由此些第二焊垫121焊接至此些第一焊垫111。
接着,在步骤S104中,设置保护胶140,以至少包覆部份的各个铜线130及此些第一焊垫111。在本实施例中,保护胶140更包覆此些第二焊垫121。在此步骤中,先以点胶(Dispensing)的方式涂布液态状的保护胶140。然后再加热烘烤已涂布的保护胶140,以固化保护胶140。
然后,在步骤S105中,设置支撑材料150于第一芯片120上。
接着,在步骤S106中,加热支撑材料150,以硬化支撑材料150。
然后,在步骤S107中,设置第二芯片120于支撑材料150上。
接着,在步骤S108中,以焊线170焊接第二芯片160及基板110。
接着,在步骤S109中,设置封胶180,封胶180覆盖第一芯片120、保护胶140、支撑材料150、第二芯片160及此些铜线130。
其中,步骤S106必须执行于步骤S104之后,保护胶140即可有效地在加热工艺前对铜线130产生保护。
第二实施例
请参照图5,其绘示第二实施例的半导体封装结构200的剖面示意图。本实施例的半导体封装结构200与第一实施例的半导体封装结构100、100’不同之处在于半导体封装结构200包括第一保护胶241及第二保护胶242,且第一保护胶241与第二保护胶242的设置位置不同于保护胶140的设置位置,其余相同之处不再重复叙述。并且本实施例亦可沿用第一实施例的制造方法,在此不再重复叙述。
不论铜线130的表面是否有电镀钯,铜线130在焊接过后,其第一线端130a及第二线端130b的成分将会被改变(即使是表面有电镀钯的铜线130,也会在第一线端130a及第二线端130b产生成分的变化,而失去钯的保护)。本实施例的第一保护胶241仅各个铜线130的第一线端130a与此些第一焊垫111。本实施例的第二保护胶242仅包覆各个铜线130的第二线端130b与此些第二焊垫121。如此一来,在使用少量第一保护胶241及第二保护胶242的情况下,仍然可使铜线130获得良好的保护。
同样地,本实施例的第二保护胶242与第二芯片也间隔一间隙D8。也就是说,第二保护胶242没有支撑第二芯片160的功能,第二芯片160是经由支撑材料150来支撑,而不是第二保护胶242。第二保护胶242与支撑材料150具有不一样的功能。并且第一保护胶241及第二保护胶242皆没有覆盖第二芯片160,第二芯片160经由封胶180来受到保护,而不是第一保护胶241或第二保护胶242。第一、第二保护胶241、242与封胶180具有不一样的功能。
从另一方面来说,由于第二保护胶242不需要支撑第二芯片160,所以第二保护胶242于第一芯片120的主动表面120a的厚度D9等于或小于支撑材料150的厚度D10。
再者,本实施例的第二保护胶242覆盖支撑材料150以外的主动表面120a。也就是说,在主动表面120a的中央处覆盖了支撑材料150,在主动表面120a的边缘处覆盖了第二保护胶242。主动表面120a的不同位置分别被覆盖了两种不同的材料。
此外,就第一、第二保护胶241、242与封胶180的关系而言,由于第一、第二保护胶241、242的用途为保护铜线130,而封胶180的用途为保护所有组件,所以在用途不同的情况下,其厚度也有所不同。如图5所示,封胶180的厚度D11大于第一保护胶241的最大厚度D12,且封胶180的厚度D11大于第二保护胶242的最大厚度D13。
再者,就第二保护胶242与第二芯片160的关系而言,第二保护胶242的用途是用来保护铜线130,而不是用来保护第二芯片160,也不是用来支撑第二芯片160,因此第二保护胶242不需要刻意与第二芯片160接触。所以,如图5所示,第二保护胶242于主动表面120a的厚度D9等于或小于第一芯片120与第二芯片160之间距D14。
请参照图6,其绘示图5的半导体封装结构200的俯视图。为了说明半导体封装结构200的内部组件的关系,封胶180、第二芯片160、焊线170及支撑材料150并未绘示于图6中。如图6所示,本实施例的第一焊垫111及第二焊垫121环绕着第一芯片120排列,所以铜线130也环绕着第一芯片120排列。第一保护胶241及第二保护胶242则成二环状结构(在图6中,以斜线表示第一保护胶241及第二保护胶242)。
请参照图7,其绘示另一实施例的半导体封装结构200’的俯视图。在另一实施例中,第一焊垫111及第二焊垫121排列于第一芯片120的两侧,所以铜线130也排列于第一芯片120的两侧。第一保护胶241及第二保护胶242则成四长条状结构(在图7中,以斜线表示第一保护胶241及第二保护胶242)。
第三实施例
请参照图8,其绘示第三实施例的半导体封装结构300的剖面示意图。本实施例的半导体封装结构300与第一实施例的半导体封装结构100、100’不同之处在于支撑材料150及保护胶340的设置位置,其余相同之处不再重复叙述。并且本实施例亦可沿用第一实施例的制造方法,在此不再重复叙述。
如图8所示,本实施例的保护胶340仅包覆各个铜线130的第一线端130a与此些第一焊垫111。且本实施例的支撑材料150包覆各个铜线130的第二线端130b与此些第二焊垫121。
同样地,不论铜线130的表面是否有电镀钯,铜线130在焊接过后,其第一线端130a及第二线端130b的成分将会被改变(即使是表面有电镀钯的铜线130,也会在焊接处产生成分的变化,而失去钯的保护)。本实施例的保护胶340包覆此些铜线130与此些第一焊垫111焊接的第一线端130a,而铜线130与此些第二焊垫121焊接的第二线端130b则透过支撑材料150来作保护。如此一来,可以在使用少量保护胶340的情况下,仍然使铜线130获得良好的保护。
如图8所示,本实施例的保护胶340与第二芯片160间隔一间隙D15,且保护胶340与支撑材料150间隔另一间隙D16。也就是说,保护胶340没有支撑第二芯片160的功能,第二芯片160是经由支撑材料150来支撑,而不是保护胶340。
此外,就保护胶340与封胶180的关系而言,由于保护胶340的用途为保护铜线130,而封胶180的用途为保护所有组件,所以在用途不同的情况下,其厚度也有所不同。如图8所示,封胶180的厚度D17大于保护胶340的最大厚度D18。
请参照图9,其绘示图8的半导体封装结构200的俯视图。为了说明半导体封装结构200的内部组件的关系,封胶180、第二芯片160、焊线170及支撑材料150并未绘示于图9中。如图9所示,本实施例的第一焊垫111及第二焊垫121环绕着第一芯片120排列,所以铜线130也环绕着第一芯片120排列。仅覆盖铜线130与第一焊垫111焊接之处的保护胶340则成一环状结构(在图9中,以斜线表示保护胶340)。
请参照图10,其绘示另一实施例的半导体封装结构300’的俯视图。在另一实施例中,第一焊垫111及第二焊垫121排列于第一芯片120的两侧,所以铜线130也排列于第一芯片120的两侧。保护胶340则成二长条状结构(在图10中,以斜线表示保护胶340)。
根据上述实施例,在设置铜线130之后,以及在加热步骤之前(例如是支撑材料150的加热步骤),利用保护胶340或支撑材料150保护铜线130,可避免铜线130在加热工艺中产生氧现象,有效提升产品可靠度及良率。
综上所述,虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本发明所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视权利要求书所界定者为准。

Claims (8)

1.一种半导体封装结构,包括:
一基板,包括数个第一焊垫;
一第一芯片,包括数个第二焊垫,该第一芯片设置于该基板上;
数条铜线,电性连接该些第一焊垫及该些第二焊垫;
一第一保护胶,仅包覆该些第一焊垫和各该铜线的一第一线端,各该第一线端接合于各该第一焊垫;
一支撑材料,设置于该第一芯片上
一第二芯片,设置于该支撑材料上;以及
一封胶,覆盖该第一芯片、该保护胶、该支撑材料、该第二芯片及该些铜线。
2.如权利要求1所述的半导体封装结构,其中该些铜线的表面包覆一抗氧化金属层。
3.如权利要求2所述的半导体封装结构,其中该抗氧化金属层的材质为钯。
4.如权利要求1所述的半导体封装结构,其中该第一保护胶为一环状结构或一长条状结构。
5.如权利要求1所述的半导体封装结构,更包括:
一第二保护胶,仅包覆该些第二焊垫及各该铜线的一第二线端,各该第二线端接合于各该第二焊垫。
6.如权利要求5所述的半导体封装结构,其中该第一芯片具有一主动表面,该第二保护胶于该主动表面的厚度等于或小于该支撑材料的厚度。
7.如权利要求1所述的半导体封装结构,该保护胶的材质为一具有热固性的绝缘材料。
8.如权利要求1所述的半导体封装结构,其中该支撑材料包覆该些第二焊垫及各该铜线的一第二线端,各该第二线端接合于各该第二焊垫。
CN2010102701794A 2010-08-26 2010-08-26 半导体封装结构及其制造方法 Active CN101964337B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102701794A CN101964337B (zh) 2010-08-26 2010-08-26 半导体封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102701794A CN101964337B (zh) 2010-08-26 2010-08-26 半导体封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101964337A CN101964337A (zh) 2011-02-02
CN101964337B true CN101964337B (zh) 2012-07-25

Family

ID=43517165

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102701794A Active CN101964337B (zh) 2010-08-26 2010-08-26 半导体封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101964337B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM254725U (en) * 2004-02-18 2005-01-01 Walton Advanced Eng Inc Stacked multi-chip packages

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332658A (ja) * 2000-03-14 2001-11-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
US20030127719A1 (en) * 2002-01-07 2003-07-10 Picta Technology, Inc. Structure and process for packaging multi-chip

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM254725U (en) * 2004-02-18 2005-01-01 Walton Advanced Eng Inc Stacked multi-chip packages

Also Published As

Publication number Publication date
CN101964337A (zh) 2011-02-02

Similar Documents

Publication Publication Date Title
TW498508B (en) Semiconductor package and method of fabricating the same
US9173298B2 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
TWI481001B (zh) 晶片封裝結構及其製造方法
CN101350318A (zh) 电子封装及电子装置
CN205282448U (zh) 表面安装类型半导体器件
CN104396008A (zh) 半导体封装衬底、使用半导体封装衬底的封装系统及用于制造封装系统的方法
CN111987002A (zh) 一种封装体成型方法
CN1071493C (zh) 一种tab带和使用该tab带的半导体器件
CN101964337B (zh) 半导体封装结构及其制造方法
CN104681499B (zh) 封装堆栈结构及其制法
KR20090032845A (ko) 반도체 패키지 및 그의 제조방법
CN101325191A (zh) 芯片上具有图案的四方扁平无引脚封装结构
CN103489791B (zh) 封装载板及其制作方法
CN206460490U (zh) 全铝智能卡模块
CN103137498B (zh) 半导体封装结构及其制作方法
CN100578745C (zh) 半导体装置的制造方法及半导体装置
US7492037B2 (en) Package structure and lead frame using the same
CN104576402A (zh) 封装载板及其制作方法
CN102751203A (zh) 半导体封装结构及其制作方法
CN202940236U (zh) 封装基板构造
CN101819957A (zh) 晶片封装结构及封装基板
CN102098872B (zh) 接垫结构及其制法
CN101494210A (zh) 导线架以及封装结构
KR100631997B1 (ko) 스택 칩 패키지
JP5149694B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant