[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101657890A - 带粘接剂芯片的制造方法 - Google Patents

带粘接剂芯片的制造方法 Download PDF

Info

Publication number
CN101657890A
CN101657890A CN200880012228A CN200880012228A CN101657890A CN 101657890 A CN101657890 A CN 101657890A CN 200880012228 A CN200880012228 A CN 200880012228A CN 200880012228 A CN200880012228 A CN 200880012228A CN 101657890 A CN101657890 A CN 101657890A
Authority
CN
China
Prior art keywords
chip
layer
close
wafer
stationary fixture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880012228A
Other languages
English (en)
Other versions
CN101657890B (zh
Inventor
濑川丈士
泉直史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Publication of CN101657890A publication Critical patent/CN101657890A/zh
Application granted granted Critical
Publication of CN101657890B publication Critical patent/CN101657890B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

本发明提供一种带粘接剂芯片的制造方法，其不需要对芯片上顶，且在拾取进行中不会发生未被拾取的芯片的保持力的变动。本发明的带粘接剂芯片的制造方法具有在固定夹具(3)的紧贴层(31)上层叠有芯片键合粘接剂层(24)及晶片(1)的状态下，将晶片(1)及芯片键合粘接剂层(24)完全切断以形成芯片(13)，并通过使固定夹具(3)的紧贴层(31)变形将芯片(13)与芯片键合粘接剂层(24)一起从固定模具(3)拾取的特征，其特征是，固定夹具(3)包括紧贴层(31)和在一个表面上有多个突起物且在外周部有侧壁(35)的夹具基台(30)，紧贴层(31)层叠在夹具基台(30)的有突起物的表面上并在侧壁(35)的上表面粘接，在夹具基台(30)的有突起物的表面上形成有由紧贴层(31)、突起物及侧壁(35)构成的划分空间(37)，在夹具基台(30)上设置有使外部和划分空间(37)贯通的至少一个贯通孔(38)，通过经由固定夹具(3)的贯通孔抽吸划分空间(37)内的空气能使紧贴层(31)变形。

Description

带粘接剂芯片的制造方法
技术领域
本发明涉及一种在芯片的一个表面上设有粘接剂的带粘接剂芯片的制造方法，尤其涉及利用研磨成极薄的晶片无损伤地制造单片带粘接剂芯片的方法。
背景技术
在半导体装置用基板上装设半导体芯片时，将膜状粘接剂作为芯片键合用粘接剂来使用。预先将膜状粘接剂粘贴在半导体晶片上，并将其与半导体晶片一起切割来制造带粘接剂芯片。由于膜状粘接剂与糊状粘接剂不同，不会从芯片溢出且不会因涂布不均而使芯片倾斜，因此特别作为将多个半导体芯片堆积的芯片堆栈型半导体装置的芯片间使用的粘接剂来使用。
此外，随着便携式电子设备和IC卡等的普及，人们希望半导体器件进一步薄型化。因此，便产生了将现有的厚度为350μm左右的半导体芯片减薄到50～100μm的厚度或其以下的必要。当然，即使是这种极薄的半导体芯片，也希望是带有膜状粘接剂的带粘接剂芯片。
但是，为了切割晶片，膜状粘接剂有时以与切割片材层叠的形态使用。此时，切割片材的粘着剂层和膜状粘接剂层成为拾取时的剥离界面。为了用拾取针来拾取与剥离界面粘接的芯片，必须要较平时有更强的上顶，在芯片极薄时可能会造成芯片破损。此外，上述膜状粘接剂通过加热压接与晶片粘接。由于在加热和加压、或层叠后经过时间后，切割片材的粘着剂层与膜状粘接剂层间的界面的粘接力有上升的趋势，因此会更难安全地拾取芯片。
另一方面，也有这样的粘接片材上市：其不额外使用切割片材，具有与基材能剥离地层叠的粘接剂层，可兼用于切割和芯片键合。在上述粘接片材中，虽然没有因粘着剂层与粘接剂层层叠而引起的界面上的粘接力上升的问题，但是会有必须将可使用期间设定得较短以得到稳定的拾取力的问题。
这样，在拾取力较大时，即使芯片在外观上没有破损，在其内部也会产生损伤，使用了这种芯片的半导体装置会因为经历热过程而产生封装开裂等，品质缺乏可靠性。
因此，为解决上述问题，曾讨论了不进行细针上顶的带粘接剂的拾取方法。(参照专利文献1)这些方法采用多孔原材料的吸附工作台来代替粘着片材，在拾取芯片时停止吸附工作台的吸附，消除芯片的保持力。但是，在上述方法中，芯片间的缝隙不封闭而存在空气渗漏，而且每次拾取芯片渗漏量会增大。据此，会产生对未被拾取而留下的芯片的保持力降低、因振动而使芯片的位置发生偏移以及夹头无法夹住芯片等的问题。
专利文献1：日本专利特开2003-179126号公报
发明的公开
发明所要解决的技术问题
根据上述问题，本发明的目的在于提供一种带粘接剂芯片的制造方法，其不需要对芯片上顶，且在拾取进行中不会发生未被拾取的芯片的保持力变动。
解决技术问题所采用的技术方案
为达成上述目的，本发明的带粘接剂芯片的制造方法是一种具有在固定夹具的紧贴层上层叠有芯片键合粘接剂层及晶片的状态下将上述晶片及上述芯片键合粘接剂层完全切断以形成芯片，并通过使上述固定夹具的上述紧贴层变形将上述芯片与上述芯片键合粘接剂层一起从上述固定夹具拾取的特征的带粘接剂芯片的制造方法，其特征是，上述固定夹具包括上述紧贴层和夹具基台，在该夹具基台的一个表面上有多个突起物且在该一个表面的外周部有高度与该突起物的高度大致相同的侧壁，上述紧贴层在上述夹具基台的有上述突起物的表面上层叠并在上述侧壁的上表面粘接，在上述夹具基台的有上述突起物的表面形成有由上述紧贴层、上述突起物及上述侧壁构成的划分空间，上述基台设有至少一个使外部和上述划分空间贯通的贯通孔，并能通过经由上述固定夹具的上述贯通孔抽吸上述划分空间内的空气而使上述紧贴层变形。
在此，本发明较好的是在上述固定夹具的上述紧贴层上隔着剥离片材形成按照上述芯片键合粘接剂层及上述晶片的顺序层叠的状态。
此外，本发明也可以在上述固定夹具的上述紧贴层上隔着保护用粘着片材形成按照上述晶片及上述芯片键合粘接剂层的顺序层叠的状态。
而且，本发明也可以在上述固定夹具的上述紧贴层上形成按照上述晶片、上述芯片键合粘接剂层以及用于保护上述芯片键合粘接剂层的剥离片材的顺序层叠的状态。
在上述的本发明中也能应用于将晶片在固定夹具上完全切断并形成芯片的情形。
此外，本发明是一种具有在固定夹具的紧贴层上层叠有芯片键合粘接剂层及单片化后的晶片的状态下将上述芯片键合粘接剂层按照芯片的外形完全切断，并通过使上述固定夹具的上述紧贴层变形将上述芯片与上述芯片键合粘接剂层一起从上述固定夹具拾取的特征的带粘接剂芯片的制造方法，其特征是，上述固定夹具包括上述紧贴层和夹具基台，在该夹具基台的一个表面有多个突起物且在该一个表面的外周部有高度与该突起物的高度大致相同的侧壁，上述紧贴层在上述夹具基台的有上述突起物的表面上层叠并在上述侧壁的上表面粘接，在上述夹具基台的有上述突起物的表面形成有由上述紧贴层、上述突起物及上述侧壁构成的划分空间，上述基台设有至少一个使外部和上述划分空间贯通的贯通孔，并能通过经由上述固定夹具的上述贯通孔抽吸上述划分空间内的空气使上述紧贴层变形。
在此，本发明较好的是在上述固定夹具的上述紧贴层上隔着剥离片材形成按照上述芯片键合粘接剂层及单片化后的晶片的顺序层叠的状态。
而且，本发明也可以在上述固定夹具的上述紧贴层上隔着保护用粘着片材形成按照单片化后的晶片及上述芯片键合粘接剂层的顺序层叠的状态。
此外，本发明也可以在上述固定夹具的上述紧贴层上形成按照单片化后的晶片、上述芯片键合粘接剂层以及用于保护上述芯片键合粘接剂层的剥离片材的顺序层叠的状态。
这样在本发明中也能应用于将预先经其他工序单片化成许多芯片后的晶片载置在固定夹具上的情形。
发明效果
根据本发明的带粘接剂芯片的制造方法，由于不需要通过细针对芯片上顶，只靠吸附夹头的抽吸力就能拾取芯片，因此不会对芯片带来损伤。此外，即使不断拾取芯片，在固定夹具上留下的芯片的紧贴状态也不会变化，因此在拾取的后半阶段不需要为防止芯片位置发生偏移而进行调整吸附力这样的作业。
因此，即使是加工得非常薄的芯片也能进行芯片的拾取，并能安全地向芯片键合工序移送。
附图说明
图1是在本发明的带粘接剂芯片的制造方法中使用的固定夹具的概略剖视图。
图2是构成图1所示的固定夹具的夹具基台的概略平面图。
图3(A)是表示第一实施方式的工序1A的状态的概略剖视图，图3(B)是表示第一实施方式的工序1B的状态的概略剖视图，图3(C)是表示第一实施方式的工序1C的状态的概略剖视图。
图4是在本发明中使用的切割前的半导体晶片的概略平面图。
图5是在晶片上粘贴保护用粘着片材时的粘贴工序的概略剖视图。
图6是背面研磨工序的概略剖视图。
图7是在晶片上粘贴粘接片材时的粘贴工序的概略剖视图。
图8是在拾取中使用的拾取装置的概略剖视图。
图9是在本发明的第一实施方式中在固定夹具上拾取时的概略剖视图。
图10(A)是表示第二实施方式的工序2A的概略剖视图，图10(B)是表示第二实施方式的工序2B的概略剖视图，图10(C)是表示第二实施方式的工序2C的概略剖视图。
图11(A)是表示第三实施方式的工序3A的概略剖视图，图11(B)是表示第三实施方式的工序3B的概略剖视图，图11(C)是表示第三实施方式的工序3C的概略剖视图。
图12是从晶片上将保护用粘着片材剥离时的剥离工序的概略剖视图。
图13(A)是表示第四实施方式的工序4A的概略剖视图，图13(B)是表示第四实施方式的工序4B的概略剖视图，图13(C)是表示第四实施方式的工序4C的概略剖视图。
(符号说明)
1晶片
3固定夹具
4真空装置
13芯片
20粘接片材
22剥离片材
24芯片键合粘接剂层
25保护用粘着片材
30夹具基台
31紧贴层
35侧壁
36突起物
37划分空间
38贯通孔
70吸附夹头
80作为切断后的芯片的集合体的单片化晶片
100拾取装置
具体实施方式
以下参照附图对本发明的实施例进行说明。
[固定夹具]
图1表示在本发明中使用的固定夹具，图1的固定夹具是在本发明的带粘接剂芯片的制造方法中使用的。
如图1所示，在本发明中使用的固定夹具3由夹具基台30和紧贴层31组成。作为夹具基台30的形状，例如有：近似圆形、近似椭圆形、近似矩形、近似多边形，其中较好为近似圆形。如图1及图2所示，在夹具基台30的一侧的表面上，多个突起物36空开间隔地向上方突出形成。突起物36的形状没有特别的限定，但较好为圆柱形或圆锥台形。此外，在有上述突起物36的表面的外周部形成有高度与突起物36的高度大致相同的侧壁35。此外，在夹具基台30的有突起物36的表面上层叠有紧贴层31。上述紧贴层31粘接在侧壁35的上表面，此外紧贴层31既可以与突起物36的上表面粘接也可以不与其粘接。在夹具基台30的有突起物36的表面形成有由突起物36、侧壁35及紧贴层31构成的划分空间37。这些划分空间37全部都是连通的。
另一方面，在夹具基台30的没有突起物36的表面沿夹具基台30的厚度方向设有将上述表面侧的外部和划分空间37贯通的贯通孔38。贯通孔38既可以在夹具基台30上至少设置一个，也可以在夹具基台30上设置多个。此外，也可以在夹具基台30的水平方向上设置贯通孔38并在侧壁35上设置开口部来代替夹具基台30的没有突起物36的表面的贯通孔38。通过在上述贯通孔38的开口部中连接能自由装卸的真空装置，能使划分空间37内的气体被排出而使紧贴层31变形成为凹凸状。
夹具基台30的材质只要机械强度好并不作特别限定，例如有：聚碳酸酯、聚丙烯、聚乙烯、聚对苯二甲酸乙二酯树脂、丙烯酸树脂、聚氯乙烯等热塑性树脂；铝合金、镁合金、不锈钢等金属材料；玻璃等无机材料；玻璃纤维增强环氧树脂等有机无机复合材料等。夹具基台30的弯曲弹性模量较好为1GPa以上。若具有上述的弯曲弹性模量，则不需要过度增厚夹具基台30的厚度就能赋予其刚性。通过采用上述材料，能使芯片在紧贴于固定夹具3后到装载于拾取装置为止的搬运过程中都不会弯曲，且不会发生芯片位置的偏移和芯片脱离。
夹具基台30的外径较好的是与半导体晶片的外径大致相同或比半导体晶片的外径大。若夹具基台30具有能对应半导体晶片的规格尺寸的最大直径(例如直径300mm)的外径，则能在比该直径小的全部半导体晶片上应用。此外，夹具基台30的厚度较好为0.5～2.0mm，更好的是0.5～0.8mm。若夹具基台30的厚度在上述范围内，则在晶片的背面研磨后不会使晶片弯曲并能充分支承。
突起物36及侧壁35的高度更好的是0.05～0.5mm。此外，突起物36的上表面的直径较好为0.05～1.0mm。而且突起物的间隔(突起物中心之间的距离)较好为0.2～2.0mm。若突起物36的大小以及突起物的间隔在上述范围内，则通过划分空间37内的抽气能使紧贴层31充分变形成为凹凸状，并且能将半导体芯片容易地从紧贴层31上取下。而且，即使重复进行多次紧贴层31的凹凸变形，也能不断回复到原来的平坦状态。
贯通孔38的直径并没有特别的限定，但较好为2mm以下。
上述夹具基台30例如可以由热塑性的树脂材料用模具进行加热成形，将夹具基台的底部、侧壁35和突起物36一体制造，也可以在平面圆形板上形成侧壁35及突出物36进行制造，或者也可以在凹型圆板的凹部内表面上形成突起物36进行制造。作为突起物36的形成方法，例如有：通过电铸法使金属以规定形状析出的方法，通过丝网印刷形成突起物的方法，在平面圆形板上层叠光致抗蚀膜并曝光、显影而形成突起物的方法等。此外，还能通过用蚀刻侵蚀除去金属制平面圆形板的表面以留下突起物形成部分的方法、用喷砂除去平面圆形板的表面以留下突起物形成部分的方法等来制造夹具基台30。另外，贯通孔38既可以在突起物36形成前预先形成，也可以在突起物36形成后形成。此外，也可以在夹具基台成型的同时形成。
作为夹具基台30上配置的紧贴层31的材质，例如有可弯性、柔软性、耐热性、弹性、粘着性等良好的聚氨酯类、丙烯酸类、氟类或硅酮类的弹性体。在上述弹性体中也可以根据需要添加加强性填料和疏水性二氧化硅等各种添加剂。
紧贴层31较好为形状与夹具基台30的形状大致相同的平板，紧贴层31的外径较好为与夹具基台30的外径大致相同，厚度较好为20～200μm。若紧贴层31的厚度不足20μm，则会对反复抽吸缺乏机械上的耐久性。另一方面，若紧贴层31的厚度超过200μm，则会在通过抽吸进行剥离时很费时间，不好。
此外，紧贴层31的拉伸断裂强度较好为5MPa以上，拉伸延伸率较好为500％以上。若拉伸断裂强度和拉伸延伸率在上述范围内，则即使重复进行多次紧贴层31的变形，也不会发生紧贴层31的断裂和松弛而能回复到原来的平坦状态。
此外，紧贴层31的弯曲弹性模量较好为在10～100MPa的范围内。若紧贴层31的弯曲弹性模量不足10MPa，则紧贴层31的与突起部36接触的接点部以外的部分会因重力而挠曲，会发生紧贴层31不能与芯片紧贴的情形。另一方面，若超过100MPa，则很难通过抽吸发生变形，会发生不能容易地将芯片剥离的情形。
此外，紧贴层31的与半导体晶片接触的一侧的表面的抗剪粘附力较好为35N以上。本发明中的抗剪粘附力是指在紧贴层31和硅片的镜面之间测定的值，是在大小为纵30mm×横30mm×厚3mm的众所周知的玻璃板上粘贴紧贴层31并配置在由硅构成的镜面晶圆(mirror wafer)上，对玻璃板和紧贴层31的整体施加900g的负荷5秒种，对玻璃板施加与镜面晶圆平行的负荷并挤压时测定的刚开始移动时的负荷。
而且，紧贴层31的粘附力较好为2N/25mm以下。若超过上述值，则紧贴层31和在紧贴层31上配置的芯片的粘附过大而形成阻滞状态，可能无法通过抽吸剥离芯片。另外，本发明中的粘附力是指将紧贴层31粘贴在晶片的镜面并将其剥离时的剥离强度。
可以通过例如压延法、冲压法、涂覆法或印刷法等预先制作由上述弹性体构成的膜、并将上述弹性体膜粘接在夹具基台30的至少侧壁35的上表面来形成上述紧贴层31，据此，形成划分空间37。作为粘接上述紧贴层31的方法，例如有：通过由丙烯酸树脂、聚酯树脂、环氧树脂、硅酮树脂或弹性树脂(日文：エラストマ一樹脂)构成的粘接剂进行粘接的方法，紧贴层31为热封性时通过热封进行粘接的方法。
在紧贴层31的表面上也可以进行非粘着处理，特别地，较好的是只对凹凸状变形时与半导体芯片接触的突起物36上部的紧贴层表面进行非粘着处理。若进行上述处理，则紧贴层31在变形前会在紧贴层表面的未进行非粘着处理的部分上与半导体芯片粘附，凹凸状变形后的紧贴层31仅在突起物36上部的表面、即非粘着性的凸部表面与半导体芯片接触，因此，能更容易地将半导体芯片从紧贴层31上取下。作为非粘着处理方法，例如有：通过真空装置抽吸划分空间37内的空气而使紧贴层31凹凸状变形、并将凸部尖端通过砂轮辊(日文：砥石ロ一ラ一)等进行物理上的粗糙化的方法，紫外处理的方法，层叠非粘着性橡胶的方法，涂覆非粘着性涂料的方法等。非粘着部的表面粗糙度的算术平均粗糙度Ra较好为1.6μm以上，更好为1.6～12.5μm。通过将非粘着部按照上述范围内的表面粗糙度进行粗糙化，则紧贴层31不会发生劣化，而且半导体芯片能容易地从紧贴层31上取下。
在本发明中，预先准备按上述方法形成的固定夹具3。
[粘接片材]
如图3(A)～(C)所示，在本发明中，最终与芯片13一起被拾取的芯片键合粘接剂层24较好的是由粘接片材20提供。即，粘接片材20具有层结构，在具有硅酮等的剥离层的剥离片材22上层叠有能剥离的芯片键合粘接剂层24。为了保管粘接片材20和保护露出面，也可以在与芯片键合粘接剂层24相反的表面上层叠其他的剥离片材。
芯片键合粘接剂层24由热固性或热塑性的树脂组成物构成，通过将该树脂组成物的涂布液在剥离片材22或其他的剥离片材上涂布来形成层并制造粘接片材20。
在本发明中使用的由热固性的树脂组成物构成的芯片键合粘接剂层24例如有粘结性树脂和热固性树脂的混合物。
作为构成热固性树脂组成物的粘结性树脂，例如有：丙烯酸树脂、聚酯树脂、聚乙烯醚树脂、聚氨酯树脂、聚酰胺树脂等。作为热固性树脂，例如可采用环氧树脂、乙烯酸树脂、聚酰亚胺树脂、酚醛树脂、尿素树脂、密胺树脂、间苯二酚树脂等，其中较好的是采用环氧树脂。而且，也可以使用固化剂使热固性树脂固化。此外，为了控制与剥离片材22的剥离性，较好的是在常温下呈粘着性的芯片键合粘接剂层24中掺入聚氨酯类丙烯酸酯低聚物等紫外线固化性树脂。若掺入紫外线固化性树脂，则剥离片材22在紫外线照射前可与芯片键合粘接剂层24很好地粘附，且在紫外线照射后容易剥离。
在本发明中使用的由热固性树脂组成物构成的芯片键合粘接剂层24在常温下既可以是粘着性粘接剂层也可以是非粘着性粘接剂层。常温下呈粘着性的芯片键合粘接剂层24可通过芯片键合过程中进行到临时粘接为止的温度为室温或较低的温度的加热处理来粘接，这与使芯片键合粘接剂层24完全热固化的条件相差很大，因此容易进行温度管理。此外，常温下呈非粘接性的芯片键合粘接剂层24在芯片键合的瞬间由于临时粘接还没有结束而很难卷入空气。大体上，若使用的粘结性树脂是粘着性，则芯片键合粘接剂层24是粘着性的，若使用的粘结性树脂是非粘着性，则芯片键合粘接剂层24是非粘着性的。
芯片键合粘接剂层24的厚度根据通过配线基板等的芯片键合而粘接的对象物的表面形状的不同而不同，但通常为3～100μm，较好为10～50μm。
作为剥离片材22，例如可采用聚乙烯膜、聚丙烯膜、聚丁烯膜、聚丁二烯膜、聚甲基戊烯膜、聚氯乙烯膜、氯乙烯共聚物膜、聚氨酯膜、乙烯乙酸乙烯酯膜、离子键树脂、乙烯—(甲基)丙烯酸共聚物膜、乙烯—(甲基)丙烯酸酯共聚物膜、氟树脂膜等较软质的树脂制膜，聚对苯二甲酸乙二酯膜、聚萘二甲酸乙二酯膜、聚对苯二甲酸丁二酯膜、聚苯乙烯膜、聚碳酸酯膜、聚酰亚胺膜等较硬质的树脂制膜。
作为在剥离片材22中使用的树脂制膜，既可以是选自上述膜的单层膜，也可以是层叠膜。此外还能使用它们的交联膜。在将剥离片材22层叠于芯片键合粘接剂层24的状态下层叠于固定夹具3的紧贴层31使用时，剥离片材22采用较软质的树脂制膜，以便与紧贴层31同样通过抽吸而变形。剥离片材22不层叠于固定夹具3的紧贴层31时，也可以使用较硬质的树脂制膜。
由于剥离片材22能与芯片键合粘接剂层24剥离，因此较好的是在与芯片键合粘接剂层24相接的表面上的表面张力小，例如较好为40mN/m以下。表面张力小的树脂制膜不但能适当地选择材质得到，此外也能通过在树脂制膜的表面上涂布硅酮树脂等的剥离剂并进行剥离处理得到。
剥离片材22的膜厚通常为10～500μm，较好为15～300μm，特好为20～250μm左右。
[晶片]
作为在本发明中使用的晶片1，例如有：由硅酮、化合物半导体构成的半导体晶片，由玻璃、陶瓷等绝缘材料构成的晶片。在作为晶片1使用半导体晶片时，例如使用表面侧形成有电路而背面侧被研磨加工的、如图4所示尚未经过切割等而单片化的晶片。就晶片1而言，由于例如100μm以下的极薄厚度的晶片仅在自身重力下就容易破损，因此能特别享有本发明的效果。
此外，在本发明中，将在保持切割前的晶片的轮廓形状的状态下按每个电路切断而形成的芯片13的集合体的状态称为单片化后的晶片(单片化晶片80)。
[保护用粘着片材]
在本发明的实施方式中使用的保护用粘着片材25可由实施者适当选择并使用在市场上贩卖的晶片研磨用粘着带(BG胶带)。具体地说，粘着片材是以树脂制膜为基材并在基材的单侧具有紫外线固化型等的再剥离性好的粘着剂层。
将保护用粘着片材25夹在固定夹具3的紧贴层31与晶片1之间层叠使用时，保护用粘着片材25采用较软质的树脂制膜作为基材，以便与紧贴层31同样通过抽吸而变形。保护用粘着片材25不层叠于固定夹具3的紧贴层31时，也可以将较硬质的树脂制膜作为基材使用。
[第一实施方式]
本发明的第一实施方式由如图3(A)所示的在固定夹具3的紧贴层31上夹着剥离片材22形成按照芯片键合粘接剂层24及晶片1的顺序层叠的状态的工序(工序1A)、如图3(B)所示的将上述晶片1及上述芯片键合粘接剂层24完全切断以形成芯片13的工序(工序1B)、以及如图3(C)所示的通过使上述固定夹具3的上述紧贴层31变形而将上述芯片13与上述芯片键合粘接剂层24一起从上述固定夹具3中拾取的工序(工序1C)组成。
本实施方式中提供的晶片1是在表面上形成电路后进行背面研磨的晶片。在进行背面研磨工序时，如图5所示，在晶片1的电路表面1a上粘贴用于保护回路的保护用粘着片材25，并如图6所示，通过反向研磨装置26研磨晶片1的背面，将晶片1调整成极薄的厚度、例如50μm左右。接着，如图7所示，在晶片1的研磨面上层叠粘接片材20的芯片键合粘接剂层24侧，并将保护用粘着片材25从晶片1的电路表面1a上剥离除去。然后，使晶片1上的剥离片材22侧和固定夹具3与紧贴层31相向接触，就能形成如图3(A)所示的工序1A中的层叠顺序的状态。
接着，如图3B所示，进行将晶片1及芯片键合粘接剂层24完全切断以形成芯片13的工序(工序1B)，形成芯片13。切断既可以通过通常的刀片切割法进行，也可以通过激光切割法进行。此外，还可以将晶片1和芯片键合粘接剂层24通过用专用的刀片进行的双重切割法进行切断。
将在固定夹具3上固定的晶片1以固定夹具3作为下表面的形态装载于切片机等切断装置的处理台。若是为防止晶片1脱落而不从固定夹具3的贯通孔38进行抽吸的构造，则能照搬使用包括采用通常的晶片固定方式的以往所使用的处理台的切断装置。处理台由多孔原材料构成时，只需屏蔽与贯通孔38抵接的那部分进行抽吸即可。这样就能用与现有方法大致相同的方式和方法进行切断工序。另外，由于芯片键合粘接剂层24和紧贴层31隔着剥离片材22层叠，因此能切入到剥离片材22那层，为提高生产性，可以降低切入深度的精度来加快速度。
接着，如图3(C)所示，通过使固定夹具3的紧贴层31变形来进行将芯片13与芯片键合粘接剂层24一起从固定夹具3中拾取的工序(工序1C)。
固定芯片13的固定夹具3从切断装置转装到拾取装置，进行拾取工序(工序1C)。在本实施方式中使用的拾取装置是用于处理固定夹具3的专用装置，具体地说，采用由本发明申请人申请的日本专利特愿2006-283983中披露的拾取装置。如图8所示，该申请的拾取装置100包括将固定夹具3固定的工作台51和将芯片13抽吸保持的吸附夹头70，工作台51具有将固定夹具3本体固定的吸附部50和用于与固定夹具3的贯通孔38连接并抽吸划分空间37的抽吸部52开口并能分别独立地进行吸附的构造。
固定夹具3以在拾取装置100的工作台51上使贯通孔38与抽吸部52对齐并由吸附部50吸附固定夹具3本体的方式固定。若将由真空装置4等产生的负压通过抽吸部52和贯通孔38施加到划分空间37，则紧贴层31朝划分空间37侧变形。在此，由于使用较软质的树脂制膜作为剥离片材22，因此如图3(C)所示，剥离片材22也会随着紧贴层31一起变形。由于在芯片13上粘接的芯片键合粘接剂层24不能变形，因此如图9所示，在剥离片材22与芯片键合粘接剂层24间的界面上，以仅在突起物36的位置上点接触的状态剥离。
在此，随着拾取的进行，即使固定夹具3上的存在芯片13的面积的比例发生很大的变化，芯片13的保持力也与所接触的紧贴层31的面积成比例。由于与每块芯片13点接触的紧贴层31的面积不会随着拾取的进行而发生变化，因此上述保持力到最后都是恒定的。
接着，吸附夹头70移动到规定的那一块芯片13的位置并与芯片表面相对，通过对吸附夹头70施加负压，芯片13以层叠有芯片键合粘接剂层24的状态由吸附夹头70吸附抓住(拾取)。
拾取后的芯片13既可以在引线框等的电路基板上直接进行芯片键合，也可以暂时用芯片分选带(日文：ダイソ—トテ—プ)等载片材料保持，再进行保管输送并进行芯片键合。
另外，在上述实施方式中，表示了在将固定夹具3和芯片键合粘接剂层24隔着剥离片材22层叠的状态下的方法，但也可以是在不隔着剥离片材22而直接层叠的状态下的方法。此时，只需将粘接片材20粘贴于晶片1后将剥离片材22剥离即可。此时，精密地进行切割，以使切入深度达到晶片1与紧贴层31间的界面。
此外，在上述实施方式中，将保护用粘着片材25在工序进行中剥离，以露出晶片1的电路表面1a的状态进行切断，但也可以不将保护用粘着片材25剥离而在拾取工序前后或者是进行芯片键合后剥离保护用粘着片材25。此时，保护用粘着片材25在切断工序中与晶片1和芯片键合粘接剂层24相同地被切断，但能防止切屑和刀片破损时的碎片等对晶片1的电路表面造成的损伤。切断后的保护用粘着片材25可另行利用剥离用粘着带进行剥离。
而且，在上述实施方式中，表示了在晶片1的背面研磨面上设有芯片键合粘接剂层24的结构，但也可以按照将芯片键合粘接剂层24粘贴在晶片1的电路表面1a上的结构的方法。此时，芯片键合工序采用将电路基板与芯片13的电路表面相对的倒装芯片粘结法，芯片键合粘接剂层24起到底层填料的作用。
此外，在上述实施方式中，采用晶片1侧在先粘贴芯片键合粘接剂层24后再与固定夹具3层叠的方法，但也可以是将芯片键合粘接剂层24先与固定夹具3层叠后再在芯片键合粘接剂层24的表面上层叠晶片1。
[第二实施方式]
接着对本发明的第二实施方式进行说明。
本发明的第二实施方式由如图10(A)所示的在固定夹具3的紧贴层31上通过保护用粘着片材25形成按照晶片1及粘接剂层24的顺序层叠的状态的工序(工序2A)、如图10(B)所示的将上述晶片1及上述芯片键合粘接剂层24完全切断以形成芯片13的工序(工序2B)、以及如图10(C)所示的通过使上述固定夹具3的上述紧贴层31变形而将上述芯片13与上述芯片键合粘接剂层24一起从上述固定夹具3中拾取的工序(工序2C)组成。
在本实施方式中也通过与第一实施方式相同的方式准备采用保护用粘着片材25且研磨成极薄的晶片1，并且在背面研磨面上粘贴粘接片材20。接着，使晶片的粘贴在电路表面1a上的保护用粘着片材25侧和固定夹具3与紧贴层31相向接触，并能形成在工序2A(图10(A))中的层叠顺序的状态。另外，不剥离粘接片材20的剥离片材22。
接着，进行将晶片1及芯片键合粘接剂层24完全切断以形成芯片13的工序(工序2B)，形成芯片13。本实施方式中进行的切断能照搬使用上述第一实施方式中的切断方式和方法。而且，由于在芯片键合粘接剂层24上层叠有剥离片材22，因此剥离片材22也被切断。剥离片材22在切断工序中起到保护芯片键合粘接剂层24免受切屑污染等的作用。
此外，由于晶片1和紧贴层31隔着保护用粘着片材25层叠，因此能切入到保护用粘着片材25那层，为提高生产性，可以降低切入深度的精度来加快速度。切断工序结束后，使用剥离用的粘着带等剥离除去芯片键合粘接剂层24上的剥离片材22。
接着，通过使固定夹具3的紧贴层31变形来进行将芯片13与芯片键合粘接剂层24一起从固定夹具3中拾取的工序(工序2C)。在本实施方式中使用的拾取装置也可以使用与在第一实施方式中使用的装置相同的装置。
固定夹具3以在拾取装置100的工作台51上使贯通孔38与抽吸部52对齐并由吸附部50吸附固定夹具3本体的方式固定。若将由真空装置4等产生的负压通过抽吸部52和贯通孔38施加到划分空间37，则紧贴层31朝划分空间侧变形。在此，由于保护用粘接片材25采用一般的软质的树脂制膜作为其原材料，因此保护用粘着片材25也会随着紧贴层31一起变形。由于芯片13自身不能变形，因此保护用粘着片材25以仅在突起物36的位置上点接触的状态剥离(图10(C))。
接着，将吸附夹头70移动到规定的那一块芯片的位置并与芯片上的芯片键合粘接剂层24的表面相对，通过对附夹头70施加负压，芯片13以层叠有芯片键合粘接剂层24的状态由吸附夹头70吸附抓住(拾取)。
拾取后的芯片13既可以在引线框等的电路基板上直接进行芯片键合，也可以暂时用芯片分选带等载片材料保持后，再进行保管输送并进行芯片键合。
另外，在上述第二实施方式中，表示了在将固定夹具3和晶片1隔着保护用粘着片材25层叠的状态下的方法，但也可以是在不隔着保护用粘着片材25而直接层叠的状态下的方法。此时，只需将粘接片材20粘贴于晶片1后将保护用粘着片材25剥离即可。此时，精密地进行切割，以使切入深度达到晶片1与紧贴层31间的界面。此外，在上述第二实施方式中，在切断工序后将剥离片材22剥离，但也可以在向固定夹具3层叠前、切断工序前或拾取工序后将剥离片材22剥离。
而且，在上述第二实施方式中，表示了在晶片1的背面研磨面上设有芯片键合粘接剂层24的结构，但也可以按照将芯片键合粘接剂层24粘贴在晶片1的电路表面上的结构的方法。此时，芯片键合工序采用将电路基板与芯片13的电路表面相对的倒装芯片粘结法，芯片键合粘接剂层24起到底层填料的作用。
此外，在上述第二实施方式中，采用晶片1侧在先粘贴粘接片材20后再与固定夹具3层叠的方法，但也可以是将芯片1先与固定夹具3层叠后再在粘接片材20的芯片键合粘接剂层24上层叠晶片1。
[第三实施方式]
接着对本发明的第三实施方式进行说明。
本发明的第三实施方式由如图11(A)所示的在固定夹具3的紧贴层31上隔着剥离片材22形成按照粘接剂层24及单片化后的晶片80顺序层叠的状态的工序(工序3A)、如图11(B)所示的将上述芯片键合粘接剂层24按照芯片的外形完全切断的工序(工序3B)、以及如图11(C)所示的通过使上述固定夹具3的上述紧贴层31变形来将上述芯片13与上述芯片键合粘接剂层24一起从上述固定夹具3中拾取的工序(工序3C)组成。
本实施方式中提供的单片化后的晶片80是通过先切割法制得的。具体地说，是对晶片1的电路表面侧进行深度超过目标芯片厚度的半切割，在电路表面粘贴保护用粘着片材25并对背面侧进行研磨以达到目标厚度，通过同时进行薄片化和晶片1的单片化制得的。由先切割法制得的芯片不容易发生芯片缺失，此外与由通常方法制得的芯片相比抗弯强度要强，因此，能得到可靠性更高的半导体装置。
接着，在单片化后的晶片80的背面研磨面上粘贴粘接片材20的芯片键合粘接剂层24侧，再使粘接片材20的剥离片材22侧和固定夹具3与紧贴层31相向接触。在此，如图12所示，保护用粘着片材25从晶片80的电路表面上剥离除去，能形成在工序3A(图11(A))中的层叠顺序的状态。
接着，进行将芯片键合粘接剂层24按照单片化后的各芯片的外形完全切断的工序(工序3B)。切断既可以通过通常的刀片切割法进行，也可以通过激光切割法进行。另外，由于芯片键合粘接剂层24和紧贴层31隔着剥离片材22层叠，因此能切割到剥离片材22那层，为提高生产性，可以降低切入深度的精度来加快速度。
接着，通过使固定夹具3的紧贴层31变形来进行将芯片13与芯片键合粘接剂层24一起从固定夹具3中拾取的工序(工序3C)。在本实施方式中使用的拾取装置也可以使用与在第一实施方式中使用的装置相同的装置。
固定夹具3以在拾取装置100的工作台51上使贯通孔38与抽吸部52对齐并由吸附部50吸附固定夹具3本体的方式固定。若将由真空装置4等产生的负压通过抽吸部52和贯通孔38施加到划分空间37，则紧贴层31朝划分空间侧变形。在此，由于使用较软质的树脂制膜作为剥离片材22，因此剥离片材22也会随着紧贴层31一起变形。由于在芯片13上粘接的芯片键合粘接剂层24不能变形，因此在剥离片材22与芯片键合粘接剂层24间的界面上，以仅在突起物36的位置上点接触的状态剥离(图11(C))。
接着，将吸附夹头70移动到规定的那一块芯片13的位置并与芯片表面相对，通过对吸附夹头70施加的负压，芯片13以层叠有芯片键合粘接剂层24的状态由吸附夹头70吸附抓住(拾取)。
拾取后的芯片13既可以在引线框等的电路基板上直接进行芯片键合，也可以暂时用芯片分选带等载片材料保持后，再进行保管输送并进行芯片键合。
另外，在上述第三实施方式中，通过先切割法准备单片化后的晶片80，但也可以使用通过其他方法准备的单片化后的晶片80。具体地说，在晶片1的电路表面粘贴保护用粘着片材25并进行背面研磨，接着固定保护用粘着片材25侧并从晶片1的研磨面侧进行切割，接着在单片化后的晶片80的背面研磨面上粘贴粘接片材20的芯片键合粘接剂层24，再使粘接片材20的剥离片材22侧和固定夹具3与紧贴层31相向接触，此后通过将保护用粘着片材25从晶片80的电路表面上剥离除去，便能形成第三实施方式的层叠顺序的状态。
此外，在上述第三实施方式中，表示了在将固定夹具3和芯片键合粘接剂层24隔着剥离片材22层叠的状态下的方法，但也可以是在不隔着剥离片材22而直接层叠的状态下的方法。此时，只需将粘接片材20粘贴于晶片1后将剥离片材22剥离即可。此时，精密地进行切割，以使切入深度达到芯片键合粘接剂层24与紧贴层31间的界面。
而且，在上述第三实施方式中，在固定夹具3上层叠晶片80后剥离保护用粘着片材25，但也可以在将粘接片材20粘贴于晶片80后剥离保护用粘着片材25，此外还可以在切断工序完成后在芯片键合前后剥离保护用粘着片材25。在切断工序完成后进行剥离时，在切断工程中保护用粘着片材25也与芯片键合粘接剂层24相同通过切断工序被切断，但能防止切屑和刀片破损时的破片等对芯片13的电路表面造成的损伤。切断后的保护用粘着片材25可另行利用剥离用粘着带进行剥离。
此外，在上述第三实施方式中，表示了在单片化晶片80的背面研磨面上设有芯片键合粘接剂层24的结构，但也可以按照将芯片键合粘接剂层24粘贴在单片化晶片80的电路表面上的结构的方法。此时，芯片键合工序采用将电路基板与芯片13的电路表面相对的倒装芯片粘结法，芯片键合粘接剂层24起到底层填料的作用。
而且，在上述第三实施方式中，采用单片化晶片80侧在先粘贴芯片键合粘接剂层24后再与固定夹具3层叠的方法，但也可以是将芯片键合粘接剂层24先与固定夹具3层叠后再在芯片键合粘接剂层24的表面上层叠单片化晶片80。
[第四实施方式]
接着对本发明的第四实施方式进行说明。
本发明的第四实施方式由如图13(A)所示的在固定夹具3的紧贴层31上隔着保护用粘着片材25形成按照单片化后的晶片80及粘接剂层24的顺序层叠的状态的工序(工序4A)、如图13(B)所示的将上述芯片键合粘接剂层24按照芯片的外形完全切断的工序(工序4B)、以及如图13(C)所示的通过使上述固定夹具3的上述紧贴层31变形来将上述芯片13与上述芯片键合粘接剂层24一起从上述固定夹具3中拾取的工序(工序4C)组成。
本实施方式中提供的单片化晶片80是与第三实施方式用同样方式制得，较好的是由先切割法制得。接着，在单片化晶片80的背面研磨面上粘贴粘接片材20的芯片键合粘接剂层24侧，再使单片化晶片80上的保护用粘着片材25和固定夹具3与紧贴层31相向接触，形成在工序4A(图13(A))中的层叠顺序的状态。
接着，进行将芯片键合粘接剂层24按照单片化后的各芯片的外形完全切断的工序(工序4B)。切断既可以通过通常的刀片切割法进行，也可以通过激光切割法进行。由于在芯片键合粘接剂层24上层叠有剥离片材22，因此一起进行切断。剥离片材22在切断工序中起到保护芯片键合粘接剂层24免受切屑污染等的作用。切断工序结束后，使用剥离用的粘着带等剥离除去芯片键合粘接剂层24上的剥离片材22。
接着，通过使固定夹具3的紧贴层31变形来进行将芯片13与芯片键合粘接剂层24一起从固定夹具3中拾取的工序(工序4C)。在本实施方式中使用的拾取装置也可以使用与在第一实施方式中使用的装置相同的装置。
固定夹具3以在拾取装置100的工作台51上使贯通孔38与抽吸部52对齐并由吸附部50吸附固定夹具3本体的方式固定。若将由真空装置4等产生的负压通过抽吸部52和贯通孔38施加到划分空间37，则紧贴层31朝划分空间侧变形。在此，由于保护用粘着片材25采用一般的软质的树脂制膜作为其原材料，因此保护用粘着片材25也会随着紧贴层31一起变形。由于芯片13自身不能变形，因此保护用粘着片材25以仅在突起物36的位置上点接触的状态剥离(图13(C))。
接着，将吸附夹头70移动到规定的那一块芯片的位置并与芯片上的芯片键合粘接剂层24的表面相对，通过对吸附夹头70施加负压，芯片13以层叠有芯片键合粘接剂层24的状态由吸附夹头70吸附抓住(拾取)。
拾取后的芯片13既可以在引线框等的电路基板上直接进行芯片键合，也可以暂时用芯片分选带等载片材料保持后，再进行保管输送并进行芯片键合。
另外，在上述第四实施方式中，表示了在将固定夹具3和芯片键合粘接剂层24隔着保护用粘着片材25层叠的状态下的方法，但也可以是在不隔着保护用粘着片材25而直接层叠的状态下的方法。此时，只需将粘接片材20粘贴于单片化晶片80后将保护用粘着片材25剥离即可。此外，在上述第四实施方式中，将剥离片材22在切断工序进行后剥离，但也可以在将粘接片材20粘贴于单片化晶片80后将剥离片材22剥离，此外也可以在切断工序结束后进行芯片键合前后将剥离片材22剥离。
而且，在上述第四实施方式中，表示了在单片化晶片80的背面研磨面上设有芯片键合粘接剂层24的结构，但也可以按照将芯片键合粘接剂层24粘贴在单片化晶片80的电路表面上的结构的方法。此时，芯片键合工序采用将电路基板与芯片13的电路表面相对的倒装芯片粘结法，芯片键合粘接剂层24起到底层填料的作用。
此外，在上述第四实施方式中，采用单片化晶片80侧在先粘贴芯片键合粘接剂层24后再与固定夹具3层叠的方法，但也可以是将芯片键合粘接剂层24先与固定夹具3层叠后再在芯片键合粘接剂层24的表面上层叠晶片80。
在本发明的任一实施方式中都只需利用吸附夹头70的抽吸力便能拾取芯片13，不存在由细针上顶芯片时产生的芯片13的损伤。此外，即使不断拾取芯片13，在固定夹具3上留下的芯片13的紧贴状态也不会变化，因此，在拾取的后半阶段不需要为了防止芯片13位置发生偏移而进行调整吸附力这样的作业。因此，即使是加工得非常薄的芯片13也能进行带粘接剂的芯片13的拾取，能安全地向芯片键合工序移送。

Claims (8)

1.一种带粘接剂芯片的制造方法，在固定夹具的紧贴层上层叠有芯片键合粘接剂层及晶片的状态下，将所述晶片及所述芯片键合粘接剂层完全切断以形成芯片，并通过使所述固定夹具的所述紧贴层变形将所述芯片与所述芯片键合粘接剂层一起从所述固定夹具拾取，其特征在于，
所述固定夹具包括：
所述紧贴层；以及
夹具基台，在该夹具基台的一个表面上有多个突起物且在该一个表面的外周部有高度与该突起物的高度大致相同的侧壁，
所述紧贴层在所述夹具基台的有所述突起物的表面上层叠并在所述侧壁的上表面粘接，
在所述夹具基台的有所述突起物的表面形成有由所述紧贴层、所述突起物及所述侧壁构成的划分空间，
所述夹具基台设有至少一个使外部和所述划分空间贯通的贯通孔，并能通过经由所述固定夹具的所述贯通孔抽吸所述划分空间内的空气使所述紧贴层变形。
2.如权利要求1所述的带粘接剂芯片的制造方法，其特征在于，
在所述固定夹具的所述紧贴层上隔着剥离片材形成按照所述芯片键合粘接剂层及所述晶片的顺序层叠的状态。
3.如权利要求1所述的带粘接剂芯片的制造方法，其特征在于，
在所述固定夹具的所述紧贴层上隔着保护用粘着片材形成按照所述晶片及所述芯片键合粘接剂层的顺序层叠的状态。
4.如权利要求1或3所述的带粘接剂芯片的制造方法，其特征在于，
在所述固定夹具的所述紧贴层上形成按照所述晶片、所述芯片键合粘接剂层以及用于保护所述芯片键合粘接剂层的剥离片材的顺序层叠的状态。
5.一种带粘接剂芯片的制造方法，在固定夹具的紧贴层上层叠有芯片键合粘接剂层及单片化后的晶片的状态下，将所述芯片键合粘接剂层按照芯片的外形完全切断，并通过使所述固定夹具的所述紧贴层变形将所述芯片与所述芯片键合粘接剂层一起从所述固定夹具拾取，其特征在于，
所述固定夹具包括：
所述紧贴层；以及
夹具基台，在该夹具基台的一个表面上有多个突起物且在该一个表面的外周部有高度与该突起物的高度大致相同的侧壁，
所述紧贴层在所述夹具基台的有所述突起物的表面上层叠并在所述侧壁的上表面粘接，
在所述夹具基台的有所述突起物的表面形成有由所述紧贴层、所述突起物及所述侧壁构成的划分空间，
所述夹具基台设有至少一个使外部和所述划分空间贯通的贯通孔，并能通过经由所述固定夹具的所述贯通孔抽吸所述划分空间内的空气使所述紧贴层变形。
6.如权利要求5所述的带粘接剂芯片的制造方法，其特征在于，
在所述固定夹具的所述紧贴层上隔着剥离片材形成按照所述芯片键合粘接剂层及单片化后的晶片的顺序层叠的状态。
7.如权利要求5所述的带粘接剂芯片的制造方法，其特征在于，
在所述固定夹具的所述紧贴层上隔着保护用粘着片材形成按照单片化后的晶片及所述芯片键合粘接剂层的顺序层叠的状态。
8.如权利要求5或7所述的带粘接剂芯片的制造方法，其特征在于，
在所述固定夹具的所述紧贴层上形成按照单片化后的所述晶片、所述芯片键合粘接剂层以及用于保护所述芯片键合粘接剂层的剥离片材的顺序层叠的状态。
CN2008800122285A 2007-04-17 2008-04-15 带粘接剂芯片的制造方法 Expired - Fee Related CN101657890B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007108150A JP5196838B2 (ja) 2007-04-17 2007-04-17 接着剤付きチップの製造方法
JP108150/2007 2007-04-17
PCT/JP2008/057312 WO2008129976A1 (ja) 2007-04-17 2008-04-15 接着剤付きチップの製造方法

Publications (2)

Publication Number Publication Date
CN101657890A true CN101657890A (zh) 2010-02-24
CN101657890B CN101657890B (zh) 2012-06-06

Family

ID=39875505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800122285A Expired - Fee Related CN101657890B (zh) 2007-04-17 2008-04-15 带粘接剂芯片的制造方法

Country Status (6)

Country Link
US (1) US8691666B2 (zh)
JP (1) JP5196838B2 (zh)
KR (1) KR101399690B1 (zh)
CN (1) CN101657890B (zh)
TW (1) TWI470727B (zh)
WO (1) WO2008129976A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556399A (zh) * 2018-05-31 2019-12-10 浙江清华柔性电子技术研究院 柔性器件的过渡装置、制备方法及柔性器件贴片的方法
CN113165121A (zh) * 2019-03-26 2021-07-23 琳得科株式会社 半导体装置的制造方法以及层叠体

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP5318557B2 (ja) * 2008-12-24 2013-10-16 信越ポリマー株式会社 保持治具
KR101071180B1 (ko) * 2009-04-03 2011-10-10 한국생산기술연구원 반도체 웨이퍼 관통 비아홀 내의 금속 필링장치 및 이를 이용한 필링방법
JP5419226B2 (ja) * 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
JP5744434B2 (ja) * 2010-07-29 2015-07-08 日東電工株式会社 加熱剥離シート一体型半導体裏面用フィルム、半導体素子の回収方法、及び半導体装置の製造方法
JP5757649B2 (ja) * 2011-02-14 2015-07-29 信越ポリマー株式会社 保持治具
JP5767052B2 (ja) * 2011-07-29 2015-08-19 リンテック株式会社 転写装置および転写方法
JP2013102126A (ja) * 2011-10-14 2013-05-23 Fuji Electric Co Ltd 半導体装置の製造方法および半導体装置の製造装置
JP2013191781A (ja) * 2012-03-14 2013-09-26 Fuji Electric Co Ltd 半導体製造装置および半導体製造装置の制御方法
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
KR102077248B1 (ko) * 2013-01-25 2020-02-13 삼성전자주식회사 기판 가공 방법
US9902092B2 (en) * 2013-11-26 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Vacuum carrier module, method of using and process of making the same
CN104724336B (zh) * 2013-12-19 2017-01-04 福士瑞精密工业(晋城)有限公司 下料机构
JP6176883B2 (ja) * 2014-07-09 2017-08-09 信越ポリマー株式会社 薄板の保持治具
US9196520B1 (en) * 2014-08-01 2015-11-24 Freescale Semiconductor, Inc. Tape release systems and methods for semiconductor dies
US9478453B2 (en) 2014-09-17 2016-10-25 International Business Machines Corporation Sacrificial carrier dicing of semiconductor wafers
US10446728B2 (en) * 2014-10-31 2019-10-15 eLux, Inc. Pick-and remove system and method for emissive display repair
JP6510461B2 (ja) * 2016-05-25 2019-05-08 日本特殊陶業株式会社 基板保持装置
WO2018097036A1 (ja) * 2016-11-25 2018-05-31 三井化学東セロ株式会社 粘着性積層フィルムおよび電子装置の製造方法
JP6399124B2 (ja) * 2017-03-07 2018-10-03 大日本印刷株式会社 粘着剤硬化装置および粘着剤硬化方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
JP7030663B2 (ja) 2018-09-12 2022-03-07 株式会社東芝 半導体装置及び荷電粒子線露光装置
KR102594542B1 (ko) * 2018-10-31 2023-10-26 세메스 주식회사 다이 이젝팅 장치
DE102018221148A1 (de) 2018-12-06 2020-06-10 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters und Substratadapter zum Verbinden mit einem Elektronikbauteil
TWI749465B (zh) * 2020-02-14 2021-12-11 聚積科技股份有限公司 積體電路的轉移封裝方法
JP7536395B2 (ja) 2020-06-17 2024-08-20 株式会社ディスコ チャックテーブル、ウェーハ保持方法及びチャックテーブルの製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4778326A (en) * 1983-05-24 1988-10-18 Vichem Corporation Method and means for handling semiconductor and similar electronic devices
JP2680364B2 (ja) * 1988-08-05 1997-11-19 株式会社日立製作所 半導体装置の製造方法
JPH0689912A (ja) * 1992-09-08 1994-03-29 Fujitsu Ltd 半導体チップ剥離治具及び半導体チップの剥離方法
JP2001060618A (ja) * 1999-08-20 2001-03-06 Canon Inc 基板吸着保持方法、基板吸着保持装置および該基板吸着保持装置を用いた露光装置ならびにデバイスの製造方法
JP3748375B2 (ja) * 2000-11-24 2006-02-22 シャープ株式会社 半導体チップのピックアップ装置
JP4266106B2 (ja) 2001-09-27 2009-05-20 株式会社東芝 粘着性テープの剥離装置、粘着性テープの剥離方法、半導体チップのピックアップ装置、半導体チップのピックアップ方法及び半導体装置の製造方法
JP4137471B2 (ja) * 2002-03-04 2008-08-20 東京エレクトロン株式会社 ダイシング方法、集積回路チップの検査方法及び基板保持装置
TWI225279B (en) * 2002-03-11 2004-12-11 Hitachi Ltd Semiconductor device and its manufacturing method
AU2003249592A1 (en) * 2002-07-17 2004-02-02 Matsushita Electric Industrial Co., Ltd Method and apparatus for picking up semiconductor chip and suction and exfoliation tool up therefor
JP4447206B2 (ja) * 2002-10-18 2010-04-07 株式会社ディスコ 半導体ウエーハ保護ユニット及び半導体ウエーハ処理方法
JP4599075B2 (ja) * 2003-03-26 2010-12-15 株式会社東芝 半導体製造装置及び半導体装置の製造方法
SG116533A1 (en) * 2003-03-26 2005-11-28 Toshiba Kk Semiconductor manufacturing apparatus and method of manufacturing semiconductor device.
JP2004311576A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP4405211B2 (ja) * 2003-09-08 2010-01-27 パナソニック株式会社 半導体チップの剥離装置、剥離方法、及び半導体チップの供給装置
JP4776189B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 ウエハ加工用テープ
JP2006245351A (ja) * 2005-03-04 2006-09-14 Nitta Ind Corp 半導体チップの製造方法
KR20080050387A (ko) * 2005-07-28 2008-06-05 쿄세라 코포레이션 시료 유지 도구, 이것을 이용한 시료 흡착 장치, 및 이것을이용한 시료 처리 방법
KR101426572B1 (ko) * 2006-03-15 2014-08-05 신에츠 폴리머 가부시키가이샤 보유 지그, 반도체 웨이퍼의 연삭 방법
JP2008103493A (ja) 2006-10-18 2008-05-01 Lintec Corp チップのピックアップ方法及びピックアップ装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110556399A (zh) * 2018-05-31 2019-12-10 浙江清华柔性电子技术研究院 柔性器件的过渡装置、制备方法及柔性器件贴片的方法
CN110556399B (zh) * 2018-05-31 2020-10-27 浙江清华柔性电子技术研究院 柔性器件的过渡装置、制备方法及柔性器件贴片的方法
CN113165121A (zh) * 2019-03-26 2021-07-23 琳得科株式会社 半导体装置的制造方法以及层叠体
CN113165121B (zh) * 2019-03-26 2023-12-05 琳得科株式会社 半导体装置的制造方法以及层叠体

Also Published As

Publication number Publication date
US8691666B2 (en) 2014-04-08
JP5196838B2 (ja) 2013-05-15
WO2008129976A1 (ja) 2008-10-30
KR101399690B1 (ko) 2014-06-27
KR20100016559A (ko) 2010-02-12
CN101657890B (zh) 2012-06-06
US20100144120A1 (en) 2010-06-10
TW200901365A (en) 2009-01-01
TWI470727B (zh) 2015-01-21
JP2008270345A (ja) 2008-11-06

Similar Documents

Publication Publication Date Title
CN101657890B (zh) 带粘接剂芯片的制造方法
CN1147555C (zh) 双面涂覆的压敏粘合片及其使用方法
JP5027460B2 (ja) ウエハの接着方法、薄板化方法、及び剥離方法
KR100759687B1 (ko) 기판의 박판화 방법 및 회로소자의 제조방법
CN101529575A (zh) 芯片的拾取方法及拾取装置
KR101486104B1 (ko) 작업물 반송 방법 및 작업물 전달 기구를 갖는 장치
TWI347659B (en) Laminated sheet
EP1107299A3 (en) Process for producing semiconductor devices
KR20050053020A (ko) 기판의 첩부방법
CN101529577A (zh) 固定夹具及芯片的拾取方法以及拾取装置
KR19990071818A (ko) 반도체웨이퍼의 가공방법과 ic카드의 제조방법 및 캐리어
KR102535477B1 (ko) 다이본드 다이싱 시트
KR101186097B1 (ko) 반도체웨이퍼의 보호구조, 반도체웨이퍼의 보호 방법, 이들에 이용하는 적층 보호시트 및 반도체웨이퍼의 가공방법
JP4316187B2 (ja) 脆質材料の剥離方法及び剥離装置
JP5023664B2 (ja) 半導体装置の製造方法
JP2007250790A (ja) 半導体チップの製造方法
JP2005216948A (ja) 半導体装置の製造方法および製造装置
JP2012182313A (ja) チップ状部品のピックアップ方法
TWI309863B (en) Method for cutting a wafer and semiconductor package
WO2004012247A1 (ja) 半導体装置の製造方法
JP2003224085A (ja) 半導体チップのピックアップ方法
JP2010219267A (ja) 半導体装置の製造方法
JP2009187969A (ja) 基板の加工方法
KR20050098533A (ko) 얇은 두께의 웨이퍼에 대한 반도체 패키지 방법
JP2003338476A (ja) 脆質材料の貼合方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120606

Termination date: 20140415