CN101593682B - 离子注入方法及半导体器件的制造方法 - Google Patents
离子注入方法及半导体器件的制造方法 Download PDFInfo
- Publication number
- CN101593682B CN101593682B CN200810112805A CN200810112805A CN101593682B CN 101593682 B CN101593682 B CN 101593682B CN 200810112805 A CN200810112805 A CN 200810112805A CN 200810112805 A CN200810112805 A CN 200810112805A CN 101593682 B CN101593682 B CN 101593682B
- Authority
- CN
- China
- Prior art keywords
- ion
- semiconductor substrate
- photoresist layer
- ion implantation
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种离子注入方法,包括:提供半导体衬底;在所述半导体衬底上形成光刻胶层;图形化所述光刻胶层,形成具有倾斜的侧壁的、用于定义半导体衬底中离子注入区域的开口;对所述开口底部的半导体衬底执行离子注入工艺;其中,所述侧壁与所述待注入区域表面的夹角为钝角。本发明还提供一种半导体器件的制造方法。本发明能够减少或消除离子注入工艺离子光刻胶层散射引起的注入到半导体衬底中的离子。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种离子注入方法及半导体器件的制造方法。
背景技术
金属氧化物半导体器件由于其低功耗、快速响应特性而被广泛的应用于计算机、通讯、存储等领域。典型的金属氧化物半导体器件包括栅极、源极和漏极。为提高金属氧化物半导体器件电学方面的性能,有的金属氧化物半导体晶体管还具有漏极延伸区域(Drain extend region)。
源极、漏极以及上述的漏极延伸区域一般通过离子注入工艺形成,因而,离子注入的工艺条件决定形成的源极、漏极以及漏极延伸区域的电学特性,进而决定形成的金属氧化物半导体器件的电学性能。通过调整离子注入的工艺条件可以调整形成的金属氧化物半导体器件的性能。例如,在专利号为US 6,767,778 B2的美国专利中,公开了一种金属氧化物半导体器件中的源极和漏极的形成方法,通过两步离子注入工艺形成源极和漏极,第二步离子注入工艺的能量较第一步大,而剂量较小,以此减小源漏极与半导体衬底交界处的离子浓度梯度,从而减小源极和漏极的结电容,提高形成的半导体器件的性能。
现有的离子注入工艺一般需要通过光刻工艺在半导体器件上形成光刻图形,以定义(或限定)出待注入区域,然后在离子注入设备中执行离子注入工艺,在待注入区域中注入目标离子。图1至图3为现有的一种离子注入工艺的各步骤相应的结构的剖面图。
请参考图1,在半导体衬底10上形成光刻胶层12。
请参考图2,通过光刻工艺在所述光刻胶层12中形成开口14,所述开口14底部为待注入区域,该区域可以用于形成源极、漏极或阱区等。
请参考图3,将所述半导体衬底10置于离子注入设备,执行离子注入工艺,在所述开口底部的半导体衬底10中注入目标离子,形成掺杂区。而所述半导体衬底10其它区域由于被光刻胶层所覆盖,不会被注入离子。
所述的离子注入工艺中,先通过光刻胶层12定义出待注入区域,然后再执行离子注入,注入的离子以和半导体衬底10的表面固定的角度(例如90度)于被植入。然而,在所述的离子注入工艺中,轰击到所述开口14区域以外的光刻胶层12中的部分离子会发生散射而改变角度,并沿着所述开口14的侧壁穿出所述光刻胶层12,进而被植入到所述半导体衬底10中,这不但使半导体衬底10中的注入的离子剂量发生了变化,且由于散射角度的不确定性,使得注入到半导体衬底10中的离子不再限制于开口14底部的区域,进而影响形成的金属氧化物半导体器件的特性。
例如,对金属氧化物半导体器件,在执行源极和漏极注入时,会有部分离子进入到光刻胶层20中,并与光刻胶层20中的分子作用产生散射,被散射的离子会穿出所述光刻胶层20之后,进入到所述栅极22以下的半导体衬底10中,使得源极和漏极的区域扩大,导电沟道区域变小,影响形成的半导体器件的阈值电压和饱和电流,如图4的示意图所示。
发明内容
本发明提供一种离子注入方法及半导体器件的制造方法,以改善现有的离子注入工艺中光刻胶层中离子散射对对离子注入工艺的影响。
本发明提供的一种离子注入方法,包括:提供半导体衬底;在所述半导体衬底上形成抗反射层;在所述半导体衬底上形成光刻胶层;图形化所述光刻胶层,形成用于定义半导体衬底中离子注入区域的开口,所述开口的侧壁是倾斜的;对所述开口底部的半导体衬底执行离子注入工艺;其中,所述侧壁与所述待注入区域表面的夹角为钝角,以减少或消除离子注入工艺中由所述开口侧壁穿出而注入到开口底部的半导体衬底中的离子;所述抗反射层用于阻挡穿出所述开口侧壁的离子进入到半导体衬底中。
可选的,图形化所述光刻胶层,形成所述开口的步骤如下:
将具有所述光刻胶层的半导体衬底置于曝光设备中;选用偏离最佳曝光焦距的焦距,通过具有开口图案的掩模板对所述光刻胶层进行曝光;对完成曝光的光刻胶层执行显影工艺;执行完所述显影工艺后,对所述光刻胶层执行烘烤工艺。
可选的,通过调整曝光焦距,使所述光刻胶层表面朝向曝光设备的成像透镜方向偏离聚焦平面执行曝光工艺,使形成的所述开口具有倾斜的侧壁。
可选的,通过调整烘烤工艺的温度,使所述的烘烤工艺的温度大于形成垂直侧壁时的烘烤的温度执行烘烤工艺,使形成的所述开口具有倾斜的侧壁。
可选的,通过调整曝光设备焦距使所述光刻胶层表面朝向曝光设备的成像透镜方向偏离聚焦平面,和调整烘烤工艺的温度使所述的烘烤工艺的温度大于形成垂直侧壁时的烘烤的温度相结合的方法,使所述开口具有倾斜的侧壁。
可选的,在所述形成光刻胶层之前,在所述半导体衬底上先形成缓冲层。
可选的,所述夹角大于90℃小于120℃。
可选的,所述离子注入工艺为源极和漏极离子注入工艺、阱离子注入工艺、轻掺杂漏极离子注入工艺、调整阈值电压的离子注入工艺或改善抗击穿能力的离子注入工艺。
本发明还提供一种半导体器件的制造方法,包括离子注入工艺,且至少一离子注入工艺为上述任一技术方案所述的离子注入方法。
与现有技术相比,上述技术方案的其中一个具有以下优点:
在执行离子注入工艺之前,通过光刻工艺形成具有倾斜侧壁的、用于定义注入区域的开口,在执行离子注入工艺时,可增加进入到所述光刻胶层中的离子散射几率,使朝向所述开口侧壁散射的离子会发生两次或多次散射,这一方面可减小被散射离子能量,使其在光刻胶层中运动的速度下降,以至于有些离子不能穿出该光刻胶层;另一方面可改变离子散射角度,使其不会由所述开口侧壁穿出;从而可减少或消除离子注入工艺中由所述开口侧壁穿出而注入到开口底部的半导体衬底中的离子,使得半导体衬底中注入的离子的剂量和注入的区域可控性提高,进而使得形成的半导体器件的电学性能提高,电学稳定性增加;
此外,也使得该离子注入工艺可重复性提高,形成的半导体器件的良率提升。
附图说明
图1至图3为现有的一种离子注入工艺的各步骤相应的结构的剖面图;
图4为现有的离子注入工艺中被散射的离子穿出光刻胶层之后进入到栅极以下的半导体衬底中的示意图;
图5为本发明的离子注入工艺的实施例的流程图;
图6至图9为应用本发明的离子注入工艺形成源极和漏极的实施例的各步骤相应的结构的剖面示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
在金属氧化物半导体器件的制造方法中,需要多步离子注入工艺,例如阱区(N阱或P阱)形成、源漏极形成、轻掺杂区域形成等均需要通过离子注入工艺来实现。离子注入工艺在金属氧化物半导体器件的制造工艺中有着举足轻重的地位。
离子注入工艺的工艺条件对形成的金属氧化物半导体器件的电学性能有着较大的影响,如何通过控制、调整以及改变离子注入工艺条件,使得离子注入工艺后注入的离子能够达到目标剂量,且位于目标区域,以使形成的离子注入区域的电学特性满足形成的金属氧化物半导体器件的需要,是业界技术人员不得不面临的问题。
本发明提供一种离子注入方法,通过在半导体衬底上形成光刻胶层,然后对所述光刻胶进行图形化,形成具有倾斜侧壁的、用于定义半导体衬底中离子注入区域的开口,再执行相应的离子注入工艺;其中,所述的侧壁与所述待注入区域表面的夹角为钝角。
由于所述的开口具有倾斜的侧壁,在执行离子注入工艺时,可增加进入到所述光刻胶层中的离子散射几率,使朝向所述开口侧壁散射的离子会发生两次或多次散射,这一方面可减小被散射离子能量,使其在光 刻胶层中运动的速度下降,以至于有些离子不能穿出该光刻胶层;另一方面可改变离子散射角度,使其不会由所述开口侧壁穿出。也就是说,本发明的核心在于在执行离子注入工艺时,用于定义离子注入区域的开口具有倾斜侧壁,从而可减少或消除离子注入工艺中由所述开口侧壁穿出而注入到开口底部的半导体衬底中的离子,使得半导体衬底中注入的离子的剂量和注入的区域可控性提高,进而使得形成的半导体器件的电学性能提高,电学稳定性增加。
下面结合流程图和剖面图对本发明的离子注入方法进行详细描述。
图5为本发明的离子注入方法的实施例的流程图。
请参考图5,步骤S100,提供半导体衬底。步骤S110,在所述半导体衬底上形成光刻胶层。步骤S120,图形化所述光刻胶层,形成具有倾斜的侧壁的、用于定义半导体衬底中离子注入区域的开口;其中,所述侧壁与所述待注入区域表面的夹角为钝角。步骤S130,对所述开口底部的半导体衬底执行离子注入工艺。
下面以NMOS的源极和漏极的离子注入工艺为例说明本发明的离子注入方法。应当说明的是,本发明的离子注入方法并不限于下面所述的NMOS源极和漏极离子注入工艺,还可以应用于PMOS源极和漏极的离子注入工艺,或金属氧化物半导体器件的制造工艺中的其它的需要光刻胶图案定义注入区域的离子注入工艺中,例如,阱离子注入工艺、轻掺杂漏极离子注入工艺、调整阈值电压的离子注入工艺或改善抗击穿能力的离子注入工艺等;本领域技术人员能够根据本发明的教导应用到其它的离子注入的步骤中,并做出相应的变更,这些均应当包含在本发明的保护范围之中。
请参考图6,提供半导体衬底100,所述的半导体衬底100可以是单晶硅、多晶硅或非晶硅;所述半导体衬底100也可以是硅、锗、砷化镓或硅锗化合物;该半导体衬底100还可以具有外延层或绝缘层上硅结构。所述的半导体衬底100还可以是其它半导体材料,这里不再一一列举。
在所述半导体衬底100中具有P阱102,所述P阱102可以用本领 域技术人员所习知的方法形成,例如,在半导体衬底100上先通过光刻工艺定义出形成P阱102的区域,然后进行离子注入,形成P阱102,注入的离子为P型离子,例如硼;
可选的,还可以向所述P阱102中进行改善抗击穿能力的离子注入工艺;其注入的离子与形成所述P阱102时注入的离子相同,但注入的能量和剂量均小于形成所述P阱102的离子注入工艺的能量和剂量。
可选的,还可以向所述P阱102中进行调整阈值电压的离子注入工艺。该调整阈值电压的离子注入工艺用于调整形成的NMOS晶体管的阈值电压,其注入的离子与前两次离子注入工艺注入的离子相同;或注入的离子与前两次离子注入工艺注入的离子类型相同(同为P型),且可以为同种离子,例如硼;该调整阈值电压的离子注入工艺中注入的离子也可以为质量更大的离子,例如铟。
完成上述的离子注入工艺后,通过灰化和湿法清洗去除光刻工艺中在所述半导体衬底100上形成的光刻胶层(图未示)。
此外,所述P阱102的形成工艺也可以采用本发明的离子注入工艺,即在所述半导体衬底100上形成光刻胶层,并图形化形成具有倾斜侧壁的、定义P阱区域102的开口;然后再执行P阱离子注入工艺。其中,形成倾斜开口的方法通过调整光刻工艺中曝光的焦距以及显影工艺后的硬烤(hard bake)工艺来实现,具体的描述参见后续的源极和漏极的离子注入工艺,其原理是相同的。
在所述半导体衬底100中还具有浅沟槽隔离结构104,可以采用本领域技术人员所习知的工艺所述的浅沟槽隔离结构104,这里不再赘述。
在所述半导体衬底100上具有栅极介质层106a,所述栅极介质层106a可以是氧化硅或氮氧化硅,其形成方法可以采用本领域技术人员所习知的氧化工艺,例如高温炉管氧化、快速热氧化或原位水蒸气产生(In-Situ Stream Generation,ISSG)氧化工艺;通过对所述氧化硅进行氮化处理可以形成氮氧化硅,所述氮化处理工艺可以是炉管氮化、快速热氮化、等离子体氮化(例如DPN)中的一种。这里不再展开。
在所述栅极介质层106a上具有多晶硅栅极108a,为降低形成的金属氧化物半导体器件的栅极的电阻率,可通过离子注入或扩散或原位离子注入工艺对所述多晶硅栅极108a进行掺杂。此外,所述栅极介质层106a上的栅极可以不限于多晶硅材料,也可以是其它材料,例如金属材料或金属硅化物材料等。
在所述栅极108a两侧的半导体衬底100中具有轻掺杂区域110,所述轻掺杂区域110可以通过习知的轻掺杂漏极(Light Doped Drain,LDD)注入工艺形成。也可以通过本发明的离子注入工艺形成,也即在执行轻掺杂注入之前,先通过光刻工艺形成具有倾斜侧壁的、用于定义轻掺杂区域110的开口,这里不再展开描述,其中,形成具有倾斜侧壁开口的方法请参考后续的源极和漏极的离子注入方法中的开口的制造方法,其原理是相同的。
在所述栅极侧壁具有侧壁层116,该侧壁层116可以是氮化硅、氧化硅、氧化硅-氮化硅(O-N)叠层或氧化硅-氮化硅-氧化硅(ONO)叠层,可以采用本领域技术人员所习知的工艺形成所述侧壁层116,这里不再展开。
接着,请参考图7,在图6所示的半导体衬底100上形成光刻胶层200。所述光刻胶层200可以是化学放大光刻胶或其它的光刻胶,可以采用本领域技术人员所习知的旋涂方法于旋涂设备中形成光刻胶层200,且在旋涂之后,通过烘烤工艺去除光刻胶层200中溶剂,增大所述的光刻胶层200在所述半导体衬底200表面的粘附性能。
然后,请参考图8,通过曝光和显影工艺形成开口204,其中所述开口204(本实施例中结合所述栅极108a和侧壁层116)用于定义形成源极和漏极的区域。其中,所述开口204具有倾斜的侧壁205,且所述侧壁205与所述待离子注入区域表面101(即待形成源极和漏极区域的表面)的夹角206为钝角。例如,所述夹角大于90℃小于120℃。
在其中的一个实施例中,所述的曝光和显影工艺的具体步骤如下:将具有所述光刻胶层200的半导体衬底100置于曝光设备中;选用适当的曝光焦距,通过具有开口图案的掩模板对所述光刻胶层200进行曝光; 对完成曝光的光刻胶层200执行显影工艺;执行完所述显影工艺后,对所述光刻胶层200执行烘烤工艺。
由于在曝光工艺中,曝光设备的焦距会影响形成开口的侧壁轮廓,将光刻胶层的表面置于最佳曝光位置(聚焦平面)进行曝光而形成的开口具有垂直或接近垂直的侧壁轮廓(与所述半导体衬底100的表面垂直)。而光刻胶层的表面偏离所述最佳曝光位置时进行曝光而形成的开口会具有倾斜的侧壁轮廓,且向上偏离和向下偏离形成的侧壁轮廓的角度不同。因而,在其中的一个实施例中,可以利用该原理来形成具有倾斜侧壁205轮廓的开口204,具体的,在曝光时,调整曝光焦距,使所述光刻胶层200表面朝向曝光设备的成像透镜(Lens)方向偏离聚焦平面进行曝光,并通过显影可形成满足要求的具有倾斜侧壁205的开口204,且在该方向偏离聚焦平面越远,所述的夹角206越大,因而,可通过偏离聚焦平面的距离来控制所述夹角206的大小,形成不同倾斜侧壁205的开口204。
此外,显影工艺之后,还具有烘烤(或称为硬烤Hard bake)工艺,而烘烤的温度会影响所述开口204的侧壁轮廓205倾斜角(即所述夹角206)。因而,在另外的实施例中,可以利用该原理,调整烘烤的温度,使所述开口204具有倾斜侧壁205,具体的,使所述的烘烤工艺的温度大于形成垂直侧壁时的烘烤的温度。使所述开口204的侧壁具有倾斜侧壁205。
此外,在另外的实施中,可通过调整曝光设备焦距使所述光刻胶层表面朝向曝光设备的成像透镜方向偏离聚焦平面,和调整烘烤工艺的温度使所述的烘烤工艺的温度大于形成垂直侧壁时的烘烤的温度相结合的方法,使所述的开口204具有倾斜的侧壁205,这里不再赘述。
形成所述开口204之后,请参考图9,对所述开口底部的半导体衬底101执行离子注入工艺,在所述栅极108a两侧的半导体衬底100中形成源极118a和漏极118b。
由于所述的开口204具有倾斜的侧壁,在执行所述离子注入工艺时,可增加进入到所述光刻胶层200中的离子的散射几率,请参考图9,朝 向所述开口204侧壁205散射的离子会发生两次或多次散射,这一方面可减小被散射离子能量,使其在光刻胶层中运动的速度下降,以至于有些离子不能穿出该光刻胶层200;另一方面可改变离子散射角度,使其不会由所述开口204侧壁205穿出。从而可减少或消除离子注入工艺中由所述开口204侧壁205穿出而注入到开口204底部的半导体衬底100中的离子,使半导体衬底100中注入的离子的剂量和注入的区域可控性提高,使得形成的源极118a和漏极118b的电学特性提高,进而使得形成的半导体器件的电学性能提高,电学稳定性增加。此外,也使得该离子注入工艺可重复性提高,形成的半导体器件的良率提升。
完成所述离子注入工艺后,去除所述光刻胶层200,这里不再赘述。
在另外的实施例中,还可以在形成光刻胶层200之前,在所述半导体衬底100上形成抗反射层(未图示),在形成所述开口204之后,所述抗反射层位于所述开口204的底部,也可以阻挡穿出所述开口204的侧壁205的离子进入到半导体衬底100中,这里不再进行赘述。
在另外的实施例中,在形成所述光刻胶层之前,可以先在所述半导体衬底表面形成缓冲层(未图示),例如所述缓冲层可以是氧化硅层,在形成所述开口204之后,所述缓冲层位于所述开口204底部,可以阻挡穿出所述开口204的侧壁205的离子进入到半导体衬底100中,这里不再进行赘述。
在另外的实施例中,在形成所述光刻胶之前,先在所述半导体衬底表面形成缓冲层,再在所述缓冲层表面形成抗反射层,然后形成所述光刻胶层200。这里不再展开论述。
本发明的离子注入工艺可应用于具有离子注入工艺的半导体器件的制造方法中,这里不再展开论述。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (9)
1.一种离子注入方法,其特征在于,包括:
提供半导体衬底;
在所述半导体衬底上形成抗反射层;
在所述半导体衬底上形成光刻胶层;
图形化所述光刻胶层,形成用于定义半导体衬底中离子注入区域的开口,所述开口的侧壁是倾斜的;
对所述开口底部的半导体衬底执行离子注入工艺;
其中,所述侧壁与待注入区域表面的夹角为钝角,以减少或消除离子注入工艺中由所述开口侧壁穿出而注入到开口底部的半导体衬底中的离子;所述抗反射层用于阻挡穿出所述开口侧壁的离子进入到半导体衬底中。
2.如权利要求1所述的离子注入方法,其特征在于,图形化所述光刻胶层,形成所述开口的步骤如下:
将具有所述光刻胶层的半导体衬底置于曝光设备中;
选用偏离最佳曝光焦距的焦距,通过具有开口图案的掩模板对所述光刻胶层进行曝光;
对完成曝光的光刻胶层执行显影工艺;
执行完所述显影工艺后,对所述光刻胶层执行烘烤工艺。
3.如权利要求2所述的离子注入方法,其特征在于,通过调整曝光焦距,使所述光刻胶层表面朝向曝光设备的成像透镜方向偏离聚焦平面执行曝光工艺,使形成的所述开口具有倾斜的侧壁。
4.如权利要求2所述的离子注入方法,其特征在于,通过调整烘烤工艺的温度,使所述的烘烤工艺的温度大于形成垂直侧壁时的烘烤的温度执行烘烤工艺,使形成的所述开口具有倾斜的侧壁。
5.如权利要求2所述的离子注入方法,其特征在于,通过调整曝光设备焦距使所述光刻胶层表面朝向曝光设备的成像透镜方向偏离聚焦平面,和调整烘烤工艺的温度使所述的烘烤工艺的温度大于形成垂直侧壁时的烘烤的温度相结合的方法,使所述开口具有倾斜的侧壁。
6.如权利要求1至5任一权利要求所述的离子注入方法,其特征在于:在所述形成光刻胶层之前,在所述半导体衬底上先形成缓冲层。
7.如权利要求1至5任一权利要求所述的离子注入方法,其特征在于:所述夹角大于90℃小于120℃。
8.如权利要求1所述的离子注入方法,其特征在于:所述离子注入工艺为源极和漏极离子注入工艺、阱离子注入工艺、轻掺杂漏极离子注入工艺、调整阈值电压的离子注入工艺或改善抗击穿能力的离子注入工艺。
9.一种半导体器件的制造方法,包括离子注入工艺,其特征在于,至少一离子注入工艺为权利要求1至8任一权利要求所述的离子注入方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810112805A CN101593682B (zh) | 2008-05-26 | 2008-05-26 | 离子注入方法及半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810112805A CN101593682B (zh) | 2008-05-26 | 2008-05-26 | 离子注入方法及半导体器件的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101593682A CN101593682A (zh) | 2009-12-02 |
CN101593682B true CN101593682B (zh) | 2012-10-10 |
Family
ID=41408268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810112805A Expired - Fee Related CN101593682B (zh) | 2008-05-26 | 2008-05-26 | 离子注入方法及半导体器件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101593682B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102117742B (zh) * | 2010-01-05 | 2013-03-13 | 上海华虹Nec电子有限公司 | 增强斜角离子注入阻挡能力的方法 |
CN103337482A (zh) * | 2013-06-17 | 2013-10-02 | 上海集成电路研发中心有限公司 | 可调节阈值电压的静态随机存储器晶体管单元制造方法 |
US9660603B2 (en) * | 2015-04-09 | 2017-05-23 | Texas Instruments Incorporated | Sloped termination in molybdenum layers and method of fabricating |
US9524881B2 (en) * | 2015-04-30 | 2016-12-20 | Texas Instruments Incorporated | Method for fabricating specific termination angles in titanium tungsten layers |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1382268A (zh) * | 1999-08-12 | 2002-11-27 | 科莱恩金融(Bvi)有限公司 | 用于光刻胶的抗反射涂料 |
CN1497679A (zh) * | 2002-10-08 | 2004-05-19 | ���µ�����ҵ��ʽ���� | 半导体装置的制造方法 |
-
2008
- 2008-05-26 CN CN200810112805A patent/CN101593682B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1382268A (zh) * | 1999-08-12 | 2002-11-27 | 科莱恩金融(Bvi)有限公司 | 用于光刻胶的抗反射涂料 |
CN1497679A (zh) * | 2002-10-08 | 2004-05-19 | ���µ�����ҵ��ʽ���� | 半导体装置的制造方法 |
Non-Patent Citations (2)
Title |
---|
JP昭60-249368A 1985.12.10 |
JP特开平8-22965A 1996.01.23 |
Also Published As
Publication number | Publication date |
---|---|
CN101593682A (zh) | 2009-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101192525A (zh) | 金属氧化物半导体器件栅极的制造方法 | |
CN101593682B (zh) | 离子注入方法及半导体器件的制造方法 | |
US6040220A (en) | Asymmetrical transistor formed from a gate conductor of unequal thickness | |
KR100752194B1 (ko) | 반도체 소자의 제조 방법 | |
KR100840661B1 (ko) | 반도체 소자 및 그의 제조방법 | |
CN101281870A (zh) | 半导体器件的制造方法 | |
KR20170096438A (ko) | 수직 집적 전면-게이트 다층 나노선 채널 기반의 무접합 트랜지스터 및 그 제작 방법 | |
US20060091467A1 (en) | Resonant tunneling device using metal oxide semiconductor processing | |
CN101930922A (zh) | Mos晶体管的制作方法 | |
CN209071275U (zh) | 场效应晶体管 | |
CN102637600A (zh) | Mos器件制备方法 | |
CN101330048A (zh) | 轻掺杂离子注入方法 | |
CN101996885A (zh) | Mos晶体管及其制作方法 | |
CN102074475A (zh) | Mos器件及其形成方法 | |
CN103021827A (zh) | 鳍式场效应管、cmos鳍式场效应管的形成方法 | |
US7564056B2 (en) | Method for manufacturing a semiconductor device | |
CN101930924A (zh) | Mos晶体管的制作方法 | |
CN101572235A (zh) | N型轻掺杂区域的形成方法及半导体器件的制造方法 | |
CN107293487B (zh) | 鳍式场效应晶体管的形成方法 | |
CN111048418A (zh) | 场效应晶体管及其制造方法 | |
KR100596829B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
CN101770953B (zh) | Pmos器件的ldd的形成方法及pmos器件的制造方法 | |
KR100509780B1 (ko) | 트랜지스터에서 소오스/드레인 생성을 위한 셀프 어라인드스페이서 형성 방법 | |
KR100949665B1 (ko) | 반도체소자의 제조방법 | |
KR100531105B1 (ko) | 반도체 소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121010 Termination date: 20190526 |
|
CF01 | Termination of patent right due to non-payment of annual fee |