CN101930924A - Mos晶体管的制作方法 - Google Patents

Abstract

一种MOS晶体管的制作方法，包括：对第一介质层和多晶硅层进行第一刻蚀，形成辅助硬掩膜层；对辅助硬掩膜层中的多晶硅层进行氧化，形成第一氧化层；进行第一注入，形成重掺杂源/漏极；进行第一退火；去除第一氧化层；刻蚀辅助硬掩膜层，形成多晶硅栅电极和栅介质层；对多晶硅栅电极进行第二氧化，形成第二氧化层；在半导体衬底上、多晶硅栅电极两侧形成第一侧墙；进行第二注入，形成低掺杂源/漏极；进行第二退火。本发明通过调整MOS晶体管的工艺，先形成重掺杂源/漏极，再形成低掺杂源/漏极，由于低掺杂源/漏极形成在后，其注入区仅经历一次退火，不会由于经过过长时间的退火引起扩散面积过大，有利于形成超浅结。

Description

MOS晶体管的制作方法

技术领域

本发明涉及半导体技术领域，特别涉及MOS晶体管的制作方法。

背景技术

随着半导体工业朝更小、速度更快的器件发展，半导体器件的特征横向尺寸和深度逐渐减小，对器件性能要求越来越高。

在专利号为US6512273的美国专利中公开了一种MOS晶体管的制作方法，通过对N沟道的晶体管形成多晶硅侧墙，对p沟道的晶体管形成氮化硅侧墙，从而优化每种器件的驱动电流以提高n沟道器件的热载流子寿命。

在专利号为US5869379的美国专利中公开了一种MOS晶体管的制作方法，通过在多晶硅栅电极两侧形成空气侧墙，来降低相邻栅电极之间的横向耦合电容，同时降低栅电极和源极/漏极之间的耦合电容。

因此，可以看出，现有技术作出了各种努力，以获得高性能的MOS晶体管。

然而随着MOS晶体管的尺寸的持续缩小，栅介质层的厚度和电压源电压并没有按比例缩小，这使得难以抑制短沟道(SCE)效应所引起的器件性能的退化。因此，需要制备超浅结(USJ)来抑制短沟道效应，然而，这会增加降低漏极结电容和结漏电流的困难，尤其对于nMOS晶体管来说，由于电压源电压并没有按比例缩小，在漏极/晕环(Halo)之间结区具有较高电场，尤其当采用较高掺杂浓度的晕环注入的时候。

专利号为6624014的美国专利公开了一种形成MOS晶体管的方法，该方法中为了形成P+/N型和N+/P型超浅结，通过在具有栅极结构的半导体衬底上沉积一层氮化硅层作为一个缓冲层，然后再向半导体衬底中的掺杂阱内进行离子注入，可以克服现有技术的低能注入的困难。

现有技术还公开了一种形成MOS晶体管的方法，请参照图1，包括：步骤S101，提供半导体衬底，在半导体衬底内形成隔离结构，所述隔离结构将半导体衬底分为不同的有源区，在所述有源区内形成掺杂阱，在掺杂阱内进行调整阈值电压注入；S103，在半导体衬底上形成栅极结构；步骤S105，进行低掺杂漏极(LDD)注入和晕环注入；步骤S107，进行第一退火；步骤S109，形成侧墙；步骤S111，进行重掺杂源/漏极注入；进行第二退火。

当然现有的形成MOS晶体管的工艺中还包括更多的步骤，此处没有一一列举。

在上述形成MOS晶体管的方法中，为了防止源极和漏极之间出现穿通(overrun)和抑制短沟道效应，将形成源/漏极的注入分成两个步骤，即低掺杂漏极注入和重掺杂源/漏极注入，然而在上述方法中，对于低掺杂漏极注入所形成的注入区需要经历至少两次的退火，而每多一次退火，将增加注入的离子的扩散区域，将难以形成超浅结且不易控制横向扩散。

发明内容

本发明解决的问题是提供一种MOS晶体管的制作方法，以形成具有超浅结的MOS晶体管。

为解决上述问题，本发明提供了一种MOS晶体管的制作方法，包括：提供半导体衬底，所述半导体衬底上形成有第一介质层和多晶硅层；利用辅助掩膜版对第一介质层和多晶硅层进行第一刻蚀，形成辅助硬掩膜层；对辅助硬掩膜层中的多晶硅层进行氧化，在多晶硅层外围形成第一氧化层；进行第一注入，形成重掺杂源/漏极；进行第一退火；去除第一氧化层；刻蚀辅助硬掩膜层，形成多晶硅栅电极和栅介质层；对多晶硅栅电极进行第二氧化，形成第二氧化层；在半导体衬底上、多晶硅栅电极两侧形成第一侧墙；进行第二注入，形成低掺杂源/漏极；进行第二退火。

所述辅助硬掩膜层的在沟道长度方向上的大小为待形成的MOS晶体管的重掺杂源/漏极之间的距离。

所述第一退火为尖峰退火，退火的温度范围为900至1030摄氏度，温度上升速率为250至300摄氏度每秒、下降速率为250至300摄氏度每秒。

所述第二退火为尖峰退火，退火的温度范围为950至1070摄氏度，温度上升速率为180至250摄氏度每秒，下降速率为180至250摄氏度每秒。

所述第一退火采用激光退火，退火的温度范围为1200至1300摄氏度，退火时间10～60毫秒。

所述退火时通入的气体为惰性气体或者氮气。

通入所述惰性气体的流量为0.3至9升每分钟。

通入氮气的流量为0.3至9升每分钟。

通入氮气的流量为0.3至5升每分钟。

还包括在半导体衬底上形成第二介质层步骤，所述形成第二介质层步骤在第一注入之后、第一退火之前进行。

与现有技术相比，本技术方案具有以下优点：通过调整MOS晶体管的工艺，先形成重掺杂源/漏极，再形成低掺杂源/漏极，由于低掺杂源/漏极形成在后，其注入区仅经历一次退火，不会由于经过过长时间的退火引起扩散面积过大，有利于形成超浅结；

通过对第一退火和第二退火工艺进行改进，总体上降低了器件的热预算，而且能够足够满足激活离子并使其扩散均匀的目的。

附图说明

图1是现有技术的形成CMOS器件的流程示意图；

图2是本发明的一个实施例的形成CMOS器件的流程示意图；

图3至图12是本发明的一个实施例的形成nMOS晶体管的剖面结构示意图；

图13是现有技术、和本发明的优化的LDD注入区的分布轮廓(profile)；

图14是现有技术、本发明的MOS晶体管的关闭电流(Ioff)与漏极饱和电流(Idsat)之间的关系。

具体实施方式

如前所述，基于上述实验研究和理论推导，本发明的发明人发现，现有技术的LDD注入区需要经历至少两次退火，难以形成超浅结并且难以进行横向扩散控制。基于上述发现，本发明的发明人通过改变工艺将LDD注入区仅进行一次退火，并且对退火工艺进行了改进，以降低LDD注入离子的深度方向的扩散，在该技术方案下，并没有象以往技术那样降低LDD注入的剂量或者能量来形成浅结，因此可以防止LDD注入区的离子扩散面积过大，有利于形成超浅结；同时由于没有降低注入能量和剂量，可以保持LDD注入区的较低电阻，较高的漏极饱和电流，从而抑制短沟道效应；而且采用该方案可以克服源/漏极的穿通(overrun)，这样可以增加源/漏极的注入窗口以降低有源区电阻、增加漏极饱和电流，而不会出现穿通问题并引起器件性能的退化。

以下通过附图详细地描述具体实施例，上述的目的和本发明的优点将更加清楚：

本发明首先提供一种MOS晶体管的制作方法，具体请参照图2，包括：执行步骤S101，提供半导体衬底，所述半导体衬底上形成有第一介质层和多晶硅层；执行步骤S103，利用辅助掩膜版对第一介质层和多晶硅层进行第一刻蚀，形成辅助硬掩膜层；执行步骤S105，对辅助硬掩膜层中的多晶硅层进行氧化，在多晶硅层的外围形成第一氧化层；执行步骤S107，进行第一注入，形成重掺杂源/漏极；执行步骤S109，进行第一退火；执行步骤S111，去除第一氧化层；执行步骤S113，刻蚀辅助硬掩膜层，形成多晶硅栅电极和栅介质层；执行步骤S115，对多晶硅栅电极进行第二氧化，在多晶硅栅电极的外围形成第二氧化层；执行步骤S117，在半导体衬底上的多晶硅栅电极两侧形成第一侧墙；执行步骤S119，进行第二注入，形成低掺杂源/漏极；执行步骤S121，进行第二退火。

下面结合图3至图13详细描述本发明的形成MOS晶体管工艺，本实施例中，以nMOS晶体管的形成工艺为例加以说明。

首先参照图3，提供半导体衬底100，所述半导体衬底100内形成有隔离结构101，所述隔离结构101将半导体衬底100分为待形成MOS晶体管的不同有源区(未标记)。所述半导体衬底100的导电类型可以为n型或者p型，通常采用p型。

所述半导体衬底100上还形成有垫氧化层103，用于后续在注入离子形成掺杂阱工艺中保护注入的离子，防止注入离子溢出。

在半导体衬底100的有源区内引入第一离子，形成掺杂阱102。所述第一离子与该有源区待形成的MOS晶体管的种类有关，若待形成的MOS晶体管的沟道导电类型为n型，则第一离子为p型，比如通常为硼离子；若待形成的MOS晶体管的沟道导电类型为p型，则第一离子为n型，比如通常为磷离子。本实施例中的MOS晶体管为n型，故掺杂阱的导电类型应为p型。

同时，掺杂阱102的结构还可以包括多种，不限于本实施例中图示单一的掺杂阱102结构，可以为三阱结构，比如：若半导体衬底为p型，则可以注入n型离子形成第一掺杂阱，该第一掺杂阱内可以形成p型MOS晶体管，然后在第一掺杂阱内的nMOS晶体管区域注入p型离子，形成第二掺杂阱，然后在该第二掺杂阱内形成n型MOS晶体管。

接着，参照图4，在半导体衬底100的掺杂阱102内引入第二离子，以调整待形成的MOS晶体管的阈值电压。通常，在有源区引入第二离子通过注入形成。

注入第二离子之后，在隔离阱102内的MOS晶体管的沟道区内形成第二离子区104。同时，该第二离子区104还延伸到沟道两侧的低掺杂源/漏极内。

同样在该步骤中，实际上可以直接采用形成隔离阱的掩膜版，即起调整阈值电压作用的注入的第二离子可以不限于仅注入在待形成的MOS晶体管的沟道区域，即使注入至沟道两侧的低掺杂源/漏极同样不会带来不良效果。

所述第二离子根据待形成的MOS晶体管种类不同而不同，若待形成的MOS晶体管的沟道导电类型为n型，则第二离子为p型，比如可以为硼离子或者铟离子；若待形成的MOS晶体管的沟道导电类型为p型，则第二离子为n型，比如可以为磷离子或者砷离子。

通常在形成掺杂阱102和第二离子区104的之后，需要对注入的离子进行退火，以使其扩散均匀，该技术为本领域公知技术，在此不再详述。

参照图5，去除垫氧化层103；在半导体衬底100上形成介第一质层106和多晶硅层107。

所述第一介质层106可以为氧化硅、氮化硅、氮氧化硅或其他高k材料，所述第一介质层106的厚度范围主要根据器件的应用电压范围确定。

参照图6，利用辅助掩膜版对第一介质层106和多晶硅层107进行第一刻蚀，形成辅助硬掩膜层。

所述辅助硬掩膜层的在沟道长度方向上的大小为待形成的MOS晶体管的重掺杂源/漏极之间的距离。

此处对第一介质层106和多晶硅层107进行第一刻蚀的步骤与现有技术的直接刻蚀形成栅极结构不同，而是比实际需要的栅极结构尺寸要稍微大一些，具体的相当于待形成的MOS晶体管的重掺杂源/漏极之间的距离，因此包含刻蚀后的多晶硅层107和第一介质层106的辅助硬掩膜层的作用主要是用于掩膜。

参照图7，对辅助硬掩膜层中的多晶硅层107进行氧化，在多晶硅层107的外围形成第一氧化层108。

形成第一氧化层108的目的为对多晶硅层进行保护。

在对多晶硅层107氧化的同时，半导体衬底100也被氧化，因此在其上也形成有第一氧化层108。

参照图8，进行第一注入，形成重掺杂源/漏极109。

接着，对第一注入后形成的重掺杂源/漏极109进行第一退火，以使重掺杂源/漏极109内的离子扩散均匀。

所述第一退火为尖峰退火，退火的温度范围为900至1030摄氏度，温度上升速率为250至300摄氏度每秒，下降的速率为250至300摄氏度每秒。所述退火时通入的气体为惰性气体或者氮气，通入所述惰性气体的流量为0.3至9升每分钟，若通入气体为氮气，氮气的流量为0.3至9升每分钟，但是发明人发现，若通入的氮气过多，可能将氮离子引入器件，影响器件的性能，因此进一步优化地，所述氮气的流量为0.3至5升每分钟。

所述第一退火还可以采用激光退火，退火的温度范围为1200至1300摄氏度，退火时间10～60毫秒。进一步优化地，所述退火温度范围为1250至1280摄氏度，退火时间30～50毫秒，可以更好地激活注入离子的同时防止扩散面积过大。

参照图9，去除第一氧化层108。所述去除第一氧化层108可以采用干法或者湿法刻蚀，在此不加详述。

参照图10，刻蚀辅助硬掩膜层，形成栅介质层110和多晶硅栅电极111。

在该步骤中形成的栅介质层110和多晶硅栅电极111沿MOS晶体管的沟道长度方向的尺寸相当于沟道长度尺寸。

参照图11，对多晶硅栅电极111进行第二氧化，在多晶硅栅电极111的外围形成第二氧化层112。

形成第二氧化层112的目的为对多晶硅层进行保护。在对多晶硅栅电极111氧化的同时，半导体衬底100也被氧化，因此在其上也形成有第二氧化层112。

接着，在半导体衬底100上、多晶硅栅电极111的两侧形成第一侧墙113，所述第一侧墙113可以为氧化硅或者氮化硅，通常采用氧化硅。

参照图12，在半导体衬底100内进行第二注入，形成低掺杂源/漏极114。

通常，在形成低掺杂源/漏极114之前或者之后还进行晕环注入(Halo)，所述晕环注入步骤在第二注入之前或者之后进行。进行晕环注入为本技术领域人员公知技术，在此不再详述。

然后，对低掺杂源/漏极114进行第二退火。所述第二退火为尖峰退火，退火的温度范围为950至1070摄氏度，温度上升速率为180至250摄氏度每秒，温度下降速率为180至250摄氏度每秒。所述退火时通入的气体为惰性气体或者氮气，通入所述惰性气体的流量为0.3至9升每分钟，若通入气体为氮气，氮气的流量为0.3至9升每分钟，进一步优化，氮气的流量为0.3至5升每分钟。

通常，在进行第二退火之后还包括在半导体衬底100上、多晶硅栅电极111两侧的第一侧墙上形成第二侧墙步骤以及形成硅化物步骤。形成第二侧墙和形成硅化物为本技术领域人员公知技术，在此不再详述。

上述实施例中，与现有技术相比，本发明先进行重掺杂源/漏极离子注入、然后再进行低掺杂源/漏极离子注入，由于低掺杂源/漏极注入的离子只经过最后一次退火工艺，降低了工艺控制和器件性能调制的难度，避免了现有技术中必须经过重掺杂源/漏极注入的退火所导致的杂质再分布，从而使得器件短沟到效应可得到明显改善。

而且，与现有技术相比，本发明对先进行重掺杂源/漏极离子注入采用低温尖峰退火或激光退火激活杂质，消除了由于重掺杂源/漏极离子注入产生的晶体缺陷所引起的瞬时增强扩散，改善了器件电容特性和截至工作频率；然后再对低掺杂源/漏极离子注入进行退火并优化了退火工艺，来达到激活低掺杂源/漏极离子和控制结深特性，由于低掺杂源/漏极只经过最后一次退火工艺，这样进一步降低了工艺控制和器件性能调制的难度，避免了现有技术中必须经过重掺杂源/漏极退火所导致的杂质再分布，从而使得器件短沟到效应可得到明显改善。

上述实施例仅给出形成MOS晶体管的主要工艺，可能还包括其他工艺，比如在半导体衬底上形成第二介质层(SAB)步骤，所述形成第二介质层步骤在第一注入之后、第一退火之前进行，形成第二介质层目的为防止后续退火工艺中，注入在半导体衬底100内的离子逸出，或者在半导体衬底100内引入杂质。所述第二介质层可以为氧化硅、氮化硅等材料，通常采用氧化硅。

本发明通过调整MOS晶体管的工艺，先形成重掺杂源/漏极109，再形成低掺杂源/漏极114，并且对第一退火和第二退火工艺进行了改进，总体上降低了器件的热预算，而且能够足够满足激活离子并使其扩散均匀的目的；而且由于低掺杂源/漏极114形成在后，其注入区仅经历一次退火，不会由于经过过长时间的退火引起扩散面积过大，有利于形成超浅结。

采用美国斯诺费斯(Synopsys)公司的TCAD模拟软件中的TSUPREM4和MEDICI环境下分别对本发明的半导体器件进行模拟。模拟的工艺条件为65nm，半导体衬底为硅。

图13给出现有技术(曲线I)、和本发明的优化的(曲线II)LDD注入区的分布轮廓(profile)。横坐标d(μm)表示沿半导体衬底表面向内的深度，纵坐标为注入的离子浓度A(此实施例中为As)的对数(cm^-3)。可以看出本发明的优化后的工艺注入的As离子的扩散深度较小。

参照图14给出现有技术(曲线I)、本发明(曲线II)形成的MOS晶体管的关闭电流(Ioff)与漏极饱和电流(Idsat)之间的关系。可以看出，本发明形成的MOS晶体管的关闭电流比现有技术的降低了30％。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种MOS晶体管的制作方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底上形成有第一介质层和多晶硅层；

利用辅助掩膜版对第一介质层和多晶硅层进行第一刻蚀，形成辅助硬掩膜层；

对辅助硬掩膜层中的多晶硅层进行氧化，在多晶硅层外围形成第一氧化层；

进行第一注入，形成重掺杂源/漏极；

进行第一退火；

去除第一氧化层；

刻蚀辅助硬掩膜层，形成多晶硅栅电极和栅介质层；

对多晶硅栅电极进行第二氧化，形成第二氧化层；

在半导体衬底上、多晶硅栅电极两侧形成第一侧墙；

进行第二注入，形成低掺杂源/漏极；

进行第二退火。

2.根据权利要求1所述的MOS晶体管的制作方法，其特征在于，所述辅助硬掩膜层的在沟道长度方向上的大小为待形成的MOS晶体管的重掺杂源/漏极之间的距离。

3.根据权利要求2所述的MOS晶体管的制作方法，其特征在于，所述第一退火为尖峰退火，退火的温度范围为900至1030摄氏度，温度上升速率为250至300摄氏度每秒、下降速率为250至300摄氏度每秒。

4.根据权利要求2所述的MOS晶体管的制作方法，其特征在于，所述第一退火采用激光退火，退火的温度范围为1200至1300摄氏度，退火时间10～60毫秒。

5.根据权利要求1所述的MOS晶体管的制作方法，其特征在于，所述第二退火为尖峰退火，退火的温度范围为950至1070摄氏度，温度上升速率为180至250摄氏度每秒，下降速率为180至250摄氏度每秒。

6.根据权利要求3或5所述的MOS晶体管的制作方法，其特征在于，所述退火时通入的气体为惰性气体或者氮气。

7.根据权利要求6所述的MOS晶体管的制作方法，其特征在于，通入所述惰性气体的流量为0.3至9升每分钟。

8.根据权利要求6所述的MOS晶体管的制作方法，其特征在于，通入氮气的流量为0.3至9升每分钟。

9.根据权利要求8所述的MOS晶体管的制作方法，其特征在于，通入氮气的流量为0.3至5升每分钟。

10.根据权利要求1所述的MOS晶体管的制作方法，其特征在于，还包括在半导体衬底上形成第二介质层步骤，所述形成第二介质层步骤在第一注入之后、第一退火之前进行。

Images