CN101299326B - 一种图形显示系统中变长显存预读系统及方法 - Google Patents
一种图形显示系统中变长显存预读系统及方法 Download PDFInfo
- Publication number
- CN101299326B CN101299326B CN200710074442A CN200710074442A CN101299326B CN 101299326 B CN101299326 B CN 101299326B CN 200710074442 A CN200710074442 A CN 200710074442A CN 200710074442 A CN200710074442 A CN 200710074442A CN 101299326 B CN101299326 B CN 101299326B
- Authority
- CN
- China
- Prior art keywords
- display
- data
- memory
- buffer
- impact damper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
本发明公开了一种图形显示系统中变长显存预读系统,该系统包括一显示存储器(SDRAM),用于存储显示数据;两级或多级的FIFO存储器,用于缓冲显示数据;RGB数据输出端口,输出需要显示的数据;其特征在于:所述该变长显存预读系统在SDRAM与FIFO存储器之间接有一数据缓冲预读控制单元,所述该控制单元包括一缓冲器和一缓冲控制器,本发明还公开了一种变长显存预读的方法,该方法采用了显示存储器的预读机制,即预先填充一个具有一定深度的显示数据缓存器,使显示数据可以在任何空闲时间被送出。本发明所述的系统可以在不增加和无需更换太多额外控制单元的情形下显著提升图形系统中显示存储器的效率和控制的灵活性。
Description
技术领域
本发明涉及一种图形显示系统加速中变长显示存储器预读系统及方法,并尤其涉及嵌入式图形显示子系统中的显示存储器预读系统及方法。
背景技术
在图形显示系统中显示存储器的效率在很大程度上影响图形显示系统的整体性能。当前,提升显示存储器效率的方法主要有以下两种:一是采用性能更好的显示存储器;如现有显卡上使用的显示存储器,使用DDR或DDR2替换SDRAM存储器,这样可以获得更高的速度,但是需要改变系统控制器的结构,这对于嵌入式系统来说会增加成本,还可能会增加系统的复杂性;二是根据系统需要适当的选择burst或定长full-page读取模式;由于仅针对单一显示模式进行优化,在需要多显示模式的情况下第二种方法显得不够灵活。
附图1是在使用现有技术的情形下显示系统中显示存储器读取数据的结构示意图,显示存储器被显示系统中的多个控制模块共用。其中显示读取控制通过多级FIFO(先进先出寄存器)控制将直接要显示的数据从显示存储器中读出。该过程由于数据直接从显示存储器输出,所以当显示内容增多时,对显示存储器请求数据的速率也相应增加,此时显示存储器可能由于具有高优先级的显示请求过于频密而导致显示存储速度减慢,甚至不能响应其它控制模块的请求,造成整个图形系统显示效率的降低。另外,还有其他的方法是采用full-page读取模式将显示数据存放到一个足够大的缓冲单元来缓存一行或多行的显示数据,但由于数据量通常比较大,需要一个较大的缓存空间才能满足要求,会使芯片面积增大、成本增加,同时对支持多显示模式的显示系统来说此方法也欠缺灵活性。
发明内容
有鉴于此,本发明的一个目的是提供一种显示存储器的预读系统,该系统可以在不增加和无需更换太多额外控制单元的情形下显著提升图形系统中显示存储器的效率和控制的灵活性。
本发明的另一个目的是根据上述显示存储器预读系统提供一种显示存储器预读的方法。
本发明的上述目的是通过如下的技术方案予以实现的:
一种图形显示系统中变长显存预读系统,该系统包括一SDRAM显示存储器,用于存储显示数据;两级或多级的FIFO存储器,用于缓冲显示数据;RGB数据输出端口,输出需要显示的数据;其特征在于:所述该变长显存预读系统在SDRAM显示存储器与FIFO存储器之间接有一数据缓冲预读控制单元,所述该预读控制单元包括一缓冲器和一缓冲控制器,其中缓冲控制器负责控制缓冲器向SDRAM显示存储器发出读取数据的请求并填充缓冲器,同时监控缓冲器状态和对缓冲器进行清空。
所述系统的缓冲器的变长深度可以根据系统的需要进行选择。
一种图形显示系统中变长显存预读的方法,该方法采用了SDRAM显示存储器的预读机制,即预先填充一个具有一定深度的显示数据缓存器,使显示数据可以在任何空闲时间被送出,具体包括如下的步骤:
步骤1:启动系统,缓冲控制器检查帧显示完毕信号的有效状态;
步骤2:缓冲控制器检查存放显示数据的缓冲器是否被填满,若检查结果为填满,则缓冲控制器释放对SDRAM存储器的控制权,让存储器有时间响应系统其他设备的请求;若检查结果为未填满,则缓冲控制器控制缓冲器继续填充,直至填满。
步骤3:在显示数据传输过程中,缓冲器处于预备状态,若发生数据从缓冲器被取出时,则重复上述第2个步骤继续进行数据填充;
步骤4:缓冲控制器接收到一由垂直同步信号产生的帧数据被显示完毕的信号时,开始对缓冲器进行清空,重新从SDRAM显示存储器中读取数据进行填充,并重复上述的第2个步骤。
所述的步骤1中还包括如下的步骤:若帧显示完毕信号的状态为有效,则先清空缓冲器后再开始自动填充显示数据缓冲器;若帧显示完毕信号的状态为无效,则直接开始自动填充显示数据缓冲器。
本发明的显著有益效果如下:
(1)显著减少了芯片的面积。本发明所述系统及方法由于采用了变长预读机制,使显示缓冲器的面积显著减少,同时可以降低对显示用FIFO的深度要求,减少FIFO的面积;
(2)显著提高了SDRAM响应系统设备请求的效率。本发明所述系统及方法由于采用了显示存储器的预读机制,使显示数据可以在任何空闲的时间被送出,从而使图形系统能在保证显示数据及时送出的同时有更多的空余时间处理系统其它设备对显示存储器的请求,从而达到提高显示存储器的利用效率和系统整体的效率。
(3)降低了芯片制造成本;如前所述由于芯片的面积显著减少,从而使得芯片的制造成本明显降低。
附图说明
现将结合附图更详细的描述本发明所述的系统及方法,但并不限于附图图形所表现的形式:
图1为现有技术读取显示存储器数据的一个实施例模块框图;
图2为本发明使用变长模式显示存储器预读系统的一个实施例模块框图;
图3为本发明使用变长模式显示存储器预读方法的一个实施例流程图;
图4为本发明使用深度为16的缓冲器变长读取模式与现有显示存储器读取方式比较的一个示意图;
图5为本发明使用深度为32的缓冲器变长读取模式与现有显示存储器读取方式比较的一个示意图;
图6为本发明显示存储器在多请求状况下响应请求顺序的示意图;
具体实施方式
以下将结合一个优选实施例来讨论本发明所描述的图形显示系统加速中变长显示存储器预读的系统及方法,但要注意的是在具体实施中并不仅限于以下讨论中的控制过程及方法,而应该包含其它等效的控制方法。
图2所示为一个使用了图形显示系统加速变长显示存储器预读系统的存储器模块框图,该结构中除了现有技术中所包含的多级FIFO数据缓冲结构外,还包含了一个根据需要而选定的数据缓冲预读控制单元。其中缓冲控制器负责控制缓冲器向显示存储器发出读取数据的请求并填充缓冲器,缓冲控制器同时负责监控缓冲器状态和清空缓冲器。
为满足执行效率、芯片面积、灵活性和系统本身的需要,该实施例采用了深度为16x16-bit的缓冲器作为数据缓冲器,并采用变长full-page模式进行显示数据的读取。
图3为本发明使用变长模式显示存储器预读方法的一个实施例流程图,首先启动系统,缓冲控制器检查帧显示完毕信号的有效状态;
若帧显示完毕信号的状态为有效,则先清空缓冲器后再开始自动填充显示数据缓冲器;若帧显示完毕信号的状态为无效,则直接开始自动填充显示数据缓冲器;
其次,缓冲控制器检查存放显示数据的缓冲器是否被填满;
若检查结果为填满,则缓冲控制器释对放存储器(SDRAM)的控制权,让存储器有时间响应系统其他设备的请求;若检查结果为未填满,则缓冲控制器控制缓冲器继续填充,直到填满为止。
在显示数据传输过程中,缓冲器处于预备状态,若发生数据从缓冲器取出时,则重复上述步骤继续进行数据填充;
最后,缓冲控制器接收到一由垂直同步信号产生的帧数据被显示完毕的信号时,开始清空数据缓冲器中的数据,重新从显示存储器中读取数据进行填充,并重复上述的步骤。
图4为本发明采用变长深度为16的缓冲器与现有显示存储器读取方式的一个比较示意图。从图中可知当数据采用burst模式读取时由于可灵活的的读出一固定少量的数据,但由于每次输出的数据量有限,而且对于每一次存储器数据输出需要3~4个时钟周期的数据准备时间,因而效率在发生连续大数据量请求时并不高;而采用固定full-page模式进行读取时可以很高效的满足连续长时间数据请求的需要,但由于每次读取时,需要固定地读取一页数据所需的时间相当长,并且用于缓存数据的存储器面积也相应增加。对于多次小数据量的数据请求时,该方式会浪费很多的资源和明显降低整个系统的执行效率。本发明所述系统及方法采用变长full-page模式和一定深度的缓冲器则可很好满足效率和面积的要求。当系统处于小数据量请求时,控制器控制填充缓冲器单元,并在缓冲器满的时候自动停止填充,释放存储器控制权让存储器可相应满足额外设备的请求;当大数据量请求时,由于缓冲器处于非满状态,控制器则可以一直以full-page方式读取数据并填充缓冲器,直到显示存储器中一页的数据被读完为止。因此本发明以变长full-page模式读取并配合相应深度的缓冲器可很好的达到提高处理数据效率、减少芯片面积和增加系统灵活性的要求。如果显示系统主要用于高分辨率图形显示时可适当增加缓冲器的深度,以保证显示系统的效率。图5为本发明变长深度为32的缓冲器与现有显示存储器读取方式比较的一个示意图。采用变长深度为32的缓冲器其控制与存储数据的方法与变长深度为16的缓冲器过程相似,在此不再螯述。
图6是实施例中显示存储器在多请求状况下响应请求的执行示意图。对照该图,当系统中有多个不同的模块需要对显示存储器进行请求时,采用burst读取模式时,为了传送指定数据量的显示存储器将接收到多次1的burst读取请求(“1”的请求代表显示控制发出的请求),只有当操作1的请求得到响应后才能响应操作2、3对显示存储器的请求。采用固定full-page读取模式时只要有1操作的显示存储器的请求,存储器固定输出一页的数据后才开始响应2、3操作对存储器的请求。在连续多次1操作的请求时这两种方法都会如前所述造成效率的浪费,而采用变长full-page预读机制和缓冲器则可有效避免这个现象,当操作1有请求时可直接从缓冲器中读取数据,使1操作占用存储器的时间减少,而且采用变长full-page模式也可以满足当缓冲器满后立即停止存储器数据发送,而不必进行多次1操作的请求或整页数据的等待时间,将空余时间让给2、3操作对存储器的请求,从而达到芯片在速度、效率、面积和灵活性上的要求。
Claims (4)
1.一种图形显示系统中变长显存预读系统,该系统包括一SDRAM显示存储器,用于存储显示数据;两级或多级的FIFO存储器,用于缓冲显示数据;RGB数据输出端口,输出需要显示的数据;其特征在于:所述该变长显存预读系统在SDRAM显示存储器与FIFO存储器之间接有一数据缓冲预读控制单元,所述该预读控制单元包括一缓冲器和一缓冲控制器,其中缓冲控制器负责控制缓冲器向SDRAM显示存储器发出读取数据的请求并填充缓冲器,同时监控缓冲器状态和对缓冲器进行清空。
2.根据权利要求1所述的一种图形显示系统中变长显存预读系统,其特征在于:所述系统的缓冲器的变长深度可以根据系统的需要进行选择。
3.一种图形显示系统中变长显存预读的方法,其特征在于:该方法采用了SDRAM显示存储器的预读机制,即预先填充一个具有一定深度的显示数据缓存器,使显示数据可以在任何空闲时间被送出,具体包括如下的步骤:
步骤1:启动系统,缓冲控制器检查帧显示完毕信号的有效状态;
步骤2:缓冲控制器检查存放显示数据的缓冲器是否被填满,若检查结果为填满,则缓冲控制器释放对SDRAM存储器的控制权,让存储器有时间响应系统其他设备的请求;若检查结果为未填满,则缓冲控制器控制缓冲器继续填充,直至填满。
步骤3:在显示数据传输过程中,缓冲器处于预备状态,若发生数据从缓冲器被取出时,则重复上述第2个步骤继续进行数据填充;
步骤4:缓冲控制器接收到一由垂直同步信号产生的帧数据被显示完毕的信号时,开始对缓冲器进行清空,重新从SDRAM显示存储器中读取数据进行填充,并重复上述的第2个步骤。
4.根据权利要求3所述的一种图形显示系统中变长显存预读的方法,其特征在于:所述的步骤1中还包括如下的步骤:
若帧显示完毕信号的状态为有效,则先清空缓冲器后再开始自动填充显示数据缓冲器;若帧显示完毕信号的状态为无效,则直接开始自动填充显示数据缓冲器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710074442A CN101299326B (zh) | 2007-05-14 | 2007-05-14 | 一种图形显示系统中变长显存预读系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710074442A CN101299326B (zh) | 2007-05-14 | 2007-05-14 | 一种图形显示系统中变长显存预读系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101299326A CN101299326A (zh) | 2008-11-05 |
CN101299326B true CN101299326B (zh) | 2010-05-26 |
Family
ID=40079132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710074442A Active CN101299326B (zh) | 2007-05-14 | 2007-05-14 | 一种图形显示系统中变长显存预读系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101299326B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105096877B (zh) * | 2015-08-19 | 2017-06-30 | 京东方科技集团股份有限公司 | 一种显示面板的显示控制方法、装置及其电路 |
JP6887131B2 (ja) * | 2017-11-06 | 2021-06-16 | パナソニックIpマネジメント株式会社 | 再生装置、再生方法及び再生プログラム |
CN108281119B (zh) * | 2018-01-18 | 2020-05-15 | 福州瑞芯微电子股份有限公司 | 内存变频窗口期显示方法及系统 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1180430A (zh) * | 1995-03-31 | 1998-04-29 | 三星电子株式会社 | 不按顺序执行读写指令的存储器控制器 |
CN1885277A (zh) * | 2005-06-24 | 2006-12-27 | 秦蒙达股份公司 | Dram芯片设备以及包括该设备的多芯片封装 |
-
2007
- 2007-05-14 CN CN200710074442A patent/CN101299326B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1180430A (zh) * | 1995-03-31 | 1998-04-29 | 三星电子株式会社 | 不按顺序执行读写指令的存储器控制器 |
CN1885277A (zh) * | 2005-06-24 | 2006-12-27 | 秦蒙达股份公司 | Dram芯片设备以及包括该设备的多芯片封装 |
Also Published As
Publication number | Publication date |
---|---|
CN101299326A (zh) | 2008-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105741237B (zh) | 一种基于fpga图像翻转的硬件实现方法 | |
JP4805351B2 (ja) | Dramの並列処理を向上するシステム及び方法 | |
US8022959B1 (en) | Loading an internal frame buffer from an external frame buffer | |
CN101542449B (zh) | 优化存储控制器高速缓存卸载电路性能和可靠性的系统 | |
CN101567849B (zh) | 一种数据缓存方法和装置 | |
CN101299326B (zh) | 一种图形显示系统中变长显存预读系统及方法 | |
CN101621469A (zh) | 数据报文存取控制装置和方法 | |
CN101896941A (zh) | 统一的压缩/解压缩图形体系结构 | |
CN101848135B (zh) | 芯片的统计数据的管理方法和装置 | |
CN101794263B (zh) | 存储器的访问方法和访问控制器 | |
CN104737144A (zh) | 存储器存取的动态优先级管理 | |
CN101324869A (zh) | 一种基于axi总线的多路复用器 | |
CN1589439A (zh) | 用于显示器处理器的共享存储器的控制器 | |
CN103019645B (zh) | Ccd信号处理电路高速数据流仲裁控制方法 | |
KR20210016981A (ko) | 로우 해머 방지 회로, 로우 해머 방지 회로를 포함하는 메모리 모듈 및 이를 포함하는 메모리 시스템 | |
CN1298593A (zh) | 电信转接器中的ampic dram系统 | |
CN101636778B (zh) | 半导体集成电路装置 | |
CN101236740B (zh) | 一种显示数据的传输方法及装置 | |
CN100539538C (zh) | 具有链表处理器的存储器管理系统 | |
CN107025184A (zh) | 一种数据管理方法及装置 | |
CN1262931C (zh) | 在系统逻辑器件中使用随机存取存储器来优化计算机系统中的数据流的方法和装置 | |
KR100892772B1 (ko) | 메모리의 동적 할당 방법 및 시스템 | |
CN111366898B (zh) | 一种相参雷达宽脉冲波形生成方法及装置 | |
CN112000595B (zh) | 一种阵列通道控制系统、方法、控制器、存储介质及应用 | |
CN102063857A (zh) | 集成电路装置以及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 518057 Room 406, 4th Building, Phase I, Science and Technology Second Road Software Park, Nanshan High-tech Zone, Shenzhen City, Guangdong Province Patentee after: Shenzhen Shenyang electronic Limited by Share Ltd Address before: 518057 Room 406, 4th Building, Phase I, Science and Technology Second Road Software Park, Nanshan High-tech Zone, Shenzhen City, Guangdong Province Patentee before: Aike Chuangxin Microelectronic Co., Ltd. |
|
CP01 | Change in the name or title of a patent holder |