[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101192545A - 感测式封装件及其制法 - Google Patents

感测式封装件及其制法 Download PDF

Info

Publication number
CN101192545A
CN101192545A CNA2006101494659A CN200610149465A CN101192545A CN 101192545 A CN101192545 A CN 101192545A CN A2006101494659 A CNA2006101494659 A CN A2006101494659A CN 200610149465 A CN200610149465 A CN 200610149465A CN 101192545 A CN101192545 A CN 101192545A
Authority
CN
China
Prior art keywords
sensor chip
light penetrating
substrate
penetrating object
cover layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101494659A
Other languages
English (en)
Inventor
黄建屏
张泽文
詹长岳
张正易
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNA2006101494659A priority Critical patent/CN101192545A/zh
Publication of CN101192545A publication Critical patent/CN101192545A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

感测式封装件及其制法，将二表面分别设有覆盖层及粘着层的透光体粘着在具有多个感测芯片的晶片上，并对该晶片切单形成多个接置有透光体的感测芯片，再将该感测芯片接置并电性连接至具多个基板的基板模块片的基板上，或先将感测芯片接置并电性连接至基板上，再将设有覆盖层及粘着层的透光体粘着在感测芯片上；之后进行封装模压工艺，以在该基板上形成包覆该感测芯片及透光体的封装胶体，并沿该透光体边缘切割该封装胶体，其切割深度至少到达设在该透光体上的覆盖层位置，接着移除该覆盖层及位于其上的封装胶体而外露出该透光体，最后沿该基板周围进行切割，以形成未设有拦坝结构的具轻薄短小特性的感测式封装件，由此降低工艺成本及复杂性。

Description

感测式封装件及其制法
技术领域
本发明涉及一种半导体封装件及其制法，尤其涉及一种感测式封装件及其制法。
背景技术
传统的图像感测式封装件(Image sensor package)主要是将感测芯片(Sensor chip)接置于一芯片承载件上，并通过焊线加以电性连接该感测芯片及芯片承载件后，在该感测芯片上方封盖住一玻璃，以供图像光线能为该感测芯片所撷取。如此，该完成构装的图像感测式封装件即可供系统厂进行整合至如印刷电路板(PCB)等外部装置上，以供如数码相机(DSC)、数码摄影机(DV)、光学滑鼠、行动电话等各式电子产品的应用。
请参阅图1，美国专利第6,060,340号案即揭露一种感测式封装件，其将一预先制备的拦坝结构13通过胶粘剂16(adhesive)接置在一基板11上，该拦坝结构13呈一墙状结构围绕一空间14以收纳感测芯片10及焊线12于其中，该焊线12用以电性连接感测芯片10至基板11。一玻璃15粘置在拦坝结构13上以封盖住该空间14，以使感测芯片10及焊线12得与外界大气气密隔离，且可使光线穿透其中而到达感测芯片10以供感测芯片10进行运作。然而，由于上述胶粘剂16具有较高的吸湿性，当吸收有水气的胶粘剂历经后续工艺中的高温环境时，其会导致气爆(popcorn)现象以及基板与拦坝结构间的脱层(delamination)，因而损及封装件的可靠性。
还请参阅图2A及2B，美国专利第6,262,479及6,590,269号案揭露另一种用以封装感测芯片但无需使用上述胶粘剂固定拦坝结构的感测式封装件。首先，如图2A所示，进行一模压(molding)工艺以在基板21上形成拦坝结构23，在模压中，使用一具有上模27及下模28的封装模具，该上模27开设有一上凹模穴270，且有一凸出部271形成在该上凹模穴270中；以将基板21夹置在上模27与下模28之间，使该凸出部271与基板21触接而覆盖住基板21上预定用以置晶及焊线的区域。接着，将一树脂化合物(如环氧树脂等)注入上凹模穴270中，以在基板21上形成拦坝结构23。如图2B所示，将感测芯片20及焊线22接置在该基板21上且为该拦坝结构23所围绕的外露区域；最后，将玻璃25粘置在拦坝结构23上即完成该封装件。
然而，上述封装件仍会造成诸多缺点。例如该上模的凸出部用以覆盖基板上预定区域以使该区域不为模压工艺中的树脂化合物所包覆；然而该凸出部与基板间的夹持力(clamping force)实不易控制，若凸出部无法稳固地夹置在基板上，树脂化合物则极易在凸出部与基板间产生溢胶，而污染板上预定用以置晶及焊线的区域；若凸出部过度地压置在基板上，则会造成基板结构受损。再者，上述凸出式模具因需形成对应基板预定区域尺寸的凸出部，是以制造成本颇高，况且，若基板预定区域的尺寸改变，则需制备新的模具，使其具有对应尺寸的凸出部，故会大幅增加生产成本且使封装件工艺更为复杂。
鉴此，美国专利第5,950,074则揭露另一种感测式封装件，其将一种具流动性的胶体涂布在基板上以形成拦坝结构，以供玻璃接置其上，进而覆盖住设在该拦坝结构内的感测芯片及焊线。
但前述现有技术中皆存在一共通问题，即该封装件的整体平面尺寸包含有芯片尺寸、打线空间以及拦坝结构宽度，尤其是该拦坝结构的设置所占用的面积，造成整体封装件尺寸需预留空间以供设置该拦坝结构，是以无法满足封装件轻薄短小的需求。
请参阅图3，为此，美国专利第5,962,810号案揭示一种可缩小整体尺寸的感测式封装件，其在基板31上接置一感测芯片30，并利用焊线32电性连接该感测芯片30与基板31，接着在该焊线32上敷设流动性胶体33而作为拦坝结构，由此完整包覆住该焊线32，之后在该感测芯片30上涂布透明胶35，由此形成一可缩小整体尺寸的感测式封装件。但前述现有技术中，不仅工艺成本高，且产品信赖性低，因此无法为业界所普遍使用。
另外，请参阅图4，美国专利第5,534,725则揭示将玻璃45粘着在感测芯片40上，以在封装该感测芯片40时，将该玻璃45顶抵于封装模具(未图示)的上模内壁顶端，以便在完成封装模压作业而移除模具时，形成包覆该感测芯片40周围的封装胶体44，同时使玻璃45外露出封装胶休44。但前述技术中，因玻璃45是直接顶抵于封装模具的上模内壁顶端，因此容易因模压压力直接压着于该玻璃45而发生裂损，甚而压损设在该玻璃45下方的感测芯片40，此外，若玻璃与封装模具的上模内壁压合不确实而产生缝隙时，也将导致封装胶休溢胶至玻璃45表面问题。
因此，如何提供一种感测式封装件及其制法，可缩小整体尺寸、节省工艺成本、增加产品信赖性、以及避免玻璃或感测芯片裂损，甚或封装胶体溢胶至玻璃等问题，确为相关领域上所需迫切面对的课题。
发明内容
鉴于前述习知技术的缺失，本发明的主要目的是提供一种无需设置拦坝结构，且具轻薄短小特性的感测式封装件及其制法。
本发明的另一目的是提供一种可使感测芯片为封装胶体所包覆且具高信赖性的感测式封装件及其制法。
本发明的又一目的是提供一种可使感测芯片为封装胶体所包覆且具低工艺成木的感测式封装件及其制法。
本发明的另一目的是提供一种可避免压损玻璃及感测芯片的感测式封装件及其制法。
为达前述及其他目的，本发明的感测式封装件的制法主要包括：提供一具有多个感测芯片的晶片，以将具相对的第一表面及第二表面的透光体接着在各该感测芯片上，其中该第一表面设有一覆盖层，以及该第二表面设有一环状粘着层，以将该透光体藉由该环状粘着层接置在该感测芯片上，其中该透光体的平面尺寸小于该感测芯片尺寸；对该晶片进行切单作业，以形成多个接置有透光体的感测芯片；提供一具多个基板的基板模块片，以将该感测芯片对应接置并电性连接至各该基板上；进行封装模压作业，以在该基板模块片上形成一包覆该感测芯片及透光体的封装胶体；沿该透光体边缘切割该封装胶体，其中该切割深度至少到达设在该透光体上的覆盖层位置；以及进行移除及切割作业，以移除该覆盖层及位于其上的封装胶体而外露出该透光体，并沿各该基板间进行切割，以形成感测式封装件。
在本发明中该感测芯片具有主动面及相对的非主动面，且该感测芯片以其非主动面对应接置于该基板上，并利用焊线而将该感测芯片主动面电性连接至该基板，另该覆盖层与封装胶体的接合性大于该覆盖层与透光休的接合性，以便可同时移除该覆盖层及遮覆其上的封装胶体。
本发明也揭露一种感测式封装件，包括：基板；感测芯片，接置并电性连接至该基板上；透光休，接着在该感测芯片上，且该透光休的平面尺寸小于该感测芯片平面尺寸；以及封装模压形成的封装胶体，形成在该基板上且环绕该感测芯片及透光体周围，以外露出该透光休的顶面，且该封装胶体与基板的侧边相互切齐。
本发明的感测式封装件的制法另一较佳实施例包括：提供一具多个基板的基板模块片，以将感测芯片接置并电性连接至该基板上；将具相对的第一表面及第二表面的透光体接着在该感测芯片上，其中该第一表面设有一覆盖层，以及该第二表面设有一粘着层，以将该透光体通过该粘着层接置在该感测芯片上，且该透光体的平面尺寸小于该感测芯片平面尺寸；进行封装模压工艺，以在该基板上形成包覆该感测芯片及透光体的封装胶体；沿该透光体边缘切割该封装胶体，其中该切割深度至少到达设在该透光体上的覆盖层位置；以及进行移除及切割作业，以移除该覆盖层及位于其上的封装胶体而外露出该透光体，并沿各该基板间进行切割，以形成感测式封装件。
因此，本发明的感测式封装件及其制法主要是先将设有覆盖层及粘着层的透光体接着在具多个感测芯片的晶片上，其中该透光体的平面尺寸小于该感测芯片尺寸，以对该晶片进行切单形成多个接置有透光体的感测芯片，进而将该感测芯片接置并电性连接至基板模块片上各基板上；或将感测芯片接置并电性连接至基板上，再将设有覆盖层及粘着层的透光体通过该粘着层接置在感测芯片上；之后，即可进行封装模压工艺，以在该基板上形成包覆该感测芯片及透光体的封装胶体，并沿该透光体边缘切割该封装胶体，其中该切割深度至少到达设在该透光体上的覆盖层位置，接着利用移除及切割作业，移除该覆盖层及位于其上的封装胶体而外露出该透光体，最后沿各该基板间进行切割，形成感测式封装件，以供光线能通过该透光体而为该感测芯片所撷取。
所以，本发明中由于未形成有传统的拦坝结构，故可提供具轻薄短小特性的感测式封装件，增加工艺可靠性及降低成本，同时，通过预先在该透光体上设置覆盖层，以便在进行封装模压工艺时，可使封装胶休覆盖至该透光休的覆盖层上，之后再移除该覆盖层及位于具上的封装胶休，即可外露出该透光体，避免传统的在封装感测芯片时因模压压力直接压着在该玻璃而发生裂损，甚而压损设在该玻璃下方的感测芯片，或发生封装胶体溢胶至玻璃表面问题。此外，由于本发明中利用传统的封装模压工艺以直接形成封装感测芯片的封装胶体，因此不仅可节省工艺成本，同时通过封装模压工艺的使用将可配合批次方式(batch-type)而在一具多个基板的基板模块片上大量制造生产，藉以降低工艺成本及复杂性。
附图说明
图1是美国专利第6,060,340号案所揭露的感测式封装件剖面示意图；
图2A及2B是美国专利第6,262,479及6,590,269号案所揭露的感测式封装件剖面示意图；
图3是美国专利第5,962,810号案所揭露的感测式封装件剖面示意图；
图4是美国专利第5,534,725号案所揭露的感测式封装件剖面示意图；
图5A至5F是本发明的感测式封装件及其制法第一实施例的剖面示意图；
图6A至6E是本发明的感测式封装件的制法第二实施例的剖面示意图；以及
图7是本发明的感测式封装件的制法第三实施例的剖面示意图。主要元件符号说明
10  感测芯片
11  基板
12       焊线
13       拦坝结构
14       空间
15       玻璃
20       感测芯片
21       基板
22       焊线
23       拦坝结构
25       玻璃
27       上模
270      上凹模穴
271      凸出部
28       下模
30       感测芯片
31       基板
32       焊线
33       胶体
35       透明胶
40       感测芯片
44       封装胶体
45       玻璃
50，60   感测芯片
50A      晶片
501，601 主动面
502，602 非主动面
503，603   感测区
504，604   焊垫
51，61     基板
51A，61A   基板模块片
52，62     焊线
54，64，74 封装胶休
540        凹槽
55，65，75 透光体
551，651   第一表面
552，652   第二表面
56，66，76 覆盖层
57，67     粘着层
78         夹具
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。
第一实施例
请参阅图5A至5F，是本发明的感测式封装件的制法剖面示意图，且可采用批次方式大量制造生产。
如图5A及5B所示，提供一具有多个感测芯片50的晶片50A，以将具相对的第一表面551及第二表面552的透光体55接着在各该感测芯片50上，其中该第一表面551设有一覆盖层56，以及该第二表面552设有一环状粘着层57，以将该透光体55通过该环状粘着层57接置在该感测芯片50上，其中该透光体55的平面尺寸小于该感测芯片50尺寸；接着，对该晶片50A进行切单作业，以形成多个接置有透光体55的感测芯片50。
该感测芯片50具有一主动面501及一相对的非主动面502，且该感测芯片50的主动面501上设有感测区503及焊垫504。另该感测芯片50可先对其非主动面502进行薄化，并选择出良品芯片(good die)。
该透光体55例如是玻璃，该覆盖层56例如为贴片(tape)、环氧树脂、或蜡(wax)等，以使该覆盖层56与透光体55的接合性小于后续覆盖其上的封装胶体，该粘着层57呈环状以围束该感测区503周围。
如图5C所示，提供一具多个基板51的基板模块片51A，以将该感测芯片50对应接置并电性连接至各该基板51上。
该感测芯片50以其非主动面502对应接置在该基板51上，并通过焊线52连结该感测芯片50的焊垫504及基板51，以供该感测芯片50与基板51相互电性耦合。
如图5D所示，进行封装模压作业，以在该基板模块片51A上形成包覆该感测芯片50、焊线52、透光体55及设在该透光体55上的覆盖层56的封装胶体54。
如图5E所示，利用如激光切割或研磨技术，以沿该覆盖层56周围切割该封装胶体54，由此形成一凹槽540，其中该切割深度，即该凹槽540的深度至少到达该覆盖层56位置，且以超过覆盖层56约0.05～0.1mm为佳，另外该凹槽540距离该覆盖层56宽度可为0～0.1mm，而以0.05mm为佳，此外该凹槽540也可延伸至该覆盖层56深度约至0.1mm，而以0.05mm为佳，但应注意避免破坏该透光体55。
如图5F所示，进行移除及切割作业，以移除该覆盖层56及位于其上的封装胶体54而外露出该透光体55，同时对应该基板模块片51A以沿各该基板51间切割该基板51及封装胶体54，以形成结合有感测芯片50及透光体55且也无需设置拦坝结构的感测式封装件。该移除作业主要是利用该覆盖层56与封装胶体54的接合性大于该覆盖层56与透光体55的接合性，以便可同时移除该覆盖层56及遮覆其上的封装胶体54，进而外露出该透光体55，以供外在光线得以穿过该透光体55到达该感测芯片50的感测区503而使感测芯片作动。
通过前述工艺，本发明也揭露一种感测式封装件，包括：基板51；感测芯片50，接置并电性连接至该基板51上；透光体55，接着在该感测芯片50上，且该透光体55的平面尺寸小于该感测芯片50平面尺寸；以及封装模压形成的封装胶休54，形成在该基板51上且环绕该感测芯片50及透光休55周围，以外露出该透光体55的顶面，且该封装胶体54与基板51的侧边相互切齐。
第二实施例
另请参阅图6A至6E，是本发明的感测式封装件的制法第二实施例的剖面示意图。本实施例与前述实施例大致相同，主要差异是先将感测芯片接置并电性连接至基板上，再于该感测芯片上接置设有覆盖层及粘着层的透光体。
如图6A所示，提供一具多个基板61的基板模块片61A，以将感测芯片60接置在该基板61上，该感测芯片60具有一主动面601及一相对的非主动面602，且该感测芯片60的主动面601上设有感测区603及焊垫604，该感测芯片60以其非主动面602对应接置在该基板61上，并通过焊线62连结该感测芯片60的焊垫604及基板61，以供该感测芯片60与基板61相互电性耦合。
如图6B所示，提供具有相对的第一表面651及第二表面652的透光体65，且该透光体第一表面651设有一覆盖层66，该第二表面652设有一环状粘着层67，以将该透光体65通过该粘着层67接置在该感测芯片60上。
如图6C所示，进行封装模压工艺，以在该基板61上形成包覆该感测芯片60、焊线62、透光体65及设在该透光体65上的覆盖层66的封装胶体64。
如图6D所示，沿该透光体65边缘切割该封装胶体64，其中该切割深度至少到达设在该透光体65上的覆盖层66位置。
如图6E所示，进行移除及切割作业，以移除该覆盖层66及位于其上的封装胶体64而外露出该透光体65，同时对应该基板模块片61A以沿各该基板61间切割该基板61及封装胶体64，以形成结合有感测芯片60及透光体65且也无需设置拦坝结构的感测式封装件。
第三实施例
另请参阅图7，是木发明的感测式封装件的制法第三实施例的剖面示意图。本实施例与前述实施例大致相同，主要差异在于本实施例中为便于自透光休75上移除覆盖层76及位于该覆盖层76上的封装胶休74部分，可在形成该封装胶体74时，对应该封装胶体74的顶面形成凸部741，以便后续在透光体75周围切割封装胶体74后，再予利用夹具78夹持该凸部741而移除该覆盖层76及位于该覆盖层76上的封装胶体74部分。
因此，木发明的感测式封装件及其制法主要是先将设有覆盖层及粘着层的透光体接着在具多个感测芯片的晶片上，其中该透光休的平面尺寸小于该感测芯片尺寸，以对该晶片进行切单形成多个接置有透光体的感测芯片，进而将该感测芯片接置并电性连接至基板模块片上各基板上，或将感测芯片接置并电性连接至基板上，再将设有覆盖层及粘着层的透光体通过该环状粘着层接置在感测芯片上，之后，即可进行封装模压工艺，以在该基板上形成包覆该感测芯片及透光体的封装胶体，并沿该透光体边缘切割该封装胶体，其中该切割深度至少到达设在该透光体上的覆盖层位置，接着利用移除及切割作业，移除该覆盖层及位于其上的封装胶体而外露出该透光体，以及沿各该基板进行切割，形成感测式封装件，以供光线能通过该透光体而为该感测芯片所撷取。
因此，本发明中由于未形成传统的拦坝结构，故可提供具轻薄短小特性的感测式封装件，增加工艺可靠性及降低成本，同时，通过预先在该透光体上设置覆盖层，以在进行封装模压工艺时，可使封装胶体覆盖至该透光体的覆盖层上，之后再移除该覆盖层及位于其上的封装胶体，即可外露出该透光体，避免传统的在封装感测芯片时因模压压力直接压着于该玻璃而发生裂损，甚而压损设在该玻璃下方的感测芯片，或发生封装胶体溢胶至玻璃表面问题。此外，由于本发明中利用传统的封装模压工艺以直接形成封装感测芯片的封装胶体，因此不仅可节省工艺成本，同时通过封装模压工艺的使用将可配合批次方式而在一具多个基板的基板模块片上大量制造生产，由此降低工艺成本及复杂性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明，本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，木发明的权利保护范围，应如后述的权利要求所列。

Claims (13)

1.一种感测式封装件的制法，包括：
提供一具多个基板的基板模块片，以将感测芯片接置并电性连接至该基板上；
将具相对的第一表面及第二表面的透光体接着在该感测芯片上，其中该透光体第一表面设有一覆盖层，该第二表面设有一粘着层，以将该透光体通过该粘着层接置在该感测芯片上，且该透光体的平面尺寸小于该感测芯片平面尺寸；
进行封装模压工艺，以在该基板上形成包覆该感测芯片及透光体的封装胶体；
沿该透光体边缘切割该封装胶体，其中该切割深度至少到达设在该透光体上的覆盖层位置；以及
进行移除及切割作业，以移除该覆盖层及位于其上的封装胶体而外露出该透光体，并沿各该基板间进行切割，以形成感测式封装件。
2.如权利要求1所述的感测式封装件的制法，其中，该感测芯片具有一主动面及一相对的非主动面，且该感测芯片的主动面上设有感测区及焊垫。
3.如权利要求2所述的感测式封装件的制法，其中，该感测芯片以其非主动面接置在该基板上，并通过焊线连结该感测芯片的焊垫及基板。
4.如权利要求1所述的感测式封装件的制法，其中，该透光体为玻璃，该覆盖层为贴片、环氧树脂、以及蜡的其中一种，以使该覆盖层与透光体的接合性小于后续覆盖其上的封装胶体。
5.如权利要求1所述的感测式封装件的制法，其中，在沿该透光体周围切割该封装胶体时，形成一凹槽，该凹槽的深度至少到达该覆盖层位置，且以超过覆盖层0.05至0.1mm为佳。
6.如权利要求5所述的感测式封装件的制法，其中，该凹槽距离该覆盖层宽度为不大于0.1mm，而以0.05mm为佳。
7.如权利要求5所述的感测式封装件的制法，其中，该凹槽延伸至该覆盖层深度不大于0.1mm，而以0.05mm为佳。
8.如权利要求1所述的感测式封装件的制法，其中，该覆盖层与封装胶体的接合性大于该覆盖层与透光体的接合性。
9.如权利要求1所述的感测式封装件的制法，其中，该封装胶体的顶面形成有凸部，以在透光体周围切割封装胶体后，再予利用夹具夹持该凸部而移除该覆盖层及位于该覆盖层上的封装胶体。
10.一种感测式封装件，包括：
基板；
感测芯片，接置并电性连接至该基板上；
透光体，接着在该感测芯片上，且该透光体的平面尺寸小于该感测芯片平面尺寸；以及
封装模压形成的封装胶体，形成在该基板上且环绕该感测芯片及透光体周围，以外露出该透光体的顶面，且该封装胶体与基板的侧边相互切齐。
11.如权利要求10所述的感测式封装件，其中，该感测芯片具有一主动面及一相对的非主动面，且该感测芯片的主动面上设有感测区及焊垫。
12.如权利要求11所述的感测式封装件，其中，该感测芯片以其非主动面接置在该基板上，并通过焊线连结该感测芯片的焊垫及基板。
13.如权利要求10所述的感测式封装件，其中，该透光体为玻璃。
CNA2006101494659A 2006-11-21 2006-11-21 感测式封装件及其制法 Pending CN101192545A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006101494659A CN101192545A (zh) 2006-11-21 2006-11-21 感测式封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006101494659A CN101192545A (zh) 2006-11-21 2006-11-21 感测式封装件及其制法

Publications (1)

Publication Number Publication Date
CN101192545A true CN101192545A (zh) 2008-06-04

Family

ID=39487441

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101494659A Pending CN101192545A (zh) 2006-11-21 2006-11-21 感测式封装件及其制法

Country Status (1)

Country Link
CN (1) CN101192545A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485316A (zh) * 2013-03-08 2015-04-01 英飞凌科技股份有限公司 半导体器件及其制造方法
CN110021619A (zh) * 2019-05-17 2019-07-16 积高电子(无锡)有限公司 图像传感器封装结构及封装方法
CN110112163A (zh) * 2019-05-17 2019-08-09 积高电子(无锡)有限公司 一种图像传感器封装结构及封装方法
CN111739901A (zh) * 2020-05-18 2020-10-02 甬矽电子(宁波)股份有限公司 传感器封装结构及封装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485316A (zh) * 2013-03-08 2015-04-01 英飞凌科技股份有限公司 半导体器件及其制造方法
CN110021619A (zh) * 2019-05-17 2019-07-16 积高电子(无锡)有限公司 图像传感器封装结构及封装方法
CN110112163A (zh) * 2019-05-17 2019-08-09 积高电子(无锡)有限公司 一种图像传感器封装结构及封装方法
CN111739901A (zh) * 2020-05-18 2020-10-02 甬矽电子(宁波)股份有限公司 传感器封装结构及封装方法

Similar Documents

Publication Publication Date Title
TWI305036B (en) Sensor-type package structure and fabrication method thereof
CN102344110B (zh) 微机电系统器件的方形扁平无引脚封装结构及方法
CN209401614U (zh) 环境光传感器封装体
US9324586B2 (en) Chip-packaging module for a chip and a method for forming a chip-packaging module
US11031356B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
US20080105941A1 (en) Sensor-type semiconductor package and fabrication
US11355423B2 (en) Bottom package exposed die MEMS pressure sensor integrated circuit package design
WO2018086298A1 (zh) 表面传感晶片封装结构及其制作方法
TW200715503A (en) Semiconductor packaging process and carrier for semiconductor package
CN101162698A (zh) 感测式封装件及其制法
TW200822315A (en) Sensor type semiconductor package and fabrication method thereof
KR101085185B1 (ko) 회로 기판 구조, 패키징 구조 및 이들의 제조 방법
CN101192545A (zh) 感测式封装件及其制法
TW201312711A (zh) 塑封預模內空封裝之結構改良
CN101494230A (zh) 感测式半导体封装件及其制法
CN100454505C (zh) 半导体装置及其制法
WO2018113574A1 (zh) 一种贴装预包封金属导通三维封装结构的工艺方法
CN101188202A (zh) 感测式封装件及其制造方法
TWI566343B (zh) 保護片服貼於晶片感應面之晶片封裝構造
CN202297105U (zh) 微机电系统mems器件的方形扁平无引脚封装qfn结构
CN102270584A (zh) 电路板结构、封装结构与制作电路板的方法
TWI359481B (en) Sensor semiconductor package and method thereof
CN208589413U (zh) 载板工装
CN100361317C (zh) 具有支撑体的感光半导体封装件及其制法
JP2003174046A (ja) 半導体パッケージおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication