CN100511941C

CN100511941C - 用于dc-dc转换器的控制电路和控制方法

Info

Publication number: CN100511941C
Application number: CNB2006100670193A
Authority: CN
Inventors: 长谷川守仁
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Cypress Semiconductor Corp
Priority date: 2005-12-07
Filing date: 2006-03-31
Publication date: 2009-07-08
Anticipated expiration: 2026-03-31
Also published as: US7193401B1; JP4640984B2; CN1980026A; TW200723656A; JP2007159319A; TWI307205B; KR100718905B1

Abstract

本发明的目的是提供一种用于电流模式控制类型DC-DC转换器的控制电路和控制方法，使该转换器即使在占空比不小于50%时也能够防止分谐波振荡，并且能够防止开关频率随输入电压波动。当高电平输出信号Vo1被输入到触发器FF的复位输入端R时，晶体管FET1截止。相位比较器FC根据延迟信号FP和参考时钟信号FR之间的相位差输出比较结果信号CONT。延迟电路DLY从晶体管FET1截止起经过根据比较结果信号CONT调节的延时DT后输出高电平延迟信号FP。晶体管FET1根据高电平延迟信号FP的输入而导通。

Description

用于DC-DC转换器的控制电路和控制方法

技术领域

本发明涉及用于电流模式控制类型DC-DC转换器的控制电路和控制方法，更具体地说，本发明涉及防止在占空比超过50％时发生的分谐波(subharmonic)振荡。

背景技术

图9是固定截止时间控制的电流模式DC-DC转换器100的电路图。在主开关晶体管FET1导通时，流过扼流线圈L1的电感电流增大。当经由输入端FB1反馈回的电感电流变得比误差放大信号Vc大时，晶体管FET1仅被截止固定的时间。在此固定截止时间之后，晶体管FET1再次导通。

此外，日本未实审专利公开No.2002—223562和No.2005—143197作为相关技术被公开。

发明内容

在DC-DC转换器100中，尽管晶体管FET1的截止时间是固定的，但是导通时间却取决于输入电压Vin对输出电压Vout之比。因此导致晶体管FET1的开关频率随输入电压Vin波动这一问题。

在截止时间结束后，DC-DC转换器100的晶体管FET1的导通周期开始。即，即使施加到DC-DC转换器100的负载突然增加，晶体管FET1直到DC-DC转换器100的截止时间结束才会导通。因此导致了产生DC-DC转换器100对负载的突然波动的响应延迟的问题。

为了解决上述背景技术中的问题中的至少一个，作出了本发明，本发明的目的是要提供一种用于DC-DC转换器的控制电路和控制方法，即使在占空比超过50％也能够防止线圈电流的分谐波振荡，并且能够防止输出电流降低。

为了实现上述目的，提供了一种电流模式控制类型DC-DC转换器的控制电路，其根据时钟信号控制主开关晶体管，包括：定时调节电路，其输出定时信号，该定时信号用于确定使主开关晶体管从第二状态转变到第一状态的定时；以及相位比较器，其检测所述定时信号和时钟信号之间的相位差，以根据所述相位差来向定时调节电路输出相位差信号。其中在所述定时信号的相位超前所述时钟信号的相位时，所述定时调节电路根据相位的提前量来延长在所述主开关晶体管从所述第一状态转变到所述第二状态后，直到所述定时调节电路输出所述定时信号为止的延时；并且在所述定时信号的相位落后于所述时钟信号的相位时，所述定时调节电路根据相位的延迟量来缩短所述延时。

在第一状态是导电状态，第二状态是非导电状态，并且主开关晶体管根据电感电流值变得高于设置值而从第一状态转变到第二状态时，构成所谓的固定截止时间类型的电流模式控制系统DC-DC转换器。另一方面，在第一状态是非导电状态，第二状态是导电状态，并且主开关晶体管根据电感电流值变得低于设置值而从第一状态转变到第二状态时，构成所谓的固定导通时间类型的电流模式控制系统DC-DC转换器。

定时调节电路输出定时信号，用于确定使主开关晶体管从第二状态转变到第一状态的定时。相位比较器检测该定时信号和时钟信号之间的相位差，以输出与该相位差一致的相位差信号到定时调节电路。

从主开关晶体管从第一状态转变到第二状态后直到定时调节电路输出定时信号为止的时间被定义为延时。相位比较器检测在某一开关周期中定时信号的相位超前于时钟信号的相位，以确定定时信号的周期比时钟信号的周期短。然后，相位比较器利用相位差信号将该确定结果发送到定时调节电路。因此，定时调节电路根据相位的提前量延长延时，以从下一个开关周期起延长定时信号的周期。类似地，当在某一开关周期中定时信号的相位落后于时钟信号的相位时，相位比较器确定定时信号的周期比时钟信号的周期长，并且利用相位差信号将该确定结果发送到定时调节电路。因此，定时调节电路根据相位的延迟量缩短延时，以从下一个开关周期起缩短定时信号的周期。如上所述，利用相位比较器和定时调节电路，执行了对延时的反馈控制。

首先，根据在当前开关周期前的周期中定时信号和时钟信号之间的相位差来确定当前开关周期中的延时。因此，在当前开关周期中产生的定时信号和时钟信号之间的相位差不对当前开关周期中的延时产生影响。于是，使得在当前开关周期中的第二状态结束时的电感电流值与先前开关周期中第二状态结束时的电感电流值的平均值基本相等。因此，可以防止当前开关周期中的负载波动产生的电感电流的扰动传递到后面的开关周期中。从而，在以固定频率工作的电流模式控制类型DC-DC转换器的控制电路中，即使占空比不小于50％，也可以防止分谐波振荡。

其次，可以对延时进行调节，使得时钟信号的周期对应于定时信号的周期，并且时钟信号和定时信号之间的相位差变为零。因此，可以使具有根据本发明的DC-DC转换器的控制电路的DC-DC转换器的开关周期与时钟信号同步。从而，可以防止主开关晶体管的开关频率随输入电压而波动。

此外，本发明的电流模式控制类型DC-DC转换器的控制方法用于根据时钟信号控制主开关晶体管，该方法包括以下步骤：检测转变定时与时钟信号之间的相位差，所述转变定时是主开关晶体管从第二状态转变到第一状态的定时；在主开关晶体管转变到第一状态后，根据电感电流超过设置值而将该主开关晶体管从第一状态转变到第二状态；以及在后面确定转变定时时，当先前转变定时的相位超前时钟信号的相位时，根据相位的提前量来延迟所述转变定时。另一方面，当在先前转变定时的相位落后所述时钟信号的相位时，根据相位的提前量使所述转变定时提前。

用于检测相位差的步骤检测转变定时和时钟信号之间的相位差，在所述转变定时上主开关晶体管从第二状态转变到第一状态。用于将主开关晶体管从第一状态转变到第二状态的步骤在用于检测相位差的步骤之后被执行。该转变是根据电感电流值超过设置值而被执行的。用于调节转变定时的步骤在用于将主开关晶体管从第一状态转变到第二状态的步骤之后执行。在先前转变定时的相位超前于时钟信号的相位时，转变定时根据该相位提前量被延迟。另一方面，在先前转变定时的相位落后于时钟信号的相位时，转变定时根据该相位提前量被提前。

通过上述步骤，执行了转变定时的反馈控制。首先，在以固定频率工作的电流模式控制类型DC-DC转换器的控制电路中，即使占空比不小于50％，也可以防止分谐波振荡。其次，可以防止主开关晶体管的开关频率随输入电压波动。

结合附图阅读下面的详细描述，从下面的详细描述中可以更全面地理解本发明的上述和其他目的和新颖特征。但是，应当明确地理解附图仅用于说明，而不是作为对本发明范围的限定。

附图说明

图1是DC-DC转换器1的电路图；

图2是相位比较器FC的电路图；

图3是延迟电路DLY的电路图；

图4是电流模式控制类型DC-DC转换器的时序图；

图5是DC-DC转换器1的时序图(No.1)；

图6是DC-DC转换器1的时序图(No.2)；

图7是DC-DC转换器1的时序图(No.3)；

图8是DC-DC转换器1a的电路图；以及

图9是具有固定截止时间控制的电流模式DC-DC转换器的电路图。

具体实施方式

现在将参考图1解释根据本发明第一实施例的DC-DC转换器1。DC-DC转换器1包括控制部分3、扼流线圈L1、主开关晶体管FET1、同步整流晶体管FET2、平滑电容器C1和电流检测电阻器Rs。

在图1中，输入电压Vin连接到晶体管FET1的输入端，并且扼流线圈L1的输入端连接到晶体管FET1的输出端。输出电压Vout从扼流线圈L1的输出端输出。控制部分3的输出端DH连接到晶体管FET1的控制端。作为同步整流开关电路的晶体管FET2的输入端接地，并且它的输出端连接到扼流线圈L1的输入端。控制部分3的输出端DL连接到晶体管FET2的控制端。平滑电容器C1连接在扼流线圈L1的输出端和地之间。扼流线圈L1的输出端连接到控制部分3的输入端FB1。

控制部分3包括电压放大器AMP1、误差放大器ERA1、电压比较器COMP1、触发器FF、振荡器OSC、相位比较器FC和延迟电路DLY。DC-DC转换器的输出电压Vout被施加到控制部分3的FB1端子，并且在串联在FB1端子和地之间的输入电阻器R1和地电阻器R2的连接节点N2处被分压。在节点N2处分压后的电压输入到误差放大器ERA1的反相输入端。来自地的参考电压e1输入到误差放大器ERA1的同相输入端。误差放大信号Vc从误差放大器ERA1输出，然后输入到电压比较器COMP1的反相输入端。输入端CS1连接到电压放大器AMP1的同相输入端，并且输入端FB1连接到电压放大器AMP1的反相输入端，以便测量因电流流过电流检测电阻器Rs而产生的电压降。从电压放大器AMP1输出的电感电流信号VIL被输入到电压比较器COMP1的同相输入端。从电压比较器COMP1输出的输出信号Vo1被输入到触发器FF的复位输入端R。触发器FF的同相输出端Q经由控制部分3的输出端DH连接到晶体管FET1。触发器FF的反相输出端*Q经由控制部分3的输出端DL连接到晶体管FET2。延迟电路DLY的输出端连接到相位比较器FC的一个输入端，因而延迟信号FP被输入到该输入端。振荡器OSC的输出端连接到相位比较器FC的另一个输入端，因而参考时钟信号FR被输入到该输入端。相位比较器FC的输出端连接到延迟电路DLY，因而从该相位比较器FC输出的比较结果信号CONT被输入到延迟电路DLY。从延迟电路DLY输出的延迟信号FP被输入到触发器FF的置位输入端S和相位比较器FC。

图2示出了相位比较器FC的构成。相位比较器FC包括相位检测部分21和积分部分22。相位检测部分21包括触发器FF11和FF12、AND门AND1和AND2，以及晶体管M1和M2。参考时钟信号FR输入到触发器FF12的复位输入端R，并且AND门AND2的输出端连接到触发器FF12的置位输入端S。信号ΦP自触发器FF11的输出端^*Q输出，该信号和延迟信号FP被输入到AND门AND2。信号ΦR自触发器FF12的同相输出端Q输出。晶体管M1和M2连接在电源电压Vdd和地电压Vss之间。信号ΦP输入到晶体管M1的栅极。信号ΦR输入到晶体管M2的栅极。这两个晶体管的漏极连接在一起，并且被连接到积分部分22。积分部分22包括电阻元件RI和电容器CI。比较结果信号CONT从该积分部分22被输出。触发器FF11的连接关系与触发器FF12的连接关系类似，因此省略了对其详细解释。

现在参考图3解释延迟电路DLY的构成。延迟电路DLY包括延时控制电路31和延时产生电路32。延时控制电路31包括电阻元件R11和晶体管M11到M14。晶体管M11和M12，以及晶体管M13和M14分别构成电流镜电路。比较结果信号CONT输入到电阻元件R11。延时产生电路32包括恒流电路CG、电容器C11、电压比较器COMP11、参考电压Vref和晶体管M15。恒流电路CG的输出端、晶体管M15的漏极端和电容器C11的一端都连接到电压比较器COMP11的同相输入端。晶体管M15的源极端接地。输出信号SQ1输入到晶体管M15的栅极端。参考电压Vref输入到电压比较器COMP11的反相输入端。延迟信号FP从电压比较器COMP11输出。

在解释DC-DC转换器1的操作之前，作为比较，先参考图4所示的波形图解释电流模式控制类型DC—DC转换器的操作，其中利用该DC-DC转换器开关周期被完全固定。在图1所示的DC-DC转换器1中，具有固定开关周期的电流模式控制类型DC-DC转换器具有这样的构造：来自振荡器OSC的输出信号被输入到触发器FF的置位输入端S。晶体管FET1的导通定时由振荡器OSC控制。

图4示出了电感电流信号VIL100的波形(虚线)，信号VIL100处于稳定状态中，即具有固定开关周期的电流模式控制类型DC-DC转换器的输出电压被稳定输出。开关周期TT100总是保持固定。在晶体管FET1导通的时刻t100和t101，电感电流信号VIL100的所有下限值都变为固定的底电压Von。

在晶体管FET1的导通时间Ton100中，电感电流信号VIL100随时间流逝以斜率为m1的线性函数增加。斜率m1由使用晶体管FET1的导通时间Ton100和截止时间Toff100以及扼流线圈L1的电感值L的以下表达式(1)表示。

m1＝(Vin-Vout)/L×Ton100 表达式(1)

另一方面，在晶体管FET1的截止时间Toff100中，电感电流信号VIL以斜率为m2的线性函数下降。斜率m2由以下表达式(2)表示。

m2＝Vout/L×Toff100 表达式(2)

假设在时刻t100处由于负载波动而导致电感电流扰动时，在电感电流信号中产生偏离底电压Von的偏差量ΔV0，则在这种情形中电感电流信号VIL101(实线)在导通时间内以斜率m1增大，并且在截止时间内以斜率m2下降。然后，在下一个时刻t101处，在电感电流信号VIL101中产生偏离底电压Von的偏差量ΔV1。偏差量ΔV1由以下表达式(3)表示。

ΔV1＝(m2/m1)×ΔV0 表达式(3)

当晶体管FET1的占空比小于50％时，斜率m1的绝对值小于斜率m2的绝对值。因此，表达式(3)显示出电感电流信号VIL101偏离底电压Von的偏差量在晶体管FET1每次导通时变大，而不会收敛。这样就产生了分谐波振荡。

现在将参考图5到图8解释根据本发明的DC-DC转换器1的操作。DC-DC转换器1在稳定状态中执行以下操作：晶体管FET1的非固定截止时间的操作；以及使开关频率与振荡器OSC的时钟频率相对应的操作。另一方面，DC-DC转换器1在负载波动时执行以下操作：晶体管FET1的固定截止时间的操作，以及用于防止分谐波振荡的操作。

现在参考图5解释DC-DC转换器1在稳定状态中的操作，在该状态中输出电压Vout将被稳定地输出。将解释这样一种情形，在该情形中开关周期TT12化参考时钟信号FR的时钟周期TT11短。为了便于解释，在将要解释的情形中，在时刻t10处参考时钟信号FR的上升沿的相位对应于延迟信号FP的上升沿的相位，并且在时刻t12处延迟信号FP的上升沿的相位超前于参考时钟信号FR的上升沿的相位。

当在时刻t10处开关周期TT12开始时，延迟电路DLY输出高电平延迟信号FP来置位触发器FF。在触发器FF被置位后，晶体管FET1导通，电流从输入电压Vin经由扼流线圈L1提供给负载，因此电感电流信号VIL11被升高(箭头Y10)。

根据触发器FF进入置位状态，从同相输出端Q输出的输出信号SQ1转变为高电平。当从低电平转变为高电平的输出信号SQ1被输出到延迟电路DLY时，延迟电路DLY没有延迟地将延迟信号FP改变为低电平，如下所述。

当在时刻t11处电感电流信号VIL11的电压值达到误差放大信号Vc时，电压比较器COMP1的输出信号Vo1从低电平转变为高电平。转变为高电平的输出信号Vo1被输入到复位输入端R，以使触发器FF复位。输出信号SQ1进入低电平，并且主晶体管FET1进入非导电状态。此外，输出信号SQB1进入高电平，并且同步整流晶体管FET2进入导电状态。

当在时刻t11时低电平输出信号SQ1被输入到延迟电路DLY后，在经过了由延迟电路DLY确定的规定延时DT12后，在时刻t12处，从延迟电路DLY输出作为高电平脉冲信号的延迟信号FP(区域A1)。

现在参考图3解释从时刻t11到时刻t12期间延迟电路DLY的操作。延迟电路DLY是这样的电路：在从输出信号SQ1的尾沿输入后经过规定的延时DT后，输出作为高电平脉冲信号的延迟信号FP。延迟电路DLY还具有根据比较结果信号CONT的值来调整延时DT的值的功能。

在前一周期中的延时DT11的值根据在时刻t10处参考时钟信号FR和延迟信号FP之间的相位差增加或减少，以便如下所述地获得延时DT12的值。在这里，时刻t10处的参考时钟信号FR的相位和延迟信号FP的相位是一致的，因此延时DT11的增加/减少量为零，并且延时DT12的值变得与延时DT11的值相等。

现在参考图2解释从时刻t12到时刻t13期间相位比较器FC的操作。当在时刻t12处开关周期TT13开始时，高电平的延迟信号FP和高电平的ΦP被输入到AND门AND2。因此，从AND门AND2输出的高电平信号被输入到触发器FF12的置位输入端S。然后，信号ΦR转变为高电平(箭头Y12)，以使晶体管M2变导通。

接下来，在时刻t13处，延迟了时间P2(到延迟信号FP上升沿的时间)的高电平参考时钟信号FR，输入到触发器FF12的复位输入端R。因此，信号ΦR转变为低电平(箭头Y13)，以使晶体管M2进入非导电状态。从而，触发器FF12生成信号ΦR，信号ΦR在与从延迟信号FP的上升沿到参考时钟信号FR的上升沿的相位延迟量相对应的时间P2相等的时间期间为正脉冲信号。在ΦR为高电平时，从相位检测部分21输出的PMW信号DO进入低电平。即，相位检测部分21充当PWM电路，其在延迟信号FP的相位超前参考时钟信号FR的相位的时间差期间输出低电平信号。

在期间P2中，积分部分22的电容器CI根据低电平PMW信号DO的输入而被放电。因此，从积分部分22输出的比较结果信号CONT的电压值根据该PMW信号DO降低。

现在参考图3解释从时刻t14到时刻t15期间延迟电路DLY的操作。比较结果信号CONT输入到延迟电路DLY的延时控制电路31。比较结果信号CONT的电流流过晶体管M11。由于晶体管M11和M12构成电流镜电路，所以电流i2也流过晶体管M12。流过晶体管M12的电流和流过晶体管M13的电流是相同的电流，所以电流i2也流过晶体管M13。由于晶体管M13和M14构成电流镜电路，所以电流i2也流过晶体管M14。由于晶体管M14与恒流电路CG并联，所以对延迟电路的电容器C11充电的电流等于流过恒流电路CG的电流i1和电流i2的和。

当在时刻t14处输出信号SQ1从高电平转变到低电平时，晶体管M15截止。因此，电容器C11被流过恒流电路CG的电流i1和电流i2充电。电容器C11的电压随着由反馈到电容器C11中的i1和i2以及电容器C11的时间常数确定的时间上升。当电容器C11的电压变为大于等于参考电压Vref时，电压比较器COMP11输出高电平延迟信号FP，延时DT13结束。即，延时DT由电容器C11的充电时间决定。此后，当比较结果信号CONT的电压值变高时，电流i2增大，以使延时DT缩短。此外，当比较结果信号CONT的电压值变低时，电流i2降低，以使延时DT延长。在这里，根据时间P2的长度，在时刻t14处比较结果信号CONT的电压值比在时刻t11处比较结果信号CONT的电压值低。因此，延时DT13变得比延时DT12长。

如上所述，在控制部分3中执行下述反馈控制：根据在当前开关周期TT13前的开关周期TT12中延迟信号FP和参考时钟信号FR之间的相位差，调节当前开关周期TT13中的延时DT13。因此，在经过一定量时间后，如从时刻t16到时刻t17所示，可以获得下述延时DT14：参考时钟信号FR的时钟周期TT11对应于延迟信号FP的周期TT12a，并且参考时钟信号FR和延迟信号FP之间的相位差变为零。

接下来，将参考图6解释在输出电压Vout被稳定输出的稳定状态中，并且开关周期TT22比参考时钟信号FR的时钟周期TT11长时，DC-DC转换器1的操作。在时刻t20处，延迟电路DLY输出高电平延迟信号FP来置位触发器FF，以使电感电流信号VIL21升高(箭头Y20)。在时刻t21处，触发器FF被复位，并且低电平输出信号SQ1被输出到延迟电路DLY。然后，在经过由延迟电路DLY确定的规定延时DT22后的时刻t23处，作为高电平脉冲信号的延迟信号FP从延迟电路DLY被输出(区域A21)。

下面将描述，在前一开关周期TT21中延时DT21的值根据在时刻t20处参考时钟信号FR和延迟信号FP之间的相位差被增大或减小，从而可以获得延时DT22。在时刻t20处，参考时钟信号FR的相位和延迟信号FP的相位是一致的，因此延时DT21的值的增大/减小量变为零。因此，延时DT22的值变为与延时DT21的值相等。

相位比较器FC可以生成信号ΦP，该信号在等于时间P3的时间期间为正脉冲信号，其中时间P3对应于延迟信号FP的相位相对于参考时钟信号FR的延迟量，即从时刻T22到时刻T23。在信号ΦP为高电平时，从相位检测部分21输出PMW信号DO进入高电平。因此，从积分部分22输出的比较结果信号CONT的电压值根据PMW信号DO而升高，从而从时刻t23起开关周期中的延时变为比延时DT22短。

在从产生相位之间的偏差的时刻t22起经过一定量的时间后，如从时刻t26到时刻t27所示，通过上述反馈控制可以获得下述延时DT14：参考时钟信号FR的时钟周期TT11对应于延迟信号FP的周期TT12a，并且参考时钟信号FR和延迟信号FP之间的相位差变为零。

接下来，将参考图7解释在由负载波动等导致电感电流扰动时DC-DC转换器1的操作。为了便于解释，在将要解释的情形中，当参考时钟信号FR的上升沿的相位对应于延迟信号FP的上升沿的相位时产生负载波动。

假设在t30处通过将处于稳定状态中的电感电流信号VIL1(虚线)从底电压Von增加偏差量ΔV0，从而将该电感电流信号改变为电感电流信号VIL32(实线)，在晶体管FET1的导通时间Ton1中，电感电流信号VIL32以斜率m1增大。当电感电流信号VIL32的电压值在t31时刻达到误差放大信号Vc时，电压比较器COMP1的输出信号Vo1从低电平转变为高电平，触发器FF被复位，并且输出信号SQ1翻转为低电平。在延迟电路DLY确定的规定延时DT31期间输出信号SQ1进入低电平，在该延时DT31期间，晶体管FET1截止。此后，在延时DT31期间电感电流信号VIL32以斜率m2下降。

通过反馈在开关周期TT31前的周期中的定时信号和时钟信号之间的相位差，可以获得开关周期TT31中的延时DT31。因此，即使在开关周期TT31中由于负载波动等导致延迟信号FP和参考时钟信号FR之间的相位差，开关周期TT31中的延时DT31也不会波动成与延时DT30相等。此外，在延时DT31期间，电感电流信号VIL32以斜率m2下降，以使在延时DT31结束的时刻t33处(区域A30)电感电流信号VIL32的值变为与底电压Von相等。从而，在t30时刻产生的晶体管FET1的导通时间内电感电流信号VIL32偏离底电压Von的偏差量在t33时刻收敛。

如上详细解释的，在根据第一实施例的DC-DC转换器1中，下述反馈控制被执行：根据在当前开关周期前的开关周期中延迟信号FP和参考时钟信号FR之间的相位差，调节当前开关周期中的延时。因此，可以防止在当前开关周期中由于负载波动而产生的电感电流的扰动传播到后续的开关周期中。因此，即使在以固定频率工作的电流模式控制类型DC-DC转换器的控制电路中占空比不小于50％，也可以防止分谐波振荡。

此外，截止时间Toff可以被调节为使参考时钟信号FR的时钟周期对应于DC-DC转换器的开关周期，并且参考时钟信号FR的上升沿的相位和开关定时的上升沿的相位变一致。因此，具有根据本发明的DC-DC转换器的控制电路的DC-DC转换器的开关周期可以与时钟周期同步。此外，可以防止开关周期随输入电压Vin而波动。

也就是说，根据本发明的电流模式控制类型DC-DC转换器根据处于DC-DC转换器的输出电压被稳定输出的稳定状态中的参考时钟信号FR来控制主开关晶体管FET1，因此截止时间不固定，并且开关频率可以与参考时钟信号FR同步。另一方面，在输出电流由于负载波动而改变时的过响应期间，通过相位比较器FC和延迟电路DLY之间的反馈控制，截止时间在每个开关周期中都被固定，从而可以防止分谐波振荡。由于截止时间因而进入半固定状态，所以即使晶体管FET1的占空比不小于50％，也可以防止分谐波振荡，并且可以防止开关频率随输入电压Vin波动。

现在参考图8解释根据本发明第二实施例的DC-DC转换器。DC-DC转换器1a的控制电路包括控制部分3a，替换图1所示DC-DC转换器的控制部分3。与控制部分3相比，控制部分3a还包括电压比较器COMP2和COMP3、AND门AND3和OR门OR1。

误差放大器ERA1的输出端连接到电压比较器COMP1的反相输入端和电压比较器COMP3的同相输入端。参考电压e3连接到电压比较器COMP3的反相输入端。电压比较器COMP3的输出端连接到AND门AND3的一个输入端，并且延迟电路DLY的输出端连接到AND门AND3的另一个输入端。节点N2连接到电压比较器COMP2的反相输入端，并且参考电压e2连接到电压比较器COMP2的同相输入端，AND门AND3的输出端和电压比较器COMP2的输出端连接到OR门OR1的输入端。OR门OR1的输出端连接到触发器FF的置位输入端。Vo2和Vo3的输出信号分别从电压比较器COMP2和COMP3输出。参考电压e2和e3每个都具有独立的规定值。此外，其他构造与图1中示出的控制部分3的构造相似，因此在下文中省略了对它们的详细解释。

首先解释电压比较器COMP2的动作。电压比较器COMP2是用于使DC-DC转换器1a能够对突然的负载波动快速作出响应的电路。当在高电平输出信号Vo1被输入到触发器FF的复位输入端R之后直到高电平延迟信号FP被输入到触发器FF的置位输入端S之前的截止时间Toff中，由于负载突然波动而使DC-DC转换器的输出电压Vout下降时，节点N2上的输出电压Vout的分压值也随输出电压Vout的下降而下降。当在截止时间Toff中该分压变得比参考电压e2小时，从电压比较器COMP2输出高电平输出信号Vo2。此外，参考电压e2是先前根据输出电压Vout的下限值确定的电压值。然后，在高电平延迟信号FP的输入时刻之前，高电平输出信号Vo2被输入到置位输入端S。从而，在经过截止时间Tof之前触发器FF被强制置位，从而截止时间Toff被强制终止。

当触发器FF在截止时间Toff中被强制置位时，输出信号SQ1从低电平转变为高电平，并且该高电平输出信号SQ1被输入到延迟电路DLY。晶体管M15(参见图3)根据高电平输出信号SQ1变为导通，处于充电状态中的电容器C11立即放电。因此，延迟电路DLY中产生的延时被抵消，延迟信号FP保持在低电平。此后，高电平输出信号Vo1输入到复位输入端R以使触发器FF复位。然后重复上述操作。

因此，在DC-DC转换器中，当DC-DC转换器的输出电压Vout在截止时间Toff期间变得比确定为参考电压e2的规定值低时，可以强制使晶体管FET1进入导电状态。因此，可以实现对负载突然变化的高速响应。

接下来解释电压比较器COMP3和AND门AND3的动作。这些电路是用于防止输出电压Vout在低负载期间上升。误差放大器ERA1对节点N2处输出电压Vout的分压值与参考电压e1之间的差值进行放大，从而输出误差放大信号Vc。电压比较器COMP3降误差放大信号Vc与参考电压e3相比较。在这里，参考电压e3是先前根据输出电压Vout的上限值确定的电压。当输出电压Vout比上限值高时，误差放大信号Vc变得比参考电压e3低，从而电压比较器COMP3输出低电平输出信号Vo3。当该低电平输出信号Vo3输入到AND门AND3时，AND门AND3屏蔽延迟信号FP。结果，晶体管FET1的截止时间Toff结束。此外，即使从延迟电路DLY输出高电平延迟信号FP，该延迟信号FP也被屏蔽，从而触发器FF被保持在复位状态中，并且晶体管FET1被保持在截止状态中。因此，可以防止DC-DC转换器的输出电压Vout上升。

当DC-DC转换器1a的输出电压Vout变得比上限值低时，误差放大信号Vc变为比参考电压e3高，从而电压比较器COMP3输出高电平输出信号Vo3。然后，AND门AND3停止屏蔽延迟信号FP。因此，触发器FF根据高电平延迟信号FP进入置位状态，DC-DC转换器的输出电压Vout被升高。

现在解释效果。在图1所示的DC-DC转换器1中，晶体管FET1的开关周期被控制为与振荡器OSC的参考时钟信号FR的周期相对应。因此，即使DC-DC转换器1处于无负载状态，晶体管FET1也周期性地进入导电状态。然后，扼流线圈L1中存储的全部能量仅用于提升平滑电容器C1的电压，以使输出电压Vout升至比设置的电压值高。另一方面，在图8所示的DC-DC转换器1a中，在输出电压Vout超过设置为参考电压e3的设置值的上升时间内，电压比较器COMP3和AND门AND3可以使晶体管FET1强制保持在截止状态中。因此，可以防止输出电压Vout升至比设置的电压值高。

如上面的详细解释，首先，在根据第二实施例的DC-DC转换器1a中，当DC-DC转换器的输出电压Vout由于负载突然波动而降低时，晶体管FET1即使处于截止时间Toff内也可以被强制进入导电状态中。因此，可以实现对负载突然波动的高速响应。其次，在输出电压Vout超过设置为参考电压e3的设置值的上升时间内，晶体管FET1可以被强制保持在截止状态中。因此，可以防止输出电压Vout升至比设置的电压值高。

此外，很明显本发明不受限于上述实施例，并且在不脱离本发明的范围的情况下，可以作出各种改进和修改。在本实施例中解释了固定截止时间类型的电流模式控制系统DC-DC转换器，但是本发明不限于此。明显本发明还可以应用于固定导通时间类型的电流模式控制系统DC-DC转换器。在这种情形中，在图1所示的DC-DC转换器1中，误差放大器ERA1连接到电压比较器COMP1的同相输入端，并且电压放大器AMP1连接到电压比较器COMP1的反相输入端。电压比较器COMP1的输出端连接到触发器FF1的置位输入端S。同相输出端Q连接到输出端DH，并且还经由延迟电路DLY连接到触发器FF1的复位输入端R。此外，其他构造类似于DC-DC转换器1的构造，因此在下文中省略了对它们的详细解释。

当电感电流信号VIL降低到误差放大信号Vc时，电压比较器COMP1输出高电平输出信号Vo1来置位触发器FF1。然后，触发器FF1根据延迟电路DLY在经过延时DT后输出高电平延迟信号FP而被复位。通过重复这些操作就形成了固定导通时间类型的DC-DC转换器。

在本实施例的延迟电路DLY中的输出步骤中采用了电压比较器COMP11(参见图3)，但是本发明不限于此。可以采用驱动电路来替代电压比较器COMP11。当输出信号SQ1处于高电平状态时，地电势被输入到该驱动电路以从该驱动电路输出低电平延迟信号FP。当从输出信号SQ1转变为低电平起经过规定的时间后电容器C11的电压变为大于等于驱动电路的阈值电压时，从该驱动电路输出高电平延迟信号FP。从而可以简化电路。

在本实施例中，解释了降压DC-DC转换器。这里本发明的一点在于执行如下反馈控制：根据当前开关周期之前的开关周期中的参考时钟信号FR和延迟信号FP之间的相位差来调节当前开关周期中的延时DT。因此，很明显，本发明也可以适用于升压DC-DC转换器。

此外，延迟信号FP是定时信号的一个例子，延迟电路DLY是定时调节电路的一个例子，参考时钟信号FR是时钟信号的一个例子，晶体管M2是第二开关的一个例子，晶体管M1是第三开关的一个例子，参考电压Vref是第一设置电压的一个例子，参考电压e2是第二设置电压的一个例子，电压比较器COMP11是第一比较器的一个例子，电压比较器COMP2是第二比较器的一个例子，并且电压比较器COMP3是监控电路的一个例子。

根据用于本发明的电流模式控制类型DC-DC转换器的控制电路和控制方法，即使主开关晶体管的占空比不小于50％也可以防止分谐波振荡，并且可以防止开关频率随输入电压波动。

Claims

1.一种电流模式控制类型DC-DC转换器的控制电路，其根据时钟信号来控制主开关晶体管，包括：

延迟电路，输入到所述主开关晶体管的栅极端的栅极输入信号被输入到所述延迟电路，并且所述延迟电路输出用于确定使所述主开关晶体管从第二状态转变到第一状态的定时的定时信号；以及

相位比较器，其检测所述定时信号和所述时钟信号之间的相位差，以根据所述相位差来向所述延迟电路输出相位差信号，其中

在所述定时信号的相位超前所述时钟信号的相位时，所述延迟电路根据相位的提前量来延长在所述主开关晶体管从所述第一状态转变到所述第二状态后，直到所述延迟电路输出所述定时信号为止的延时；并且在所述定时信号的相位落后于所述时钟信号的相位时，所述延迟电路根据相位的延迟量来缩短所述延时。

2.如权利要求1所述的电流模式控制类型DC-DC转换器的控制电路，其中，

所述第一状态是导电状态，

所述第二状态是非导电状态，并且

所述主开关晶体管根据电感电流变得比设置值高而从所述第一状态转变到所述第二状态。

3.如权利要求1所述的电流模式控制类型DC-DC转换器的控制电路，其中，

所述第一状态是非导电状态，

所述第二状态是导电状态，并且

所述主开关晶体管根据电感电流变得比设置值低而从所述第一状态转变到所述第二状态。

4.如权利要求1所述的电流模式控制类型DC-DC转换器的控制电路，其中，

所述延迟电路对所述栅极输入信号的边沿施加所述延时，并且输出施加了所述延时的边沿作为所述定时信号，其中所述栅极输入信号的边沿使所述主开关晶体管从所述第一状态转变到所述第二状态。

5.如权利要求4所述的电流模式控制类型DC-DC转换器的控制电路，其中，所述延迟电路包括：

电流源，其根据所述相位差信号改变电流量；

电容器，其与所述电流源串联，并且一端接地；

第一开关，其根据所述主开关晶体管进入所述第二状态而进入非导电状态，并且根据所述主开关晶体管进入所述第一状态而进入导电状态，所述第一开关与所述电容器并联，并且所述栅极输入信号被输入到所述第一开关；以及

第一比较器，其输出所述电容器的电压和第一设置电压的比较结果，

其中，所述第一状态是导电状态，而所述第二状态是非导电状态。

6.如权利要求1所述的电流模式控制类型DC-DC转换器的控制电路，其中，

所述相位比较器包括：

积分部分；

第二开关，其连接所述积分部分和接地电压；以及

第三开关，其连接所述积分部分和电源电压，并且

所述相位比较器在所述定时信号的上升沿的相位超前所述时钟信号的上升沿的相位时，根据相位的提前量来使所述第二开关进入导电状态，并且在所述定时信号的上升沿的相位落后于所述时钟信号的上升沿的相位时，根据相位的延迟量来使所述第三开关进入导电状态。

7.如权利要求1所述的电流模式控制类型DC-DC转换器的控制电路，还包括第二比较器，所述第二比较器连接在触发器的输入端和DC-DC转换器的输出端之间，并且根据所述DC-DC转换器的输出电压超过第二设置电压而向所述定时信号被输入的输入端输出与所述定时信号相同电平的信号，其中所述触发器用于控制所述定时信号被输入的所述主开关晶体管。

8.如权利要求1所述的电流模式控制类型DC-DC转换器的控制电路，还包括监控电路，通过对第三设置电压和DC-DC转换器的输出电压之间的误差进行放大所获得的误差放大信号、第四设置电压以及所述定时信号被输入到所述监控电路，所述监控电路在所述误差放大信号高于所述第四设置电压时，将所述定时信号输入到用于控制所述主开关晶体管的触发器的输入定时信号被输入的输入端，并且在所述误差放大信号低于所述第四设置电压时屏蔽所述定时信号。

9.一种用于电流模式控制类型DC-DC转换器的控制方法，用于根据时钟信号来控制主开关晶体管，包括以下步骤：

检测所述主开关晶体管从第二状态转变到第一状态的转变定时与所述时钟信号之间的相位差；

在所述主开关晶体管转变到所述第一状态后，根据电感电流超过设置值而将所述主开关晶体管从所述第一状态转变到所述第二状态；以及

在后面确定所述转变定时时，当先前转变定时的相位超前所述时钟信号的相位时，根据相位的提前量来延迟所述转变定时，并且当先前转变定时的相位落后所述时钟信号的相位时，根据相位的提前量使所述转变定时提前。