[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN100517497C - 写入或读出信息的存储器件、方法和系统 - Google Patents

写入或读出信息的存储器件、方法和系统 Download PDF

Info

Publication number
CN100517497C
CN100517497C CNB028279077A CN02827907A CN100517497C CN 100517497 C CN100517497 C CN 100517497C CN B028279077 A CNB028279077 A CN B028279077A CN 02827907 A CN02827907 A CN 02827907A CN 100517497 C CN100517497 C CN 100517497C
Authority
CN
China
Prior art keywords
address
word
bit
order
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028279077A
Other languages
English (en)
Other versions
CN1618104A (zh
Inventor
J·W·扬岑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN1618104A publication Critical patent/CN1618104A/zh
Application granted granted Critical
Publication of CN100517497C publication Critical patent/CN100517497C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G11C7/1033—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers using data registers of which only one stage is addressed for sequentially outputting data from a predetermined number of stages, e.g. nibble read-write mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种存储器件包含多个存储单元阵列和用于读出和向存储单元写入信息的外围设备。外围设备包含响应地址信息的第一部分而标识一个地址并进一步响应该地址信息的第二部分而标识一个次序的解码电路。该地址可以是个读地址或写地址，该次序分别可以是读数据或写数据的次序。外围设备也可包括一个读定序器电路，或者既包括一个写定序器电路又包括一个读定序器电路，用于响应地址信息的另一个部分，对要写或读出的位重新排序。也公开了操作这样一个包括在两个预取步骤或者操作中输出或者从存储器阵列读取一个字的存储器件的方法。

Description

写入或读出信息的存储器件、方法和系统
技术领域
本发明涉及存储器件，更具体来说，涉及用于将信息写入和读出存储器件的方法和电路。
背景技术
计算机设计人员在不断地寻找允许设计更快的计算机的更快的存储器件。对计算机运行速度的一个重要限制是在处理器与存储器电路之间传送数据所需的时间，诸如读数据传送或写数据传送。诸如动态随机存储器(DRAMs)、同步动态随机存储器(SDRAMs)、快闪存储器等的存储器件，一般包括在一个或多个阵列中排列的大量的存储单元(cells)，每个阵列由行和列组成。每个存储单元提供一个处理器能在其中存储和检索1个数据位(bit)的位置，有时被称作存储器位或m-位。处理器在存储单元内存取数据的速度越快，则其用数据进行运算或执行程序的速度就能越快。
图1部分地表示一个典型的计算机系统体系结构。中央处理单元(CPU)或处理器10与处理器总线12相连，后者又连接到一个系统控制器或存储器控制器14。存储器控制器14可以连接到一个扩展总线16。存储器控制器14在处理器10与存储器件18之间起着接口电路的作用。处理器10发出的命令和地址，由存储器控制器14接收并翻译。存储器控制器14把所翻译的命令信号施加到通往存储器件18的多个命令线20上，将把所翻译的地址施加到通往存储器件18的多个地址线22上。这些命令信号在所属技术领域中是众所周知的，就DRAM而言，命令信号包括RAS(行地址选通)、CAS(列地址选通)、WE(写允许)、OE(输出允许)等等。在CLK线24上也提供一个时钟信号。对应于处理器发出的命令和地址，数据在控制器14与存储器18之间经数据通路线26被传送。
存在着使诸如DRAM存储器18的存储器件能在外部设备面前显得运行速度快于存储器件从阵列中检索数据的时间的方法。这些方法包括操作的流水线方法和预取方法。流水线方法将内部处理划分成若干阶段，顺序地通过每个阶段处理有关一个数据单元的信息。在每个阶段中的处理是并行地执行的，使得数据从器件(device)被输出的速度能大于数据从阵列中被检索的速度。在预取方法中，所有内部处理都是并行地执行的，在输入/输出部分进行并行到串行的转换。
流水线和预取这两种方法都能被用来支持-例如一种突发串操作方式(a burst mode of operation)。突发串操作方式是这样一种操作方式，其中向存储器件提供一个数据串的起始地址。然后用一个时钟信号分别同步地输出或输入要被读出或写入存储器的数据串。
在历史上，同步DRAMs既支持过交替的(interleaved)突发串操作方式又支持过顺序的突发串操作方式。采用8位外部预取和支持4位或8位内部预取的功能的高级DRAM技术标准正在被制订中。如果采用4位预取，顺序的读或写跨越边界，因此难以实现，如下表即表1所示。
表1
起始地址            内部位        内部位
                    [0123]        [4567]
0                   0123          4567
1                   1234          5670
2                   2345          6701
3                   3456          7012
4                   4567          0123
5                   5670          1234
6                   6701          2345
7                   7012          3456
从表1中可见，除起始地址0和4外，如果没有8位内部字符组(burst)、不增加成本或没有双重预取，顺序突发串(burst)就不能被执行，这就增加延迟。
现有的交替的突发串操作方式支持一个4位内部预取，但是有些应用仍然顺序类型的访问突发串(access burst)方式。一种解决方案是总是在变址(index)0处开始读突发串(read burst)并按次序通过数据(sequence through data)。该解决方案仅当在变址0处存储的字是下一个关键字时才是可接受的。如果该关键字被变址(indexed)在任何其它位置，则延迟就被引入。
发明内容
因此，需要一种用于使得对新体系结构既能用8位又能用4位内部预取、而又不向该新体系结构增加成本或延迟的方法和设备。
根据本发明的一种存储器件，包含：多个存储单元阵列；和用于从所述存储单元读出信息和向所述存储单元写入信息的多个外围设备，所述外围设备包含：响应地址信息的第一部分而标识将从所述存储单元读取或者写到所述存储单元的一个字的解码电路，所述解码电路进一步响应该地址信息的第二部分而标识一个次序，以该次序将读取或者写入所述标识的字的两个部分，其中所述部分的每一个包括多个数据位，并且对于顺序突发模式操作，每个部分包括指定的一组数据位；用于传送该地址信息的至少一位以便标识在所述标识的字的每个部分内所述多个数据位中哪个数据位要首先加以表明的地址定序器；和响应所述地址定序器的定序器电路，用于首先表明被标识的数据位，并顺序地表明所述标识的字的每个部分内所述多个数据位中的其余数据位。
根据本发明的另一种存储器件，包含：多个存储单元阵列；和
用于从所述存储单元读出信息和向所述存储单元写入信息的多个外围设备，所述外围设备包含：用于响应地址信息的第一部分而标识一个要被读的字的解码电路，所述解码电路进一步响应该地址信息的第二部分而标识所述字的两个部分被读的次序，其中所述部分的每一个包括多个数据位，并且对于顺序突发模式操作，每个部分包括指定的一组数据位；用于传送该地址信息的至少一位以便标识在所述标识的字的每个部分内所述多个数据位中哪个数据位要首先加以表明的地址定序器；和用于响应所述地址定序器的读定序器，用以首先表明被标识的数据位，并顺序地表明所述多个数据位中的其余数据位。
本发明还提供一个系统，包含：处理器；响应所述处理器的存储器控制器；互连所述处理器与所述存储器控制器的第一总线；多个存储器件；和用于互连所述存储器控制器与所述多个存储器件的第二总线，每个存储器件包含：多个存储单元阵列；和用于从所述存储单元读出信息和向所述存储单元写入信息的多个外围设备，所述外围设备包含：用于响应地址信息的第一部分而标识将从所述存储单元读取或者写到所述存储单元的一个字的解码电路，所述解码电路进一步响应该地址信息的第二部分而标识一个次序，以该次序将读取或者写入所述标识的字的一个或者多个部分，其中所述部分的每一个包括多个数据位，并且对于顺序突发模式操作，每个部分包括指定的一组数据位；用于传送该地址信息的至少一位以便标识在所述标识的字的每个部分内所述多个数据位中哪个数据位要首先加以表明的地址定序器；和用于响应所述地址定序器的定序器电路，用以首先表明被标识的数据位，并顺序地表明所述标识的字的每个部分内所述多个数据位中的其余数据位。
本发明还提供一种方法，包含：响应一个地址位而以两个1/2n位预取步骤从多个存储器阵列中输出一个n位字；以及响应其它地址位对每个1/2n位预取的各位重新定序，以便首先输出所述各位中的一位，并顺序地输出每个1/2n位预取的各位中的其余位。
本发明还提供另一种方法，包含：从一个存储器阵列中预取一个字的第一部分；从所述存储器阵列中预取所述字的第二部分；所述第一和第二部分是由一个地址位确定的；响应其它地址位而标识所述第一部分中哪个位要首先加以表明，并顺序地表明所述第一部分中的其余位；以及响应所述其它地址位而标识所述第二部分中哪个位要首先加以表明，并顺序地表明所述第二部分中的其余位。
根据本发明的又一种方法，包含：在至少两个预取操作中从一个存储器阵列中读一个字，其中所述预取操作的次序由一个地址位控制，并且每个预取操作内各位的顺序由另一个地址位控制。
本发明涉及一种包含多个存储单元阵列的存储器件和用于从存储单元读出信息和向存储单元写入信息的外围设备。外围设备包括一个响应地址信息的第一部分而标识一个地址且进一步响应该地址信息的第二部分而标识一个次序(order)的解码电路。地址可以是个读地址或者写地址，次序分别可以是读数据或写数据的次序。
本发明也包括一个读定序器(sequencer)电路，或者既包括一个写定序器电路又包括一个读定序器电路，用于响应地址信息的另一个部分，按照可能的具体情况对要写到存储器的或从存储器读出的位重新排序。必要的地址信息被一个地址定序器输送到定序器电路。
本发明也涉及一种在至少两个预取操作中-其中预取操作的次序由一个地址位控制-从一个存储器阵列中读一个字或者在该地址位的控制下写一个有两个n位字节的字的方法。
在本发明的一个实现中，新的突发串序列(burst sequence)例如把一个8位突发串分裂成两个4位突发串，每个突发串序列内有一个顺序的交错(sequential interleave)。这使得在该8位突发串被要求从存储器件输出之前能将每一个4位突发串从存储器阵列输出。要实现这个操作，最高有效(most significant)列地址位(例如CA3-Cai)标识哪个8位突发串被选择。可以将这些地址位称作地址信息的第一部分。被称作地址信息的第二部分的地址位CA2，标识这两个4位突发串的哪一个首先被从存储器阵列中提取。然后可以用CA0和CA1来标识被预取的4位的哪一位要被首先表明，其余的3位从该第一位起按顺序的次序被输出。
本发明允许顺序类型的交替(interleaves)用于要求它们的应用，并在不向系统增加任何延迟的情况下提供首先对最关键的字的访问。这些和其它的优点和好处，将在以下对最佳实施例的详细说明中变得明显。
附图说明
为了本发明容易被理解、容易被实施，现在将结合为了阐释而非限制的以下各附图，说明本发明。附图中：
图1是一个典型计算机系统体系结构的功能框图；
图2是一个能够实现本发明的DRAM的体系结构的简化框图；
图3A和3B分别是利用一个内部4位预取完成的一个外部8位预取和利用一个内部8位预取完成的一个外部8位预取的时序图；和
图4是本发明可以在其中被应用的一个计算机系统的简化框图。
具体实施方式
高级DRAM技术(ADT)规定8位的外部预取并支持4位或8位的内部预取。典型的DRAMs支持顺序的突发串操作方式和交替的突发串操作方式。然而，顺序的交替与具有双倍频的(double pumped)4位内部预取DRAM体系结构的DRAM是不兼容的。本发明考虑到一种新的突发串定序序列，以支持用于要求一种类顺序的(sequential-like)突发串序列的应用的多重内部预取体系结构。本发明允许顺序类型的交替用于要求它们的应用，并提供首先对最关键的字的访问。
现在转至图2，图2表示一个能够实现本发明的DRAM的体系结构的简化框图。DRAM存储器件29包含一个响应命令总线或命令线以及地址总线或地址线的命令/地址输入缓冲器30。命令解码器与定序器32和地址定序器34各自响应命令/地址输入缓冲器30。
簇(bank)地址解码器36响应地址定序器34，而簇控制逻辑38响应簇地址解码器36。一系列的行锁存器/解码器/驱动器40响应簇控制逻辑38和地址定序器34。每个存储阵列42配有一个行锁存器/解码器/驱动器40。图2中示出被标记为簇0至簇3的四个存储阵列。相应地，有四个行锁存器/解码器/驱动器电路40存储阵列，为簇0至簇3的每一个提供一个。
一个列地址锁存器/解码电路44响应地址定序器34。列地址所存器/解码电路44接收列地址CA3-CAi的最高有效位，其中i在本例中等于9。位CA3-CAi的最高有效位可以被认为是地址的第一部分，被用于标识一个要被读取的字。列地址锁存器/解码电路44也接收最低有效列地址位CA0-CA2的其中之一；在本例中，列地址锁存器/解码电路44接收列地址位CA2，可以将其称作地址的第二部分。所标识的要被读取的字，例如可以是一个8位的字。该字将被在两个4位字节中读取，地址的第二部分标识第一个n位字节和第二n位字节的哪一个要被首先读取。
一个输入/输出(I/O)门控电路46响应列地址锁存器/解码电路44，并与存储阵列42的每一个中的感应放大器耦合。
可以通过多个用于写操作或读操作的数据暂记区(data pads)48访问DRAM 29。对于写操作来说，数据暂记区48上的数据被接收器50接收后传送到输入寄存器52。写定序器电路54响应例如列地址位CA0-CA1为包含每个8位字节的两个4位字节的排序。排序的字节然后被输入到写锁存器与驱动器电路56，用于通过I/O门控电路46输入到存储阵列42。要被从存储阵列42读取的数据通过I/O门控电路46被输出到读锁存器58。从读锁存器58，信息被输入到读定序器电路60，后者响应例如列地址位CA0-CA1为该读数据排序。排序的数据然后被输出到输出多路转接器(mux)62，然后通过驱动器64被输出到数据暂记区48上。
命令/地址输入缓冲器30、命令解码器与定序器32、簇地址解码器36、簇控制逻辑38、行锁存器/解码器/驱动器40、列锁存器/解码电路44、I/O门控电路46、接收器50、输入寄存器52、写定序器电路54、写锁存器与驱动器电路56、读锁存器58、读定序电路60、输出多路转接器62和驱动器64，被认为是用于从阵列的存储单元读出信息和向阵列的存储单元写入信息的多个外围设备。将以上组件(elements)描述为多个外围设备，是为了描述当前最佳的实施例，而不是要把本发明的范围仅仅限定到所述的设备。所属技术领域的普通熟练人员将认识到，也可以用其它的设备组合来实现这多个外围设备，特别是在使用其它存储器体系结构时。
总的来说，读定序器电路60的用途，是响应某些最低有效地址位CA0-CA2对被读字的预取的部分重新排序；在本例中使用的是CA0和CA1。
对于根据一个实施例的顺序突发模式，下面的表说明了一个字的部分的顺序，和每个预取部分(或组)中的比特的顺序。第一个n位预取(在本例中，由CA2标识的第一个4位预取)被按以下方式按照CA0和CA1所标识的起始地址重新排序：
CA2  CA1  CA0   起始地
             址        第一n位预    第二n位预取内部位
                       取内部位
0  0  0         0      0123         4567
0  0  1         1      1230         5670
0  1  0         2      2301         6701
0  1  1         3      3012         7012
1  0  0         4      4567         6123
1  1  0         5      5674         1230
                6      6745         2301
1  1  1         7      7456         3012
在操作中，当接收到一条读命令时，簇地址输入端BA0和BA1(簇0-1)上的值选择存储阵列42的其中之一。然后接收标识每个阵列42内的一行或多行的地址信息。在输入端CA3至CAi(其中”i”在本例中等也9)上提供的地址，选择起始列位置。参看图2，CA3-CA9被输入到列锁存器/解码电路44，以标识一个要被读的字。CA2也被输入到列锁存器解码电路44，用于标识该字的那一部分被首先读出。例如，如果CA2被设置为0，第一n位预取包含内部位0，1，2和3，以及第二n位预取包含内部位4，5，6和7。如果CA2被设置为1，第一n位预取包含内部位4，5，6和7，以及第二n位预取包含内部位0，1，2和3。位CA0和CA1被输入到读定序器电路60。该信息标识起始地址，使得这些位能被重新排序，由此使最关键的字被多路转接器62首先输出。例如，如果CA2被设置为0，CA1被设置为0，并且CA0被设置为0(即是，在开始地址0处)，第一n位预取中的内部位的顺序为0，1，2，3，并且第二n位预取中的内部位的顺序为4，5，6，7。然而，如果例如，如果CA2被设置为0，CA1被设置为1，并且CA0被设置为0(即是，在开始地址2处)，第一n位预取中的内部位的顺序为2，3，0，1，并且第二n位预取中的内部位的顺序为6，7，4，5。
对于写操作来说，簇(bank)被以与读操作的同样的方式标识。类似地，起始列地址被以同样的方式标识。将在输入端CA0-CA1可得到的信号输入到写定序器54，后者如上所述地对这些位重新排序。尽管图2既表示了写定序器电路54又表示了读定序器电路60，存储器只用读定序器电路60就能操作。
图3A表示一个使用4位内部预取进行8位外部预取的时序图。可以看到，在读延迟期间之后，在数据暂记区可用的数据看起来是一个8位的字节，尽管该字是由两个4位字节构造的。在使第一个8位的字节在数据暂记区上能用的同时，可以在两个4位预取在内部处理下一个8位的字节，如图中所示的那样。相反，在图3B中，8位的字节是被以一个步骤从存储器中预取的。
图3A中所示的时序图是一个4位双倍频的阵列(double pumpedarray)的时序图。该阵列以I/O频率的1/4的频率运行。因为在存储器件向外部数据暂记区输出数据之前可能并非数据的全部8位都可用于数据加扰，所以必须在4位边界上进行数据加扰(即是重新排序)。这就对所能支持的最大数据作了一个限制。
图3B中所示的定序图表示一个8位单倍频阵列。该阵列以I/O频率的1/8的频率运行。在向外部数据暂记区输出数据之前，全部8位都可用于数据加扰，使得可以在一个8位字节上完成输出加扰。最大数据频率是可以晶圆(die)大小为代价加扰(内核不是一个限制因素)。
本发明的优点包括能支持成本低而又不增加设备延迟的4位内部预取，系统需要的关键字被首先输出，并且用于不支持交替的突发串的应用的顺序类型的突发串是可能的。
本发明也涉及一种以至少两个预取操作从一个存储器阵列中读取一个字的方法，其中预取操作的次序被至少一个地址位控制。本发明也涉及一种响应一个地址位而以两个1/2n位预取步骤从多个存储器阵列输出一个n位字的方法。本发明也涉及一种包含按照由一个地址确定的次序从一个存储器阵列预取一个字的第一部分和从该存储器阵列预取该字的第二部分的方法。
图4是本发明可以在其中被实现的一例计算机系统110的框图。计算机系统110包括处理器或者中央处理单元(CPU)112、存储器子系统114、和扩展总线控制器116。存储器子系统114和扩展总线控制器116通过本地总线118连接到处理器112。扩展总线控制器116也连接到至少一个扩展总线120，后者可附接有各种外围设备，121-123，诸如海量存储设备、键盘、鼠标器、图形适配器、多媒体适配器。处理器112和存储器子系统114可以集成在一个芯片上。
存储器子系统114包括一个存储器控制器124，后者通过多个信号线129、130、129a、130a、129b、130b、129c、130c与多个存储器模块125、126相连。多个数据信号线129、129a、129b、129c被存储器控制器124和存储器模块125、126用来交换数据DATA。地址ADDR是在多个地址信号线132上发送的，时钟信号CLK被施加在时钟线130、130a、130b、130c和133上，命令CMD是在多个命令信号线134上发送的。存储器模块125、126分别包括多个存储器件136-139、136’-139’和寄存器141、141’。每个存储器件136-139、136’-139’都可是高速同步存储器件。尽管图5中表示了两个存储器模块125、126和相关联的信号线129-129c、130-130c，应当指出的是，可以使用任何数量的存储器模块。
连接存储器模块124、126与存储器控制器124的多个信号线129-129c、130-130c、132、133、134被称为存储器总线143。存储器总线143可以有在本领域中公知的其它信号线，例如芯片选择线，为了简洁，图中没有示出。横跨存储器总线143的每列存储器件136-139、136’-139’被称作一个存储体(bank of memory)。一般来说，诸如图4中所示的单边存储器模块含有单一的存储体。然而也可以使用含有两个存储体的双边存储器模块。
读数据被顺序地输出，与在多个时钟信号线103、1301a、130b、130c上驱动的时钟信号CLK同步。写数据被顺序地输入，与在多个时钟信号线103、1301a、130b、130c上由存储控制器124驱动的时钟信号CLK同步。命令和地址，也被用时钟信号CLK同步，该时钟信号CLK由存储器控制器114分别经过存储器模块125、126的寄存器141、141’驱动到终止器148。命令、地址和时钟信号线134、132、133分别直接地连接到存储器模块125、126的寄存器141、141’。这些信号先被分别分配到存储器模块125、126的存储器件136-139、136’-139’，然后寄存器141、141’将它们缓存。
尽管结合最佳实施例说明了本发明，所属技术领域的普通熟练人员将认识到，许多修改和变体都是可能的。这种修改和变体落在仅由后面的权利要求书限定的本发明的范围内。

Claims (19)

1.一种存储器件，包含：
多个存储单元阵列；和
用于从所述存储单元读出信息和向所述存储单元写入信息的多个外围设备，所述外围设备包含：
响应地址信息的第一部分而标识将从所述存储单元读取或者写到所述存储单元的一个字的解码电路，所述解码电路进一步响应该地址信息的第二部分而标识一个次序，以该次序将读取或者写入所述标识的字的两个部分，其中所述部分的每一个包括多个数据位，并且对于顺序突发模式操作，每个部分包括指定的一组数据位；
用于传送该地址信息的至少一位以便标识在所述标识的字的每个部分内所述多个数据位中哪个数据位要首先加以表明的地址定序器；和
响应所述地址定序器的定序器电路，用于首先表明被标识的数据位，并顺序地表明所述标识的字的每个部分内所述多个数据位中的其余数据位。
2.权利要求1的存储器件，其中，所述定序器电路包含一个读定序器电路和一个写定序器电路。
3.权利要求2的存储器件，其中在所述标识的字的第一部分中的所述指定数据位组的顺序与在所述标识的字的第二部分中的所述指定数据位组的顺序相同。
4.权利要求1的存储器件，其中，所述地址定序器将列地址位CA0和CA1传送到所述定序器电路。
5.权利要求1的存储器件，其中，所述解码电路响应列地址位CA3至CAi以标识所述字，并且响应列地址CA2以标识所述次序，以该次序将读取或者写入所述标识的字的一个或者多个部分。
6.权利要求1的存储器件，包括一个动态随机访问存储器。
7.一个系统，包含：
处理器；
响应所述处理器的存储器控制器；
互连所述处理器与所述存储器控制器的第一总线；
多个存储器件；和
用于互连所述存储器控制器与所述多个存储器件的第二总线，每个存储器件包含：
多个存储单元阵列；和
用于从所述存储单元读出信息和向所述存储单元写入信息的多个外围设备，所述外围设备包含：
用于响应地址信息的第一部分而标识将从所述存储单元读取或者写到所述存储单元的一个字的解码电路，所述解码电路进一步响应该地址信息的第二部分而标识一个次序，以该次序将读取或者写入所述标识的字的一个或者多个部分，其中所述部分的每一个包括多个数据位，并且对于顺序突发模式操作，每个部分包括指定的一组数据位；
用于传送该地址信息的至少一位以便标识在所述标识的字的每个部分内所述多个数据位中哪个数据位要首先加以表明的地址定序器；和
用于响应所述地址定序器的定序器电路，用以首先表明被标识的数据位，并顺序地表明所述标识的字的每个部分内所述多个数据位中的其余数据位。
8.权利要求7的系统，其中，所述定序器电路包含读定序器电路和写定序器电路两者，或只包含读定序器电路。
9.权利要求8的系统，其中在所述标识的字的第一部分中的所述指定数据位组的顺序与在所述标识的字的第二部分中的所述指定数据位组的顺序相同。
10.权利要求7的系统，其中，所述地址定序器将列地址位CA0和CA1传送到所述定序器。
11.权利要求7的系统，其中，所述解码电路响应列地址位CA3至CAi以标识所述字，并且响应列地址位CA2以标识一个次序，以该次序将读取或者写入所述标识的字的一个或者多个部分。
12.权利要求7的系统，其中，所述多个存储器件包括多个动态随机访问存储器。
13.一种方法，包含：
响应一个地址位而以两个1/2n位预取步骤从多个存储器阵列中输出一个n位字；以及
响应其它地址位对每个1/2n位预取的各位重新定序，以便首先输出所述各位中的一位，并顺序地输出每个1/2n位预取的各位中的其余位。
14.权利要求13的方法，所述地址位和所述其它地址位包括最低有效列地址位的任何位。
15.权利要求13的方法，另外还包含响应所述地址位而将一个n位字写入多个存储器阵列的其中之一的步骤。
16.一种方法，包含：
从一个存储器阵列中预取一个字的第一部分；
从所述存储器阵列中预取所述字的第二部分；所述第一和第二部分是由一个地址位确定的；
响应其它地址位而标识所述第一部分中哪个位要首先加以表明，并顺序地表明所述第一部分中的其余位；以及
响应所述其它地址位而标识所述第二部分中哪个位要首先加以表明，并顺序地表明所述第二部分中的其余位。
17.权利要求16的方法，其中，所述地址位和所述其它地址位包括列地址位CA0至CA2的任何一个。
18.权利要求16的方法，另外还包含响应所述地址位而将一个n位字写入存储器阵列的步骤。
19.一种方法，包含：在至少两个预取操作中从一个存储器阵列中读一个字，其中所述预取操作的次序由一个地址位控制，并且每个预取操作内各位的顺序由另一个地址位控制。
CNB028279077A 2001-12-07 2002-12-05 写入或读出信息的存储器件、方法和系统 Expired - Fee Related CN100517497C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/008,710 US6775759B2 (en) 2001-12-07 2001-12-07 Sequential nibble burst ordering for data
US10/008,710 2001-12-07

Publications (2)

Publication Number Publication Date
CN1618104A CN1618104A (zh) 2005-05-18
CN100517497C true CN100517497C (zh) 2009-07-22

Family

ID=21733211

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028279077A Expired - Fee Related CN100517497C (zh) 2001-12-07 2002-12-05 写入或读出信息的存储器件、方法和系统

Country Status (8)

Country Link
US (3) US6775759B2 (zh)
EP (1) EP1454322A2 (zh)
JP (1) JP4238136B2 (zh)
KR (1) KR100637947B1 (zh)
CN (1) CN100517497C (zh)
AU (1) AU2002362048A1 (zh)
TW (1) TWI226535B (zh)
WO (1) WO2003050690A2 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7003643B1 (en) 2001-04-16 2006-02-21 Micron Technology, Inc. Burst counter controller and method in a memory device operable in a 2-bit prefetch mode
US6775759B2 (en) * 2001-12-07 2004-08-10 Micron Technology, Inc. Sequential nibble burst ordering for data
US7142461B2 (en) * 2002-11-20 2006-11-28 Micron Technology, Inc. Active termination control though on module register
US6967896B2 (en) * 2003-01-30 2005-11-22 Saifun Semiconductors Ltd Address scramble
US6982892B2 (en) 2003-05-08 2006-01-03 Micron Technology, Inc. Apparatus and methods for a physical layout of simultaneously sub-accessible memory modules
JP4153882B2 (ja) * 2004-02-17 2008-09-24 株式会社東芝 半導体集積回路装置
US7236385B2 (en) * 2004-06-30 2007-06-26 Micron Technology, Inc. Memory architecture
US7519877B2 (en) 2004-08-10 2009-04-14 Micron Technology, Inc. Memory with test mode output
US20060171234A1 (en) * 2005-01-18 2006-08-03 Liu Skip S DDR II DRAM data path
US20060161743A1 (en) * 2005-01-18 2006-07-20 Khaled Fekih-Romdhane Intelligent memory array switching logic
US20060171233A1 (en) * 2005-01-18 2006-08-03 Khaled Fekih-Romdhane Near pad ordering logic
KR100596799B1 (ko) 2005-04-27 2006-07-04 주식회사 하이닉스반도체 메모리 장치용 입력 데이타 분배 장치
US7457901B2 (en) * 2005-07-05 2008-11-25 Via Technologies, Inc. Microprocessor apparatus and method for enabling variable width data transfers
US7502880B2 (en) * 2005-07-11 2009-03-10 Via Technologies, Inc. Apparatus and method for quad-pumped address bus
US7441064B2 (en) 2005-07-11 2008-10-21 Via Technologies, Inc. Flexible width data protocol
US7590787B2 (en) * 2005-07-19 2009-09-15 Via Technologies, Inc. Apparatus and method for ordering transaction beats in a data transfer
US7444472B2 (en) 2005-07-19 2008-10-28 Via Technologies, Inc. Apparatus and method for writing a sparsely populated cache line to memory
KR100759780B1 (ko) * 2006-09-05 2007-09-20 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 데이터 입출력 방법
US9009570B2 (en) * 2012-06-07 2015-04-14 Micron Technology, Inc. Integrity of an address bus
KR102468764B1 (ko) * 2017-12-19 2022-11-18 에스케이하이닉스 주식회사 반도체 장치
US10747466B2 (en) * 2018-12-28 2020-08-18 Texas Instruments Incorporated Save-restore in integrated circuits

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659713A (en) 1992-04-24 1997-08-19 Digital Equipment Corporation Memory stream buffer with variable-size prefetch depending on memory interleaving configuration
JP2982618B2 (ja) 1994-06-28 1999-11-29 日本電気株式会社 メモリ選択回路
JP2817672B2 (ja) 1995-08-11 1998-10-30 日本電気株式会社 半導体メモリ
JPH09223389A (ja) 1996-02-15 1997-08-26 Mitsubishi Electric Corp 同期型半導体記憶装置
US5953278A (en) 1996-07-11 1999-09-14 Texas Instruments Incorporated Data sequencing and registering in a four bit pre-fetch SDRAM
US5784705A (en) * 1996-07-15 1998-07-21 Mosys, Incorporated Method and structure for performing pipeline burst accesses in a semiconductor memory
US5802005A (en) * 1996-09-23 1998-09-01 Texas Instruments Incorporated Four bit pre-fetch sDRAM column select architecture
JPH1139871A (ja) 1997-01-10 1999-02-12 Mitsubishi Electric Corp 同期型半導体記憶装置
JPH10334659A (ja) 1997-05-29 1998-12-18 Mitsubishi Electric Corp 同期型半導体記憶装置
US5996043A (en) * 1997-06-13 1999-11-30 Micron Technology, Inc. Two step memory device command buffer apparatus and method and memory devices and computer systems using same
US6115321A (en) * 1997-06-17 2000-09-05 Texas Instruments Incorporated Synchronous dynamic random access memory with four-bit data prefetch
US6240047B1 (en) 1998-07-06 2001-05-29 Texas Instruments Incorporated Synchronous dynamic random access memory with four-bit data prefetch
KR100306966B1 (ko) 1998-08-04 2001-11-30 윤종용 동기형버스트반도체메모리장치
US6137735A (en) * 1998-10-30 2000-10-24 Mosaid Technologies Incorporated Column redundancy circuit with reduced signal path delay
US6172893B1 (en) * 1999-01-05 2001-01-09 Micron Technology, Inc. DRAM with intermediate storage cache and separate read and write I/O
US6081479A (en) * 1999-06-15 2000-06-27 Infineon Technologies North America Corp. Hierarchical prefetch for semiconductor memories
JP4756724B2 (ja) 2000-02-24 2011-08-24 エルピーダメモリ株式会社 半導体記憶装置
US6658523B2 (en) * 2001-03-13 2003-12-02 Micron Technology, Inc. System latency levelization for read data
US6779074B2 (en) * 2001-07-13 2004-08-17 Micron Technology, Inc. Memory device having different burst order addressing for read and write operations
US6775759B2 (en) * 2001-12-07 2004-08-10 Micron Technology, Inc. Sequential nibble burst ordering for data

Also Published As

Publication number Publication date
KR20040063985A (ko) 2004-07-15
TWI226535B (en) 2005-01-11
US7085912B2 (en) 2006-08-01
US20030110348A1 (en) 2003-06-12
US20040162935A1 (en) 2004-08-19
WO2003050690A2 (en) 2003-06-19
AU2002362048A8 (en) 2003-06-23
KR100637947B1 (ko) 2006-10-23
EP1454322A2 (en) 2004-09-08
US6775759B2 (en) 2004-08-10
US7340584B2 (en) 2008-03-04
AU2002362048A1 (en) 2003-06-23
JP4238136B2 (ja) 2009-03-11
WO2003050690A3 (en) 2004-01-29
CN1618104A (zh) 2005-05-18
TW200300882A (en) 2003-06-16
US20060190677A1 (en) 2006-08-24
JP2005512262A (ja) 2005-04-28

Similar Documents

Publication Publication Date Title
CN100517497C (zh) 写入或读出信息的存储器件、方法和系统
CN100419901C (zh) 具有用于读写操作的不同突发顺序寻址的存储器件
TW384426B (en) Virtual channel memory system
US5555528A (en) Dynamic random access memory persistent page implemented as processor register sets
JP3099931B2 (ja) 半導体装置
US6128244A (en) Method and apparatus for accessing one of a plurality of memory units within an electronic memory device
JPH06333394A (ja) デュアル・ポート・コンピュータ・メモリ装置、アクセス方法、コンピュータ・メモリ装置、及びメモリ構造
JP2003178580A (ja) 半導体メモリ装置及びこれを利用したメモリシステム
USRE38955E1 (en) Memory device having a relatively wide data bus
JP2000260181A5 (zh)
JPH08297966A (ja) マルチバンク構造のメモリセルアレイ
JP4828037B2 (ja) 半導体メモリ装置及びデータ伝送方法
JP2817685B2 (ja) 半導体メモリ
JP2002334582A (ja) メモリ装置及びオーダーリング方法
US6138214A (en) Synchronous dynamic random access memory architecture for sequential burst mode
JPH10214220A (ja) 集積回路
JPH1124989A (ja) 語長可変メモリアクセス方式
KR0172360B1 (ko) 반도체 메모리 장치의 칩내부 배치방법
JPH087716B2 (ja) 半導体記憶装置
JPS58139384A (ja) メモリ制御装置
JPH0250497B2 (zh)
KR20060028887A (ko) 뱅크 어드레스를 미리 디코딩하는 멀티뱅크 어드레스디코딩 방법 및 이를 적용한 멀티뱅크 반도체 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20101205