[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN100452294C - 基板处理装置的控制方法以及基板处理装置 - Google Patents

基板处理装置的控制方法以及基板处理装置 Download PDF

Info

Publication number
CN100452294C
CN100452294C CNB2004800364962A CN200480036496A CN100452294C CN 100452294 C CN100452294 C CN 100452294C CN B2004800364962 A CNB2004800364962 A CN B2004800364962A CN 200480036496 A CN200480036496 A CN 200480036496A CN 100452294 C CN100452294 C CN 100452294C
Authority
CN
China
Prior art keywords
substrate
flow process
inspection
batch
inspecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004800364962A
Other languages
English (en)
Other versions
CN1890780A (zh
Inventor
筱塚真一
和田荣希
山下刚秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1890780A publication Critical patent/CN1890780A/zh
Application granted granted Critical
Publication of CN100452294C publication Critical patent/CN100452294C/zh
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/162—Coating on a rotating support, e.g. using a whirler or a spinner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/3021—Imagewise removal using liquid means from a wafer supported on a rotating chuck

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • General Factory Administration (AREA)

Abstract

本发明的目的是在具有检查部的涂布显影处理装置中，缩短进行准备所需要的时间、降低成本，进而提高检查部的运行率。在本发明中，将涂布显影处理装置的控制程序设计成能够独立实施以下流程：将基板从晶片盒工作站送入处理工作站，在处理工作站和曝光装置中进行处理之后送回晶片盒工作站的处理流程；以及将基板从晶片盒工作站送入检查工作站，进行检查之后送回晶片盒工作站的检查流程。在进行涂布显影处理装置的准备工作时，能够实施检查流程和处理流程，同时进行检查工作站的检查单元的评价作业以及处理工作站的处理单元的调整作业。检查工作站空闲时，能够从外部将基板送入晶片盒工作站对其进行检查。

Description

基板处理装置的控制方法以及基板处理装置
技术领域
本发明涉及基板处理装置的控制方法以及基板处理装置。
背景技术
例如，半导体器件制造过程中的基板光刻工序通常是采用涂布显影处理装置进行的。涂布显影处理装置，在其本体内具有进行基板的输入输出的加载·卸载部、进行抗蚀剂涂布处理、显影处理、热处理等一系列多种处理的处理部、以及与相邻于该装置设置的曝光装置之间进行基板的传递的接口部等，这些部分具有在各部分内或相邻部分之间进行基板的输送的输送单元。
此外，近年来，有人提出一种涂布显影处理装置内具有对处理后的基板的膜厚、线条宽度等进行检查的检查部的方案(例如可参照专利文献1)。根据这种涂布显影处理装置，能够立即对处理后的基板进行检查，早期发现基板处理存在的缺陷等。
过去，以涂布显影处理装置实施的基板处理流程的控制例如是以涂布显影处理装置内的控制部进行的。在不具有上述检查部的以往的涂布显影处理装置的控制部中，设定的是这样一种流程，即，将由加载·卸载部输入的基板送入处理部进行处理，再将处理结束后的基板送回加载·卸载部。而在具有上述检查部的涂布显影处理装置的控制部中，在以往的流程中又增加了检查部的检查流程，即，设定的是将由加载·卸载部输入的基板送入处理部进行处理，对从处理结束的基板之中选择的基板在检查部进行检查，之后，将所有基板送回加载·卸载部的流程。因此，在该涂布显影处理装置中进行处理的基板一旦被送入加载·卸载部，便必定被送入处理部进行处理，之后有选择地在检查部受到检查。
但是，在进行涂布显影处理装置的准备工作时，需要进行对处理部中各处理单元的各种设定进行调整的调整作业、以及对检查部的精度等进行评价的评价作业等。为了排除外部因素的影响，该处理部的调整作业和检查部的评价作业必须分别单独进行。然而，在具有上述检查部的涂布显影处理装置中，一旦实施基板处理流程，基板必定要从处理部通过，其结果，会对基板产生外部干扰，因而无法通过实施流程进行检查部的评价作业。为此，在进行检查部的评价作业时，单独设置与检查部相邻地设置的、具有可在进行检查部评价作业时直接对上述检查部进行基板的送入送出的机构的专用的评价单元，经由该评价单元对检查部进行基板的送入送出。因此，在涂布显影处理装置的准备工作中需要使用专用的评价单元，对于基板制造厂来说，要承担评价单元的购入和维持成本，而对于装置制造厂和检查器制造厂来说，要承担评价单元的开发成本和开发工时。
此外，在使用专用的评价单元进行检查部的评价作业时，当然无法进行实际当中要在基板流动的情况下进行的处理部的调整作业。如上所述，以往，检查部的评价作业和处理部的调整作业无法同时进行，涂布显影处理装置的准备工作要占用很多时间。
再有，在以涂布显影处理装置进行基板处理时，多按照从既定片数中选一片的比例进行基板的检查，检查部多处于空闲状态。因此，人们希望能够提高检查部的运行率，高效率地利用检查部。
专利文献：日本专利特开2000-223401号公报
发明内容
本发明是鉴于上述情况而提出的，其目的是，提供一种基板处理装置的控制方法以及基板处理装置，在具有检查部的涂布显影处理装置等的基板处理装置中，可缩短装置进行准备所需要的时间，降低成本，还能够提高检查部的运行率。
为达到上述目的，本发明作为一种对具有进行基板的输入输出的的输入输出部，进行基板的处理的处理部，以及进行基板的检查的检查部，能够在这些部分之间进行基板的输送而构成的基板处理装置的控制方法，其特征是，独立实施将送入所述输入输出部中的基板送入所述处理部进行处理的基板处理流程、以及将送入所述输入输出部中的基板送入所述检查部进行检查的基板检查流程；对基板以批次为单位实施所述基板处理流程和所述基板检查流程，对所述基板处理流程结束后的批次实施所述基板检查流程，以与该批次的所述基板检查流程的实施时间不重叠的方式，对从基板处理装置的外部送入所述输入输出部中的外部的批次实施所述基板检查流程。
根据本发明，基板的处理流程和检查流程是独立实施的，因此，例如在进行基板处理装置的准备工作时，能够实施基板的检查流程，将送入输入输出部中的例如评价用基板直接送入检查部实施检查。由于能够根据检查的结果对检查部进行评价，因此，不需要设置以往的专用的评价单元，能够节省与该评价单元相关的费用。此外，由于能够同时进行基板的检查流程和处理流程，同时进行检查部的评价作业和处理部的调整作业，因此，能够缩短基板处理装置的准备工作所需要的时间。此外，还能够只单独使用基板处理装置的检查部，因此，能够充分利用空闲的检查部，提高检查部的运行率。
也可以设计成，将所述基板处理流程结束后的基板送回所述输入输出部，当所述检查部没有对其它基板进行检查时，对所述基板实施所述基板检查流程。按照这种方案，将基板处理流程结束后的基板送回输入输出部，因此，不需要在例如检查部中设置预先使基板待机的缓冲部等。其结果，能够减小检查部的体积，实现装置整体的小型化。
也可以设计成，在所述检查部没有对所述基板处理流程结束后的基板进行检查时，对从基板处理装置的外部送入所述输入输出部中的外部的基板实施所述基板检查流程。该外部的基板是仅仅以进行检查为目的被送入基板处理装置的输入输出部中的，例如是经过其它处理装置处理的基板。按照这种方案，能够对例如经过其它处理装置处理的基板进行检查，因此，例如能够减少进行基板制造的整个车间的检查单元的台数以谋求成本的降低。此外，能够提高检查部的运行率从而提高整个车间的处理效率。
也可以设计成，对所述基板处理流程结束后的所述批次进行的所述基板检查流程优先于对所述外部的批次进行的所述基板检查流程。按照这种方案，由于该基板处理装置所处理过的批次的检查优先，因此，在基板处理装置内流动的基板不会发生堵塞，即便是对来自外部的批次进行检查，也能够保持基板处理装置的处理效率。另外，也可以设计成，对所述外部的批次进行的所述基板检查流程优先于对所述基板处理流程结束后的所述批次进行的所述基板检查流程。
也可以设计成，从设置在所述检查部中的多个检查单元之中选择既定的检查单元，对该被选择的检查单元中的基板实施所述基板检查流程。按照这种方案，例如能够针对一个基板或一个批次自由选择必要的检查项目。
本发明的基板处理装置是一种具有进行基板的输入输出的输入输出部，进行基板的处理的处理部，以及进行基板的检查的检查部，能够在这些部分之间进行基板的输送的基板处理装置，其特征是，具有控制部，所述控制部能够独立实施将送入所述输入输出部中的基板送入所述处理部进行处理的基板处理流程、以及将送入所述输入输出部中的基板送入所述检查部进行检查的基板检查流程；所述控制部，能够对基板以批次为单位实施所述基板处理流程与所述基板检查流程，能够对所述基板处理流程结束后的批次实施所述基板检查流程，能够以与该批次的所述基板检查流程的实施时间不重叠的方式，对从基板处理装置的外部送入所述输入输出部中的外部的批次实施所述基板检查流程。
根据本发明，能够独立实施基板的处理流程和检查流程，因此，例如在进行基板处理装置的准备工作时，能够实施基板检查流程，将送入输入输出部中的例如评价用基板直接送入检查部实施检查。由于能够依据检查的结果对检查部进行评价，因此，不需要设置以往的专用的评价单元，能够节省与该评价单元相关的费用。此外，由于能够同时进行基板的检查流程和处理流程，同时进行检查部的评价作业和处理部的调整作业，因此，能够缩短基板处理装置进行准备所需要的时间。此外，还能够只单独使用基板处理装置的检查部，因此，能够充分利用空闲的检查部，提高检查部的运行率。
也可以设计成，所述控制部，能够将所述基板处理流程结束后的基板送回所述输入输出部，能够在所述检查部没有对其它基板进行检查时，对所述输入输出部的基板实施所述基板检查流程。按照这种方案，将基板处理流程结束后的基板送回输入输出部，因此，不需要在例如检查部中设置预先使基板待机的缓冲部等，能够减小检查部的体积，实现装置整体的小型化。
也可以设计成，所述控制部，能够在所述检查部没有对所述基板处理流程结束后的基板进行检查时，对从基板处理装置的外部送入所述输入输出部中的外部的基板实施所述基板检查流程。按照这种方案，通过对外部的基板实施基板检查流程，可提高检查部的运行率。
也可以设计成，所述控制部，能够使对所述基板处理流程结束后的所述批次进行的所述基板检查流程优先于对所述外部的批次进行的所述基板检查流程。按照这种方案，由于使经过该基板处理装置处理过的批次的检查优先，因此，在基板处理装置内流动的基板的不会发生堵塞，即便是对来自外部的基板进行检查，也能够保持该基板处理装置的处理效率。
也可以设计成，所述控制部，能够使对所述外部的批次进行的所述基板检查流程优先于对所述基板处理流程结束后的所述批次进行的所述基板检查流程。此外，也可以设计成，所述控制部，能够切换成对所述基板处理流程结束后的所述批次进行的所述基板检查流程、以及对所述外部的批次进行的基板检查流程中的某一个优先。
也可以设计成，所述检查部中设置有多个检查单元，所述控制部能够从所述多个检查单元之中选择既定的检查单元，在该被选择的检查单元中对基板实施所述基板检查流程。按照这种方案，例如能够针对一个基板或一个批次自由选择必要的检查项目。
根据本发明，能够使具有检查部的基板处理装置缩短准备工作所需要的时间，降低费用，还能够提高检查部的运行率。
附图说明
图1是对本实施方式的涂布显影处理装置的构成概略进行展示的俯视图。
图2是图1的涂布显影处理装置的正面图。
图3是图1的涂布显影处理装置的后视图。
图4是对涂布显影处理装置中所设定的处理流程与检查流程进行说明的说明图。
图5是对处理流程与检查流程的实施时序进行说明的说明图。
图6是对从外部送入的批次实施检查流程时的流程图。
图7是对从外部送入的批次实施检查流程的实施时序的说明图。
图8是对从外部送入的批次实施检查流程时的流程图。
附图标记说明
1            涂布显影处理装置
2            晶片盒工作站
3            检查工作站
4            处理工作站
20，21，22   检查单元
120          控制单元
F1           处理流程
F2           检查流程
C1～C4       晶片盒
R1～R4       批次
W1～W4       晶片
具体实施方式
下面，对本发明的优选实施方式进行说明。图1是对进行作为基板的晶片的光刻工序的涂布显影处理装置1的构成概略进行展示的俯视图，图2是涂布显影处理装置1的正面图，图3是涂布显影处理装置1的后视图。
涂布显影处理装置1如图1所示，由以下部分连接成一体而构成：作为例如以25片晶片W为一盒从外部相对于涂布显影处理装置1进行输入输出或者相对于晶片盒C进行晶片W的输入输出的输入输出部的晶片盒工作站2、作为对晶片W进行检查的检查部的检查工作站3、作为由在涂布显影工序中以单片处理方式实施既定处理的各种处理单元多层配置而成的处理部的处理工作站4、以及与相邻于该处理工作站4设置的未图示的曝光装置之间进行晶片W的传递的接口部5等。
在晶片盒工作站2，能够在晶片盒放置台6上的既定位置上沿X方向(图1中的上下方向)成一排放置多个、例如5个晶片盒C。晶片盒工作站2中，设置有能够在输送路径7上沿X方向移动的晶片输送载体8。晶片输送载体8还能够上下移动，有选择地对在晶片盒C内上下排列的晶片W进行访问。晶片输送载体8还能够围绕垂直的轴在θ方向上旋转，对后述的检查工作站3一侧的交接部10进行访问。
与晶片盒工作站2相邻的检查工作站3，具有例如由多个检查单元多层配置而成的检查单元组K。检查工作站3具有可与晶片盒工作站2之间进行晶片W的传递的交接部10。该交接部10中设置有例如放置晶片W用的放置部10a。检查工作站3中设置有例如可在沿X方向延伸的输送路径11上移动的晶片输送装置12。晶片输送装置12例如能够上下移动且能够在θ方向上自由旋转，能够对检查单元组K内的后述的各检查单元、交接部10以及处理工作站4的第3处理单元组G3内的后述的各处理单元进行访问。
在检查单元组K中，例如如图2所示，自下而上分3层重叠有：对晶片W上所形成的膜的厚度和蚀刻图案线条的宽度进行检测的膜厚、线条宽度检查单元20；对晶片表面上的宏观缺陷进行检查的宏观缺陷检查单元21；以及对曝光重合性的误差进行检查的重合性检查单元22。
与检查工作站3相邻的处理工作站4如图1所示，具有由多个处理单元多层配置而成的例如5个处理单元组G1～G5。在处理工作站4的X方向的负方向(图1中的下方)一侧，从检查工作站3一侧起顺序配置有第1处理单元组G1、第2处理单元组G2。在处理工作站4的X方向的正方向(图1中的上方)一侧，从检查工作站3一侧起顺序配置有第3处理单元组G3、第4处理单元组G4以及第5处理单元组G5。第3处理单元组G3与第4处理单元组G4之间设置有第1输送单元30。第1输送单元30能够有选择地对第1处理单元组G1、第3处理单元组G3以及第4处理单元组G4进行访问而进行晶片W的输送。第4处理单元组G4与第5处理单元组G5之间设置有第2输送单元31。第2输送单元31能够有选择地对第2处理单元组G2、第4处理单元组G4以及第5处理单元组G5进行访问而进行晶片W的输送。
如图2所示，在第1处理单元组G1中，自下而上分5层依次重叠有：向晶片W供给既定的液体进行处理的液处理单元，例如在晶片W上涂布抗蚀剂的抗蚀剂涂布单元40、41、42；用来形成进行曝光处理时防止光发生反射的防反射膜的基底涂布单元43、44。在第2处理单元组G2中，自下而上分5层依次重叠有：液处理单元，例如对晶片W进行显影处理的显影处理单元50～54。此外，在第1处理单元组G1和第2处理单元组G2的最下层，分别设置有用来向各处理单元组G1、G2内的所述液处理单元供给各种处理液的化学室60、61。
例如如图3所示，在第3处理单元组G3中，自下而上分9层依次重叠有：温调单元70；进行晶片W的传递的转接单元71；在高精度温度管理下对晶片W进行加热处理的高精度温调单元72～74；以及对晶片W以高温进行处理的高温热处理单元75～78。
在第4处理单元组G4中，例如自下而上分10层依次重叠有：高精度温调单元80；对抗蚀剂涂布处理后的晶片W进行加热处理的预烘焙单元81～84；以及对显影处理后的晶片W进行加热处理的后烘焙单元85～89。
在第5处理单元组G5中，自下而上分10层依次重叠有：对晶片W进行热处理的多个热处理单元，例如高精度温调单元90～93；以及对曝光后的晶片W进行加热处理的后曝光烘焙单元94～99。
如图1所示，在第1输送单元30的X方向的正方向一侧配置有多个处理单元，例如如图3所示，自下而上分4层依次重叠有：对晶片W进行疏水化处理的粘着单元100、101；以及对晶片W进行加热的加热单元102、103。如图1所示，在第2输送单元31的X方向的正方向一侧，例如配置有仅对晶片W的边缘部位有选择地进行曝光的周边曝光单元104。
在接口部5中，设置有例如如图1所示可在沿X方向延伸的输送路径110上移动的晶片输送载体111、缓冲盒112。晶片输送载体111能够在Z方向上移动并能够在θ方向上旋转，能够对与接口部5相邻的未图示的曝光装置、缓冲盒112以及第5处理单元组G5进行访问而进行晶片W的输送。
对于如上构成的涂布显影处理装置1的控制，例如以图1和图2所示设置在晶片盒工作站2的侧部的、作为控制部的控制单元120进行。控制单元120中储存有控制程序P，控制单元120能够按照控制程序P对涂布显影处理装置1内的处理单元、检查单元和输送单元的工作进行控制，从而对涂布显影处理装置1中的晶片处理过程进行控制。控制程序P被设计成能够独立地实施下面的流程：例如如图4所示地将晶片盒工作站2的晶片W经由检查工作站3送入处理工作站4，在处理工作站4以及曝光装置中实施处理后，经由检查工作站3送回晶片盒工作站2的晶片W的处理流程F1；以及，将晶片盒工作站2的晶片W送入检查工作站3，实施既定的检查后送回晶片盒工作站2的晶片W的检查流程F2。
下面，对如上构成的涂布显影处理装置1的工作原理进行说明。首先，在进行涂布显影处理装置1的准备工作时，例如通过控制单元120分别实施控制程序P的处理流程F1和检查流程F2。当例如容纳有评价用晶片W的晶片盒C放置在晶片盒放置台6上时，该评价用晶片W通过晶片输送载体8交接到交接部10，通过晶片输送装置12送入各检查单元20～22中，当各检查单元20～22中的检查结束时，经由晶片输送装置12、交接部10以及晶片输送载体8送回晶片盒C中。例如通过对评价用晶片W在各检查单元20～22中的测定值进行评价来进行检查单元20～22的评价作业。此外，当例如容纳有处理用晶片W的晶片盒C放置在晶片盒放置台6上时，将该处理用晶片W通过晶片输送载体8、交接部10以及晶片输送装置12送入处理工作站4，在作为被调整对象的既定处理单元中的处理结束之后，再次通过晶片输送装置12、交接部10以及晶片输送载体8送回晶片盒C中。例如根据被送回晶片盒C中的晶片W的处理状况对各处理单元的设定进行调整，以此完成各处理单元的调整作业。
其次，就涂布显影处理装置1的准备工作结束后，在涂布显影处理装置1中实际处理晶片W时的涂布显影处理装置1工作原理进行说明。在本实施方式中，以例如如图1所示晶片盒放置台6上放置有晶片盒C1、C2、C3，晶片盒C1中容纳有构成批次R1的多张晶片W1，晶片盒C2中容纳有构成批次R2的多张晶片W2，晶片盒C3中容纳有构成批次R3的多张晶片W3为例进行说明。图5是对处理流程F1和检查流程F2的实施时序进行展示的说明图。
首先，一旦涂布显影处理装置1开始运行，将处于例如可通过控制单元120同时实施控制程序P的处理流程F1和检查流程F2的状态。对批次R1实施处理流程F1时，将晶片盒放置台6上的晶片盒C1内的多张晶片W1通过晶片输送载体8一片片依次传递给交接部10，通过晶片输送装置12送入处理工作站4的属于第3处理单元组G3的温调单元70中。在处理工作站4内，对各晶片W1依次进行以温调单元70进行的温调处理、以基底涂布单元43进行的防反射膜形成处理、以加热单元102进行的加热处理、以高温热处理单元75进行的高温加热处理、以高精度温调单元80进行的温度调整、以抗蚀剂涂布单元40进行的抗蚀剂涂布处理、以预烘焙单元单元81进行的预烘焙处理、以周边曝光单元104进行的周边曝光处理、以及以高精度温调单元93进行的温度调整。之后，将各晶片W1通过晶片输送载体111依次经由接口部5送入曝光装置中，曝光处理结束后再次经由接口部5送回处理工作站4内。
之后，对各晶片W1依次进行以后曝光烘焙单元94进行的加热处理、以高精度温调单元91进行的温度调节、以显影处理单元50进行的显影处理、以后烘焙单元85进行的加热处理、以及以高精度温调单元72进行的冷却处理等，通过晶片输送装置12从转接单元71传递到检查工作站3的交接部10中。将各晶片W1通过晶片输送载体8从交接部10送回晶片盒C1中。
在实施了晶片盒C1的批次R1的处理流程F1，所有的晶片W1从晶片盒C1内取出后，接下来如图5所示，对晶片盒放置台6上的晶片盒C2的批次R2实施处理流程F1，将多张晶片W2从晶片盒C2中取出，经由与各晶片W1同样的路径实施处理。当晶片盒C2内变空时，对晶片盒C3的批次R3实施处理流程F1，晶片W3也经由同样的路径进行处理。如上所述，对各批次R1～R3依次实施处理流程F1。
另一方面，当处理流程F1结束后的批次R1的晶片W1被送回晶片盒C1而开始实施检查流程F2时，将从批次R1中选择的多张晶片W1通过晶片输送载体8一片片送入检查工作站3的交接部10。再将该晶片W1通过晶片输送装置12例如依次送入检查单元组K的膜厚、线条宽度检查单元20、宏观缺陷检查单元21、重合性检查单元22，在各检查单元中实施既定的检查。将检查结束后的晶片W1通过晶片输送装置12传递给交接部10，通过晶片输送载体8从交接部10送回晶片盒C1。并且，对于处理流程F1结束后被送回晶片盒C2、C3中的批次R2、批次R3也同样实施检查流程F2。
下面，就仅仅以进行检查为目的、如图1所示从装置外部将晶片盒C4放置到晶片盒放置台6上时的工作原理进行说明。晶片盒C4中例如容纳有经过其它处理装置完成处理的构成批次R4的多张晶片W4。图6示出此时的流程图。当在例如实施批次R1的处理流程F1的过程中批次R4的晶片盒C4放置到晶片盒放置台6上时，在对批次R4开始实施检查流程F2之前，例如由控制单元120判断该批次R4的实施时间是否与涂布显影处理装置1中正在进行处理的批次R1的接下来的检查流程F2的实施时间重叠。如果实施时间重叠，则先实施对批次R1的检查流程F2，此时，批次R4在晶片盒放置台6上的晶片盒C4内待机。此外，如图7所示，批次R4的检查流程F2在批次R1的检查结束后实施。
如果实施时间不重叠，则立即对批次R4实施检查流程F2。如上所述，涂布显影处理装置1内进行处理的批次R1的检查流程F2比来自外部的批次R4优先进行。此外，在晶片盒C4放置到晶片盒放置台6上时批次R2或批次R3的处理流程F1正在实施时也同样，若检查流程F2的实施时间发生重叠，则接下来的批次R2或批次R3的检查流程F2比批次R4优先进行，调整成使批次R4的检查流程F2的实施时间不会与批次R2、R3的实施时间重叠。
根据上述实施方式，通过控制单元120能够独立实施控制程序P的处理流程F1和检查流程F2，因此，例如在进行涂布显影处理装置1的准备工作时，能够同时进行检查工作站3的各检查单元20～22的评价作业和处理工作站4的各处理单元的调整作业。因此，可以缩短进行准备工作的时间。此外，从涂布显影处理装置1的晶片盒工作站2能够直接访问各检查单元20～22，因此，不需要像以往那样设置评价作业专用的评价单元，能够节省与该评价单元相关的费用。
此外，即便是在涂布显影处理装置1内正在实施处理流程F1的过程中，只要检查单元20～22空闲，便可对来自外部的批次R4实施检查流程F2，因此，能够提高检查单元20～22的运行率。此外，涂布显影处理装置1内实施处理流程F1的批次R1～批次R3的检查流程F2比来自外部的批次R4优先进行，因此，尽管要对外部的批次R4进行检查，也不会降低涂布显影处理装置1内的晶片的处理效率。
在上述实施方式中，设计成涂布显影处理装置1内进行处理的批次R1～R3的检查流程F2比从外部送入晶片盒放置台6的批次R4的检查流程F2优先进行，但也可以设计成来自外部的批次R4的检查流程F2优先进行。图8示出这种情况下的流程图。在例如来自外部的晶片盒C4放置在晶片盒放置台6时，判断其它批次的检查流程F2此时是否正在实施中。若检查流程F2正在实施中，则批次R4在晶片盒放置台6上待机，直到该实施中的检查流程F2结束，之后实施批次R4的检查流程F2。若晶片盒C4放置在晶片盒放置台6上时未实施其它批次的检查流程F2，则批次R4的检查流程F2立即实施。当在批次R4的检查流程F2实施的过程中涂布显影处理装置1内完成处理流程F1的例如批次R1～R3返回到晶片盒C1～C3中时，批次R1～R3在晶片盒放置台6上待机，直到批次R4的检查流程F2结束。批次R1～R3的检查流程F2在批次R4的检查流程F2结束后进行。在该例中，对于例如具有既定要求的批次R4，能够优先于涂布显影处理装置1的批次进行检查。
也可以设计成，上述外部批次R4的检查流程F2优先的模式、与涂布显影处理装置1内完成处理的批次R1～R3的检查流程F2优先的模式能够通过控制单元120进行切换。按照这种方案，可以根据需要使外部批次R4和内部批次R1～R3中的某一个优先。
上述实施方式中的处理流程F1，是在将晶片W从晶片盒工作站2送入处理工作站4并在处理工作站4和曝光装置中进行处理后，直接送回晶片盒工作站2的，但也可以设计成，将处理工作站4和曝光装置中的处理结束后的晶片W有选择地在检查工作站3进行检查之后送回晶片盒工作站2。按照这种方案，在例如处理工作站4和曝光装置中的一系列处理结束、将晶片W送入检查工作站3时，若检查单元20～22空闲，则使晶片W在检查单元20～22中进行检查后返回晶片盒工作站2，若检查单元20～22不空闲，则直接返回晶片盒工作站2。对于未进行检查的晶片W，在返回晶片盒工作站2后，通过实施检查流程F2进行检查。按照这种方案，即使检查单元20～22处于空闲状态，也不会使晶片W经由检查工作站3返回晶片盒工作站2，因此，能够提高检查单元20～22的运行率。
也可以设计成，在上述检查流程F2中，例如能够针对一个批次或一个晶片从检查单元组K之中任意选择进行检查的检查单元20～22。此外，也可以设计成，能够针对一个晶片或一个批次改变同一检查单元20～22中的检查位置和检查范围等检查条件。
上述实施方式展示的是本发明的一个例子，但本发明并不限于该例子，还可以有各种不同的方案。例如，在上述实施方式中，检查工作站3之中的检查单元的种类和数量可任意选择。此外，在上述实施方式的涂布显影处理装置1中，晶片盒工作站2与处理工作站4之间设置了检查工作站3，但例如也可以在处理工作站4和接口部5之间设置检查工作站3。在上述实施方式中，将本发明应用于涂布显影处理装置1中，但本发明例如也可以应用于清洗装置、腐蚀装置等其它基板处理装置中。此外，上述实施方式是对晶片W进行处理的涂布显影处理装置，但本发明也可以应用于除晶片之外的基板，例如FPD(平板显示器)基板、掩模基板、标线(reticle)基板等其它基板。
产业上利用的可能性
本发明能够用来缩短具有基板检查部的基板处理装置的准备时间以及提高检查部的运行率。

Claims (14)

1.一种基板处理装置的控制方法，所述基板处理装置具有进行基板的输入输出的输入输出部，进行基板的处理的处理部，以及进行基板的检查的检查部，能够在这些部分之间进行基板的输送，其特征是，
独立实施将送入所述输入输出部中的基板送入所述处理部进行处理的基板处理流程、以及将送入所述输入输出部中的基板送入所述检查部进行检查的基板检查流程；
对基板以批次为单位实施所述基板处理流程和所述基板检查流程；
对所述基板处理流程结束后的批次实施所述基板检查流程；
以与该批次的所述基板检查流程的实施时间不重叠的方式，对从基板处理装置的外部送入所述输入输出部中的外部的批次实施所述基板检查流程。
2.如权利要求1所述的基板处理装置的控制方法，其特征是，
将所述基板处理流程结束后的基板送回所述输入输出部，当所述检查部没有对其它基板进行检查时，对所述输入输出部的基板实施所述基板检查流程。
3.如权利要求1所述的基板处理装置的控制方法，其特征是，
在所述检查部没有对所述基板处理流程结束后的基板进行检查时，对从基板处理装置的外部送入所述输入输出部中的外部的基板实施所述基板检查流程。
4.如权利要求1所述的基板处理装置的控制方法，其特征是，
使对所述基板处理流程结束后的所述批次进行的所述基板检查流程优先于对所述外部的批次进行的所述基板检查流程。
5.如权利要求1所述的基板处理装置的控制方法，其特征是，
使对所述外部的批次进行的所述基板检查流程优先于对所述基板处理流程结束后的所述批次进行的所述基板检查流程。
6.如权利要求1所述的基板处理装置的控制方法，其特征是，
从设置在所述检查部中的多个检查单元之中选择既定的检查单元，对该被选择的检查单元中的基板实施所述基板检查流程。
7.一种基板处理装置，具有进行基板的输入输出的输入输出部，进行基板的处理的处理部，以及进行基板的检查的检查部，能够在这些部分之间进行基板的输送，其特征是，
具有控制部，所述控制部在基板处理装置中独立实施将送入所述输入输出部中的基板送入所述处理部进行处理的基板处理流程、以及将送入所述输入输出部中的基板送入所述检查部进行检查的基板检查流程；
所述控制部，对基板以批次为单位实施所述基板处理流程与所述基板检查流程，并且，对所述基板处理流程结束后的批次实施所述基板检查流程，以与该批次的所述基板检查流程的实施时间不重叠的方式，对从基板处理装置的外部送入所述输入输出部中的外部的批次实施所述基板检查流程。
8.如权利要求7所述的基板处理装置，其特征是，
所述控制部，将所述基板处理流程结束后的基板送回所述输入输出部，当所述检查部没有对其它基板进行检查时，对所述输入输出部的基板实施所述基板检查流程。
9.如权利要求7所述的基板处理装置，其特征是，
所述控制部，在所述检查部没有对所述基板处理流程结束后的基板进行检查时，对从基板处理装置的外部送入所述输入输出部中的外部的基板实施所述基板检查流程。
10.如权利要求7所述的基板处理装置，其特征是，
所述控制部，使对所述基板处理流程结束后的所述批次进行的所述基板检查流程优先于对所述外部的批次进行的所述基板检查流程。
11.如权利要求7所述的基板处理装置，其特征是，
所述控制部，使对所述外部的批次进行的所述基板检查流程优先于对所述基板处理流程结束后的所述批次进行的所述基板检查流程。
12.如权利要求7所述的基板处理装置，其特征是，
所述控制部，能够切换成对所述基板处理流程结束后的所述批次进行的所述基板检查流程、以及对所述外部的批次进行的基板检查流程中的某一个优先。
13.如权利要求7所述的基板处理装置，其特征是，
所述检查部中设置有多个检查单元，
所述控制部从所述多个检查单元之中选择既定的检查单元，对该被选择的检查单元中的基板实施所述基板检查流程。
14.如权利要求7所述的基板处理装置，其特征是，
所述控制部对所述输入输出部、所述处理部以及所述检查部进行控制。
CNB2004800364962A 2003-12-09 2004-11-30 基板处理装置的控制方法以及基板处理装置 Active CN100452294C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003410105A JP4342921B2 (ja) 2003-12-09 2003-12-09 基板処理装置の制御方法及び基板処理装置
JP410105/2003 2003-12-09

Publications (2)

Publication Number Publication Date
CN1890780A CN1890780A (zh) 2007-01-03
CN100452294C true CN100452294C (zh) 2009-01-14

Family

ID=34674920

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800364962A Active CN100452294C (zh) 2003-12-09 2004-11-30 基板处理装置的控制方法以及基板处理装置

Country Status (7)

Country Link
US (1) US7529595B2 (zh)
EP (1) EP1693886A4 (zh)
JP (1) JP4342921B2 (zh)
KR (1) KR20060120687A (zh)
CN (1) CN100452294C (zh)
TW (1) TW200526494A (zh)
WO (1) WO2005057633A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4734002B2 (ja) 2005-03-16 2011-07-27 株式会社東芝 検査システム及び半導体装置の製造方法
US20070250202A1 (en) 2006-04-17 2007-10-25 Tokyo Electron Limited Coating and developing system, method of controlling coating and developing system and storage medium
JP4560022B2 (ja) 2006-09-12 2010-10-13 東京エレクトロン株式会社 塗布、現像装置及び塗布、現像装置の制御方法並びに記憶媒体
JP5058744B2 (ja) * 2006-10-12 2012-10-24 東京エレクトロン株式会社 基板の測定方法、プログラム、プログラムを記録したコンピュータ読み取り可能な記録媒体及び基板の処理システム
CN100465797C (zh) * 2007-01-24 2009-03-04 友达光电股份有限公司 具有宏观检测的显影装置
JP5006122B2 (ja) 2007-06-29 2012-08-22 株式会社Ｓｏｋｕｄｏ 基板処理装置
JP4957426B2 (ja) 2007-07-19 2012-06-20 東京エレクトロン株式会社 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体
JP4983724B2 (ja) * 2008-05-27 2012-07-25 東京エレクトロン株式会社 塗布、現像装置及び塗布、現像方法並びに記憶媒体
JP5744382B2 (ja) * 2008-07-24 2015-07-08 株式会社荏原製作所 基板処理装置および基板処理方法
JP4770938B2 (ja) * 2009-02-10 2011-09-14 東京エレクトロン株式会社 基板処理装置
JP2011211218A (ja) * 2011-06-02 2011-10-20 Tokyo Electron Ltd 塗布、現像装置及び塗布、現像装置の制御方法並びに記憶媒体
CN104267708A (zh) * 2014-10-20 2015-01-07 宜宾丝丽雅股份有限公司 短纤磺化流量信号丢失的检测方法
JP7274350B2 (ja) * 2019-05-28 2023-05-16 東京エレクトロン株式会社 搬送システム、検査システム及び検査方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10172902A (ja) * 1996-12-13 1998-06-26 Nikon Corp 重ね合わせ検査方法
CN1219757A (zh) * 1997-12-08 1999-06-16 三菱电机株式会社 半导体衬底处理装置及其控制方法
JP2001167996A (ja) * 1999-12-10 2001-06-22 Tokyo Electron Ltd 基板処理装置
CN1333552A (zh) * 2000-07-12 2002-01-30 东京毅力科创株式会社 基板处理装置及基板处理方法
JP2002064075A (ja) * 2000-06-05 2002-02-28 Tokyo Electron Ltd 液処理装置および液処理方法
US20020170671A1 (en) * 2001-05-21 2002-11-21 Minoru Matsushita Processing apparatus, transferring apparatus and transferring method
JP2003037043A (ja) * 2001-07-24 2003-02-07 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理システム
JP2003045776A (ja) * 2001-07-30 2003-02-14 Dainippon Screen Mfg Co Ltd 基板処理装置
US20030060917A1 (en) * 2001-09-25 2003-03-27 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus control system and substrate processing apparatus
JP2003100610A (ja) * 2001-09-26 2003-04-04 Dainippon Screen Mfg Co Ltd 基板処理装置制御システムおよび基板処理装置
JP2003115426A (ja) * 2001-07-30 2003-04-18 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理システム
JP2003151878A (ja) * 2001-11-09 2003-05-23 Tokyo Electron Ltd 基板処理装置
JP2003158050A (ja) * 2001-11-21 2003-05-30 Dainippon Screen Mfg Co Ltd 基板処理システム及び基板検査システム
CN1451174A (zh) * 2000-07-04 2003-10-22 东京毅力科创株式会社 处理装置运转的监视方法
US20030201256A1 (en) * 2002-04-26 2003-10-30 Susumu Tauchi Plasma processing method and plasma processing apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3455458B2 (ja) 1999-02-01 2003-10-14 東京エレクトロン株式会社 塗布、現像装置及び塗布現像処理における基板再生システム
WO2002005334A1 (fr) * 2000-07-07 2002-01-17 Tokyo Electron Limited Procede de maintenance de processeur, procede d'inspection automatique de processeur et de reinitialisation automatique de processeur et procede de logiciel d'autodiagnostic permettant de piloter le processeur
KR100811964B1 (ko) * 2000-09-28 2008-03-10 동경 엘렉트론 주식회사 레지스트 패턴 형성장치 및 그 방법

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10172902A (ja) * 1996-12-13 1998-06-26 Nikon Corp 重ね合わせ検査方法
CN1219757A (zh) * 1997-12-08 1999-06-16 三菱电机株式会社 半导体衬底处理装置及其控制方法
JP2001167996A (ja) * 1999-12-10 2001-06-22 Tokyo Electron Ltd 基板処理装置
JP2002064075A (ja) * 2000-06-05 2002-02-28 Tokyo Electron Ltd 液処理装置および液処理方法
CN1451174A (zh) * 2000-07-04 2003-10-22 东京毅力科创株式会社 处理装置运转的监视方法
CN1333552A (zh) * 2000-07-12 2002-01-30 东京毅力科创株式会社 基板处理装置及基板处理方法
US20020170671A1 (en) * 2001-05-21 2002-11-21 Minoru Matsushita Processing apparatus, transferring apparatus and transferring method
JP2003037043A (ja) * 2001-07-24 2003-02-07 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理システム
JP2003115426A (ja) * 2001-07-30 2003-04-18 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理システム
JP2003045776A (ja) * 2001-07-30 2003-02-14 Dainippon Screen Mfg Co Ltd 基板処理装置
US20030060917A1 (en) * 2001-09-25 2003-03-27 Dainippon Screen Mfg. Co., Ltd. Substrate processing apparatus control system and substrate processing apparatus
JP2003100610A (ja) * 2001-09-26 2003-04-04 Dainippon Screen Mfg Co Ltd 基板処理装置制御システムおよび基板処理装置
JP2003151878A (ja) * 2001-11-09 2003-05-23 Tokyo Electron Ltd 基板処理装置
JP2003158050A (ja) * 2001-11-21 2003-05-30 Dainippon Screen Mfg Co Ltd 基板処理システム及び基板検査システム
US20030201256A1 (en) * 2002-04-26 2003-10-30 Susumu Tauchi Plasma processing method and plasma processing apparatus

Also Published As

Publication number Publication date
WO2005057633A1 (ja) 2005-06-23
KR20060120687A (ko) 2006-11-27
US20070088450A1 (en) 2007-04-19
JP2005175052A (ja) 2005-06-30
TW200526494A (en) 2005-08-16
US7529595B2 (en) 2009-05-05
EP1693886A4 (en) 2011-08-17
JP4342921B2 (ja) 2009-10-14
CN1890780A (zh) 2007-01-03
EP1693886A1 (en) 2006-08-23
TWI293938B (zh) 2008-03-01

Similar Documents

Publication Publication Date Title
KR100762522B1 (ko) 도포, 현상 장치 및 그 방법
JP3916468B2 (ja) 基板処理装置および基板処理方法
KR101100503B1 (ko) 도포· 현상장치
CN100452294C (zh) 基板处理装置的控制方法以及基板处理装置
US7793609B2 (en) Coating and developing apparatus
US6593045B2 (en) Substrate processing apparatus and method
KR101121794B1 (ko) 도포 현상 장치 및 그 방법
JP5378449B2 (ja) 塗布、現像装置
KR101258781B1 (ko) 도포 현상 장치
JP3916473B2 (ja) 基板処理装置および基板処理方法
US7245348B2 (en) Coating and developing system and coating and developing method with antireflection film and an auxiliary block for inspection and cleaning
JP3801849B2 (ja) 基板処理装置及びその方法
US6913781B2 (en) Substrate processing apparatus and method including a device for applying a coating and a device for measuring the film quality of the coating
JP3725069B2 (ja) 基板処理システム
US7884950B2 (en) Substrate processing method, program, computer-readable storage medium, and substrate processing system
JP2000106354A (ja) 供給装置及び補充方法
JP5005720B2 (ja) 基板処理装置の制御方法及び基板処理装置
US20050220985A1 (en) Substrate processing apparatus and substrate processing method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant