CN100417021C

CN100417021C - 电压电平转换装置及连续脉冲发生器

Info

Publication number: CN100417021C
Application number: CNB2004100318580A
Authority: CN
Inventors: 郭俊宏; 尤建盛
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2004-03-30
Filing date: 2004-03-30
Publication date: 2008-09-03
Anticipated expiration: 2024-03-30
Also published as: CN1564462A

Abstract

一种电压电平转换装置，包括转换单元及控制单元。转换单元根据互为反相的一第一及第二信号的电平以输出一第三信号，当第一信号维持在第一电平时，控制单元阻断形成于所述转换单元的一电流路经。

Description

电压电平转换装置及连续脉冲发生器

技术领域

本发明有关于一种电压电平转换装置，特别是有关于适用于液晶显示器的电压电平转换装置，用以降低在转换输入信号的电压电平时所造成的能量损耗。

背景技术

图1为表示公知液晶显示器系统的结构图。传统液晶显示器系统包括显示区10、栅极驱动器11、数据驱动器12、电平移位器13以及时序控制器14。其中，电平移位器13接收来自时序控制器14的多个时序信号。由于时序信号的电平较低，导致后端组件无法正确辨识时序信号。为了使后端组件可以正确地读取时序信号，电平移位器13将所接收的时序信号的电平提高。接着，被提高电平的时序信号由电平移位器13所输出，并驱动栅极驱动器11及数据驱动器12，以在显示区10显示画面。

一般而言，电平移位器的电路型态可分为两种，如图2及图3所示。在该两种电路类型中，主要的差异在于，电平移位器接收输入信号的位置不同。如图2所示，电平移位器20的输入信号Vin20输入至NMOS晶体管N20的栅极；且输入信号XVin20输入至NMOS晶体管N21的栅极，其中输入信号Vin20及XVin20互为反相。此外，由于电平移位器20需要花费较长的时间来转换信号电平，为了节省时间，一般较常使用电平移位器30。

如图3所示，电平移位器30的输入信号Vin30输入至NMOS晶体管N30的源极；且输入信号XVin30输入至NMOS晶体管N31的源极，其中输入信号Vin30及XVin30互为反相。在电平移位器30中，PMOS晶体管P30及P31的源极接耦接于电源VDD30。由于NMOS晶体管N30及N31的栅极耦接于高电平的电源VDD30，故NMOS晶体管N30及N31维持导通状态。当NMOS晶体管N30的源极所接收的输入信号Vin30维持在低电平且输入信号XVin30维持在高电平时，PMOS晶体管P31导通，PMOS晶体管P30关断。此时，由于电源VDD30的电平，与输入信号XVin30的高电平不相等，故在PMOS晶体管P31的源极与NMOS晶体管N31的源极间形成一直流电流路径。该电流路径的形成增加系统的能量损耗，也降低显示区10内薄膜晶体管的可靠度。

发明内容

有鉴于此，为了解决上述问题，本发明主要目的在于提供一种电压电平转换装置，适用于液晶显示器，用以解决当电压电平转换装置转换输入信号时所造成的能量损耗。

为实现上述的目的，本发明提出一种电压电平转换装置(voltage levelshifter)，包括：转换单元，根据互为反相的第一及第二信号的电平以输出第三信号，其中，当所述第一信号维持在第一电平时，电流路径形成于所述转换单元；控制单元，耦接所述转换单元，当所述第一信号维持在所述第一电平时，用以阻断所述电流路径；以及起动信号发生器，用以提供起动信号至所述控制单元，当所述第一信号维持在所述第一电平时，所述控制单元根据所述起动信号以阻断所述电流路径。

为实现上述的目的，本发明更提出一种电压电平转换装置，包括转换单元及控制单元。转换单元具有第一PMOS晶体管、第一NMOS晶体管、第二PMOS晶体管及第二NMOS晶体管，且第一PMOS晶体管与第一NMOS晶体管互相串接于第一电压源与第一节点之间，第二PMOS晶体管与第二NMOS晶体管互相串接于第一电压源与第二节点之间，此外，第一及第二节点分别耦接第二PMOS及第一PMOS的栅极，第一NMOS晶体管及第二NMOS晶体管的栅极耦接第一电压源。

控制单元具有第一开关、第二开关以及至少一个第三开关。第一开关具有第一控制端、耦接正向输入端的第一输入端、以及耦接第一节点的第一输出端。第二开关具有第二控制端、耦接反向输入端的第二输入端、以及耦接第二节点的第一输出端。第三开关具有第三控制端、耦接第一电压源的第三输入端、以及耦接第一及第二节点的第三输出端。

其中，第一至第三控制端均耦接起动信号。当起动信号处于第一电平时，所述第一及第二开关导通，且第三开关不导通，而将由正向及反相输入端所输入的互补的第一及第二信号送至第一及第二节点，由转换单元进行电压转换。当起动信号处于第二电平时，第一及第二开关不导通，且第三开关导通，而将第一电压源的电压送所述第一及第二节点，以使第一由所述第一电平变化至所述第二电平之后，其与第一电压源之间无直流路径发生。

为实现上述的目的，本发明还提出一种连续脉冲发生器，适用一液晶显示面板，包括：电压电平转换装置，具有一正向输入端耦接一第一信号，及一反相输入端耦接一第二信号，用以转换所述第一信号的电平而输出一起始脉冲信号；脉冲发生器，耦接所述电压电平转换装置，用以根据所述起始脉冲信号依序发生一第一至第N连续脉冲信号；以及起动信号发生单元，用以输出一起动信号，且耦接所述第一及第N连续脉冲信号，当所述第一连续脉冲信号由一第一电平变化至一第二电平时，所述起动信号发生器驱使所述起动信号由所述第一电平变化至所述第二电平，当所述第N连续脉冲信号由所述第一电平变化至所述第二电平时，所述起动信号发生器驱使所述起动信号由所述第二电平变化至所述第一电平；其中，所述电压电平转换装置，包括：转换单元，包括：第一PMOS晶体管与一第一NMOS晶体管，互相串接于一第一电压源与一第一节点之间；以及，第二PMOS晶体管与第二NMOS晶体管，互相串接于所述第一电压源与一第二节点之间，其中，所述第一及第二节点分别耦接所述第二PMOS及所述第一PMOS的栅极，所述第一NMOS晶体管及第二NMOS晶体管的栅极耦接所述第一电压源；以及控制单元，包括：一第一开关，具有一第一控制端、一第一输入端耦接一正向输入端、一第一输出端耦接所述第一节点；一第二开关，具有一第二控制端、一第二输入端耦接一反向输入端、一第二输出端耦接所述第二节点；以及，至少一第三开关，具有一第三控制端、一第三输入端耦接所述第一电压源、一第三输出端耦接所述第一及第二节点；其中，所述第一至第三控制端均耦接所述起动信号；当所述起动信号处于所述第一电平时，所述第一及第二开关导通、所述第三开关不导通，而将由所述正向及反相输入端所输入的互补的一第一及第二信号送至所述第一及第二节点，由所述转换单元进行电压转换；当所述起动信号处于所述第二电平时，所述第一及第二开关不导通、所述第三开关导通，而将所述第一电压源的电压送至所述第一及第二节点，以使所述第一连续脉冲信号由所述第一电平变化至所述第二电平后，所述正向或反相输入端与所述第一电压源之间无直流路径发生。

为实现上述的目的，本发明还提出一种电压电平转换装置，包括：转换单元，根据互为反相的第一及第二信号的电平以输出第三信号，其中，当所述第一信号维持在第一电平时，电流路径形成于所述转换单元；控制单元，耦接所述转换单元，当所述第一信号维持在所述第一电平时，用以阻断所述电流路径；脉冲产生单元，根据所述第三信号以每次产生多个连续脉冲，在每次产生的该等脉冲中包括最先产生的第一脉冲及最后产生的最终脉冲；以及起动信号产生器，耦接所述第一及最终脉冲，当所述第一脉冲信号由第二电平变化至所述第一电平时，所述起动信号产生器输出第一电平的起动信号至所述控制单元，使得所述控制单元根据所述起动信号以阻断所述电流路径。

附图说明

为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图，详细说明如下：

图1表示公知液晶显示器系统的结构图。

图2及图3表示公知电平移位器。

图4表示本发明实施例的电压电平转换装置的一操作例子。

图5表示在公知液晶显示器中，栅极驱动器的脉冲发生器与电平移位器(level shifter)的方块图。

图6表示脉冲发生器发生脉冲的时序图。

图7表示本发明实施例的电压电平转换装置的另一操作例子。

图8表示图7的电压电平转换装置的操作时序图。

符号说明：

10～显示区；11～栅极驱动器；12～数据驱动器；13～电平移位器；14～时序控制器；20、30～电平移位器；40～转换单元；41～控制单元；50～脉冲发生器；51～电平移位器；70～转换单元；71～控制单元；72～起动信号发生单元；73～脉冲发生器；NO1、NO2～节点；N20、N21、N30、N 31、N40...N43～NMOS晶体管；P20、P21、P30、P31、P40...P43～PMOS晶体管；P₅₁...P_5N、P₇₁...P_7M～脉冲；SB30、SB40、VB70～起动信号T30、T40～反相器；VDD20、VDD30、VDD40～电压源；VDD20～电压源；Vin20、Vin30、Vin40、Vin50、Vin70～输入信号；XVin20、XVin30、XVin40、XVin50、XVin70～输入信号；Vout 20、Vout 30、Vout 40、Vout 50～输出信号；

具体实施方式

图4为表示本发明实施例的电压电平转换装置的一操作例子。电压电平转换装置包括转换单元40及控制单元41。转换单元40具有NMOS晶体管N40及N41、PMOS晶体管P40及P41、以及反相器T40。NMOS晶体管N40的栅极耦接于具有高电平的电源VDD40，且NMOS晶体管N40的源极耦接节点NO1。NMOS晶体管N41的栅极耦接于具有高电平的电源VDD40，且NMOS晶体管N41的源极耦接节点NO2。PMOS晶体管P40的栅极耦接节点NO2，PMOS晶体管P40的源极耦接电源VDD40，以及PMOS晶体管P40的漏极耦接NMOS晶体管N40的漏极。PMOS晶体管P41的栅极耦接节点NO1，PMOS晶体管P41的源极耦接电源VDD40，以及PMOS晶体管P41的漏极耦接NMOS晶体管N41的漏极。反相器T40的输入端耦接NMOS晶体管N41及PMOS晶体管P41的漏极。

控制单元41包括NMOS晶体管N42及N43、以及PMOS晶体管P42及P43。NMOS晶体管N42的栅极接收一起动信号SB40，NMOS晶体管N42的漏极耦接节点NO1，且NMOS晶体管N42的源极接收输入信号Vin40。NMOS晶体管N43的栅极接收起动信号SB40，NMOS晶体管N43的漏极耦接节点NO2，且NMOS晶体管N43的源极接收输入信号XVin40。PMOS晶体管P42的栅极接收起动信号SB40，PMOS晶体管P42的源极耦接节点NO1，且PMOS晶体管P42的漏极耦接电源VDD40。PMOS晶体管P43的栅极接收起动信号SB40，PMOS晶体管P43的源极耦接节点NO2，且PMOS晶体管P43的漏极耦接电源VDD40。其中，输入信号Vin40与输入信号XVin40互为反相。

当输入信号Vin40维持在高电平时，起动信号SB40为高电平，PMOS晶体管P42及P43关断，且NMOS晶体管N42及N43导通。此时输入信号Vin40输入至NMOS晶体管N40的源极，且输入信号XVin40输入至NMOS晶体管N41的源极。此外，PMOS晶体管P40为导通且PMOS晶体管P41为关断。由于NMOS晶体管N40及N41的栅极耦接电源VDD40，故NMOS晶体管N40及N41维持于导通状态。由上述晶体管的操作可知，反相器T40输入端为低电平。通过反相器T40的作用后，反相器T40输出一高电平的输出信号VOUT40。

当输入信号Vin40维持在高电平时，起动信号SB40为高电压电平，NMOS晶体管N42及N43导通，且PMOS晶体管P42及P43关断。输入信号Vin40与XVin40分别传送至节点NO1及NO2，且由转换单元40进行电平转换，最后通过反相器T40输出。

当输入信号Vin40维持在低电平时，起动信号SB40为低电平，PMOS晶体管P42及P43导通，且NMOS晶体管N42及N43关断。此时，NMOS晶体管N40及N41的源极的电平与电源VDD40的电平值相同，即为电源VDD40的电压值。PMOS晶体管P40及P41关断。由上述晶体管的操作可知，反相器T40的输入端为高电平。通过反相器T40的作用后，反相器T40输出一低电平的输出信号Vout40，以实现电压电平转换的作用。在输入信号Vin40维持在低电平的情况下，虽然NMOS晶体管N41为持续导通，但是通过起动信号SB40的控制，使PMOS晶体管P41关断以断绝了直流电流路径，降低电能量损耗。此外，由于反相器T40的输入端信号为高电平，故转换单元40的输出信号Vout40为低电平，且输出信号Vout40的电平值也通过反相器401作适当的调整，以实施电平移位器的应有操作。

本发明实施例中的起动信号的电平改变可以利用一脉冲发生器来操作。参阅图5，在公知液晶显示器的栅极驱动器中具有脉冲发生器50。当电平移位器51根据输入信号Vin50而输出驱动脉冲至脉冲发生器50时，脉冲发生器50连续发生多个脉冲。图6为表示脉冲发生器50发生脉冲的时序图。当输入信号Vin50为高电平时，脉冲发生器50开始依序发生N个脉冲(P₅₁至P_5N)。在发生N个脉冲期间输入信号Vin50维持在低电平，直到发生脉冲P_5N后，输入信号Vin50变为高电平脉冲，以再次驱动脉冲发生器50发生N个脉冲。

图7为表示本发明实施例的电压电平转换装置的另一操作的例子。该位电压电平转换装置除了包括转换单元70及控制单元71外，还包括起动信号发生单元72及脉冲发生器73。转换单元70及控制单元71内的电路结构如图4所示。起动信号发生单元72接收脉冲发生器73所发生的第一及第M个脉冲。在输入信号Vin70为高电平，且通过转换单元70的电压转换以输出Vout70来驱动脉冲发生器73发生第一个脉冲后，输入信号Vin70变为低电平，并维持在低电平，直到发生第M个脉冲后，输入信号Vin70才恢复为高电平。因此，起动信号发生单元72根据第一及第M个脉冲而可得知Vin70的电平，以决定起动信号VB70的电平。

如图8所示，输入信号Vin70以一高电平脉冲，来驱动脉冲发生器73发生M个脉冲(P₇₁至P_7M)，当输入信号Vin70输入，驱动脉冲发生器73后，立刻回复至低电平。对于起动信号VB70而言，当脉冲P₇₁由高电平变化为低电平时，起动信号VB70由高电平变化为低电平，且维持在低电平。当脉冲P_7M由高电平变化为低电平时，起动信号VB70由低电平变化为高电平。

综上所述，当输入信号Vin70为低电平时，起动信号发生单元72根据脉冲P₇₁以输出低电平的起动信号VB70。控制单元71接收起动信号VB70后，其操作如前所述，以断开在公知技术中，当输入信号维持在低电平时所发生的直流电流路径，并降低电能量损耗。另一方面，当输入信号Vin70为高电平时，起动信号发生单元72以根据脉冲P_7M以输出高电平的起动信号VB70。控制单元71接收起动信号VB70后，其操作如前所述，执行一般操作。

如此，本发明的电压电平转换装置利用在液晶显示器时，可利用栅极驱动器的脉冲发生器来得知输入信号的电平，以进一步改变起动信号的电平。当输入信号为低电平时所造成的能量损耗，通过驱动信号的控制而降低。

本发明的实施例中，以脉冲P₇₁及P_7M的下降缘以触发起动信号VB70的变动。在实际应用上不以此为限，也可以脉冲P₇₁及P_7M的上升缘以触发起动信号VB70的变动。脉冲发生器73所发生脉冲数M，可依系统所需而确定其值。

本发明的起动信号VB70可以由外部电路直接提供，而不需由起动信号发生单元72所发生。此外，起动信号发生单元72可直接发生起动信号VB70以提供至控制单元71，而不需通过脉冲P₇₁及P_7M来发生起动信号VB70。

综上所述，虽然本发明已以一较佳实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的情况下，可进行各种更动与修改，因此本发明的保护范围当视所提出的权利要求限定的范围为准。

Claims

1. 一种电压电平转换装置，包括：

转换单元，根据互为反相的第一及第二信号的电平以输出第三信号，其中，当所述第一信号维持在第一电平时，电流路径形成于所述转换单元；

控制单元，耦接所述转换单元，当所述第一信号维持在所述第一电平时，用以阻断所述电流路径；以及

起动信号发生器，用以提供起动信号至所述控制单元，当所述第一信号维持在所述第一电平时，所述控制单元根据所述起动信号以阻断所述电流路径。

2. 如权利要求1所述的电压电平转换装置，其中，所述控制单元接收一起动信号，当所述第一信号维持在所述第一电平时，所述控制单元根据所述起动信号以阻断所述电流路径。

3. 如权利要求1所述的电压电平转换装置，其中，所述转换单元具有多个晶体管，所述第一及第二信号提供至两晶体管的源极或漏极。

4. 如权利要求1所述的电压电平转换装置，其中，所述起动信号直接输入至所述控制单元。

5. 如权利要求1所述的电压电平转换装置，其中，所述第一及第二信号通过所述控制单元以输入至所述转换单元。

6. 一种电压电平转换装置，包括：

一转换单元，包括：一第一PMOS晶体管与一第一NMOS晶体管，互相串接于一第一电压源与一第一节点之间；以及，一第二PMOS晶体管与一第二NMOS晶体管，互相串接于所述第一电压源与一第二节点之间，其中，所述第一及第二节点分别耦接该第二PMOS及所述第一PMOS的栅极，所述第一NMOS晶体管及第二NMOS晶体管的栅极耦接所述第一电压源；以及

一控制单元，包括：一第一开关，具有一第一控制端、一第一输入端耦接一正相输入端、一第一输出端耦接所述第一节点；一第二开关，具有一第二控制端、一第二输入端耦接一反向输入端、一第二输出端耦接所述第二节点；以及，至少一第三开关，具有一第三控制端、一第三输入端耦接所述第一电压源、一第三输出端耦接所述第一及第二节点；

其中，所述第一至第三控制端均耦接一起动信号；

当所述起动信号处于一第一电平时，所述第一及第二开关导通、所述第三开关不导通，而将由所述正向及反相输入端所输入的互补的一第一及第二信号送至所述第一及第二节点，由所述转换单元进行电压转换；

当所述起动信号处于一第二电平时，所述第一及第二开关不导通、所述第三开关导通，而将所述第一电压源的电压送至所述第一及第二节点，以使所述第一信号由所述第一电平变化至所述第二电平之后，所述正向或反相输入端与所述第一电压源之间无直流路径发生。

7. 如权利要求6所述的电压电平转换装置，其中，所述第一及第二开关为NMOS晶体管，所述第三开关为PMOS晶体管。

8. 一种连续脉冲发生器，适用一液晶显示面板，包括：

一电压电平转换装置，具有一正向输入端耦接一第一信号，及一反相输入端耦接一第二信号，用以转换所述第一信号的电平而输出一起始脉冲信号；

一脉冲发生器，耦接所述电压电平转换装置，用以根据所述起始脉冲信号依序发生一第一至第N连续脉冲信号；以及

一起动信号发生单元，用以输出一起动信号，且耦接所述第一及第N连续脉冲信号，当所述第一连续脉冲信号由一第一电平变化至一第二电平时，所述起动信号发生器驱使所述起动信号由所述第一电平变化至所述第二电平，当所述第N连续脉冲信号由所述第一电平变化至所述第二电平时，所述起动信号发生器驱使所述起动信号由所述第二电平变化至所述第一电平；

其中，所述电压电平转换装置，包括：

一转换单元，包括：一第一PMOS晶体管与一第一NMOS晶体管，互相串接于一第一电压源与一第一节点之间；以及，一第二PMOS晶体管与一第二NMOS晶体管，互相串接于所述第一电压源与一第二节点之间，其中，所述第一及第二节点分别耦接所述第二PMOS及所述第一PMOS的栅极，所述第一NMOS晶体管及第二NMOS晶体管的栅极耦接所述第一电压源；以及

一控制单元，包括：一第一开关，具有一第一控制端、一第一输入端耦接一正向输入端、一第一输出端耦接所述第一节点；一第二开关，具有一第二控制端、一第二输入端耦接一反向输入端、一第二输出端耦接所述第二节点；以及，至少一第三开关，具有一第三控制端、一第三输入端耦接所述第一电压源、一第三输出端耦接所述第一及第二节点；

其中，所述第一至第三控制端均耦接所述起动信号；

当所述起动信号处于所述第一电平时，所述第一及第二开关导通、所述第三开关不导通，而将由所述正向及反相输入端所输入的互补的一第一及第二信号送至所述第一及第二节点，由所述转换单元进行电压转换；

当所述起动信号处于所述第二电平时，所述第一及第二开关不导通、所述第三开关导通，而将所述第一电压源的电压送至所述第一及第二节点，以使所述第一连续脉冲信号由所述第一电平变化至所述第二电平后，所述正向或反相输入端与所述第一电压源之间无直流路径发生。

9. 如权利要求8所述的连续脉冲发生器，其中，所述第一及第二开关为NMOS晶体管，所述第三开关为PMOS晶体管。

10. 如权利要求8所述的连续脉冲发生器，其中，所述转换单元还包括一反相器，耦接于所述第二PMOS晶体管与所述第二NMOS晶体管的连接处，用以输出所述起始脉冲信号。

11. 一种电压电平转换装置，包括：

控制单元，耦接所述转换单元，当所述第一信号维持在所述第一电平时，用以阻断所述电流路径；

脉冲产生单元，根据所述第三信号以每次产生多个连续脉冲，在每次产生的该等脉冲中包括最先产生的第一脉冲及最后产生的最终脉冲；以及

起动信号产生器，耦接所述第一及最终脉冲，当所述第一脉冲信号由第二电平变化至所述第一电平时，所述起动信号产生器输出第一电平的起动信号至所述控制单元，使得所述控制单元根据所述起动信号以阻断所述电流路径。

12. 如权利要求11所述的电压电平转换装置，其中，所述控制单元接收起动信号，当所述第一信号维持在所述第一电平时，所述控制单元根据所述起动信号以阻断所述电流路径。

13. 如权利要求11所述的电压电平转换装置，其中，所述转换单元具有多个晶体管，所述第一及第二信号被提供至两晶体管的源极或漏极。

14. 如权利要求11所述的电压电平转换装置，其中，当所述最终脉冲信号由所述第二电平变化至所述第一电平时，所述起动信号产生器输出第二电平的所述起动信号至所述控制单元。

15. 如权利要求11所述的电压电平转换装置，其中，当所述第一信号为所述第二电平时，所述脉冲产生单元产生该等脉冲，其中，所述第一信号维持在第一电平的时间较维持在第二电平的时间长。

16. 如权利要求11所述的电压电平转换装置，其中，所述起动信号直接输入至所述控制单元。

17. 如权利要求11所述的电压电平转换装置，其中，所述第一及第二信号通过所述控制单元以输入至所述转换单元。