[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN100343976C - 铁电随机存取存储器的制作方法 - Google Patents

铁电随机存取存储器的制作方法 Download PDF

Info

Publication number
CN100343976C
CN100343976C CNB2003101208329A CN200310120832A CN100343976C CN 100343976 C CN100343976 C CN 100343976C CN B2003101208329 A CNB2003101208329 A CN B2003101208329A CN 200310120832 A CN200310120832 A CN 200310120832A CN 100343976 C CN100343976 C CN 100343976C
Authority
CN
China
Prior art keywords
layer
insulating film
interlayer insulating
ferroelectric
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101208329A
Other languages
English (en)
Other versions
CN1532915A (zh
Inventor
权纯容
廉胜振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2003-0007224A external-priority patent/KR100463240B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1532915A publication Critical patent/CN1532915A/zh
Application granted granted Critical
Publication of CN100343976C publication Critical patent/CN100343976C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种铁电随机存取存储器的制作方法。该方法包括如下步骤：(a)在一个预先长有晶体管的基片上生长第一层间绝缘层；(b)刻蚀第一层间绝缘层，形成存储节点接触孔，露出一部分基片；(c)在存储节点接触孔中掩埋存储节点接触结构，包括塞子和势垒金属层；(d)在第一层间绝缘层和存储节点接触结构上生长粘附层；(e)促使塞子上方的粘附层的特定部分被撕裂；(f)有选择地刻蚀上述被撕裂部分，露出塞子上方的势垒金属层的表面；以及(g)通过势垒金属层露出的表面形成一个和塞子相连接的铁电体电容。

Description

铁电随机存取存储器的制作方法
技术领域
本发明涉及一种半导体器件的制作方法，尤其涉及一种铁电随机存取存储器(FeRAM)的制作方法。
背景技术
如何利用铁电层构成铁电体电容来开发一种大规模半导体内存器件，克服动态随机存取存储器(DRAM)固有的刷新瓶颈，一直是人们研究的热点。这种使用铁电层制作的FeRAM是一种非易失性存储器。这就是说FeRAM具有一种固有的优势，断电后也能读取其中的数据。同时，FeRAM由于其响应速度和DRAM速度相当，而作为下一代存储器的候选，成为人们关注的焦点。
铁电电容器的上电极和下电极，一般使用导电性好的材料，如Pt、Ir、Ru。然而，当把这种贵金属作为下电极时，它和层间绝缘层之间的粘附性很差，尤其是氧化层。因此，在后继的介质层生长工艺中，比如热处理、清洗工艺，往往导致层间绝缘层和下电极发生脱离现象，进一步导致器件变形，严重影响半导体器件的制作。为了解决这个问题，本发明提出在下电极和层间绝缘层之间加入一层粘附层。
图1A至图1E是现有技术中FeRAM的制作方法的截面示意图。
参照图1A，在基片11上形成场氧化层12，形成杂质结面区13，比如晶体的源/漏区。在基片11上生长第一个具有多层结构的层间绝缘层14。在本例子中，在多层结构中生长第一层间绝缘层14是为了在形成存储节点接触结构(storage node contact，SNC)之前把字线(word line)、套圈塞(land plug)和位线(bit line)进行绝缘。
接着，刻蚀层间绝缘层14，形成存储节点接触孔15，露出杂质结面区13的一部分。然后在上述结构(包括存储节点接触孔15和第一层间绝缘层14)上，依次生长钛(Ti)层16和第一氮化钛(TiN)层17，形成势垒金属层。然后，进行快速热退火(rapid thermal annealing，RTA)处理，在杂质结面区13和钛层16之间形成硅化钛层18。硅化钛层18是欧姆接触层。
然后，在第一氮化钛层17上生长第二氮化钛层19，形成另一势垒金属层。在第二氮化钛层19上生长钨(W)层20，钨层的厚度应该能够填充整个存储节点接触孔15。
参照图1B，钨层20，第一氮化钛层17和第二氮化钛层19用于回蚀工艺，以便在存储节点接触孔15中刻蚀出特定深度的凹槽。也就是说，经过回蚀工艺后，在存储节点接触孔15中形成特定深度的钨塞20A。
在结构(包括钨塞20A和第一层间绝缘层14)上生长第三氮化钛层21，形成另一势垒金属层。然后进行机械化学抛光(chemical mechanicalpolishing，CMP)，直到露出第一层间绝缘层14的表面。CMP之后，第三氮化钛层21中只有存储节点接触孔15中的钨塞20A上的那部分还保留。最后，存储节点接触结构包括三重势垒金属层(第一氮化钛层17，第二氮化钛层19和第三氮化钛层21)和钨塞20A。
参照图1C，在抛光后的层间绝缘层14和第三氮化钛层2l上生长粘附层22。在本例子中，粘附层22使用氧化铝材料(Al2O3)。
接着，对粘附层22进行光刻、刻蚀，在钨塞20A的上方开出一个预定部分。也就是说，在粘附层22上涂上一层光敏物质，然后进行曝光，在粘附层22上形成刻蚀掩膜。然后，利用该掩膜，对粘附层22进行刻蚀，在钨塞20A的上方开一个窗口。
参照图1D，在上述结构上生长铱(Ir)层23和氧化铱层(IrO2)24和铂(Pt)层25。铱层23，氧化铱层24和铂层25依次被刻蚀，形成下电极。最后，通过铂层25、氧化铱层24和铱层23构成层叠结构，在钨塞20A的上方形成下电极，粘附层22仍然保留在下电极的铱层23和第一层间绝缘层14之间。
形成下电极之后，在整个器件表面(包括下电极)上生长第二层间绝缘层26。然后对该第二层间绝缘层26进行CMP处理，直到露出铂层25的表面。CMP处理之后，第二层间绝缘层26的剩余部分围绕在下电极的周围。
接着在第二层间绝缘层26和铂层25上生长铁电层27，然后在铁电层27上形成上电极28。然后对铁电层27进行高热处理，以使其晶化。
参照图1E，对上电极28进行刻蚀，然后进行恢复热处理，恢复铁电层27在上电极28的刻蚀工艺中受到的损伤。
上述方法存在诸多缺点，比如需要附加工艺刻蚀粘附层22，以把钨塞20A的上部分暴露出来。另外，随着半导体器件的高度集成化，对于下电极而言，将没有足够的空间用于刻蚀粘附层22。
正因为没有足够的富余空间，可能就无法在下电极和第一层间绝缘层14之间形成粘附层22。因此，在铁电层27晶化高温热处理以及恢复热处理工艺中，在没有形成粘附层22的地方，氧就可能会沿着下电极和第一层间绝缘层14之间的界面扩散。在图1D和1E中氧的扩散在图中用粗的箭头29标出。
图2是铁电层经过高温晶化处理之后第三氮化钛层的透射电镜(transmission electron microscopy，TEM)照片。
如图所示，在高温热处理过程中，由于氧沿着下电极和第一层间绝缘层之间的界面扩散，第三氮化钛层被氧化。特别是，由于高温热处理时氧扩散，第三氮化钛层严重扩散，第三氮化钛层的结构元素转变成气态。第三氮化钛层上的氧化层可能会增加漏电流。
图3所示为使用现有技术制作的器件的欧姆接触电阻测量值。
如图所示，横坐标代表接触电阻，单位是欧姆(Ω)/钨塞，而纵坐标代表累积比例(％)。另外，用，▲，■，●标出的曲线分别代表着下电极和存储节点接触之间不同层叠程度下的接触电阻值。比如，BEover45表示下电极和存储节点接触大面积重叠情况。而BEover22■就表示下电极和存储节点接触之间重叠最小。
更具体的说，下电极和钨塞之间的接触电阻值在50MΩ和100MΩ之间。如上所述，下电极和钨塞通过经粘附层的光刻和刻蚀工艺形成的开口互相电连接。接触电阻的测量值相对偏高，存储节点接触和下电极之间重叠面积越大，接触电阻越小。
如上所述，在现有技术中，可能没有足够的富余空间进行光刻和刻蚀，以在粘附层上刻蚀出一个窗口。这就导致在铁电层的高温晶化热处理工艺中，氧容易向氮化钛层扩散，导致氮化钛层氧化。结果，氧化后的氮化钛导致漏电流增加，反过来导致下电极和钨塞之间的接触电阻增加。
发明内容
本发明的目的在于提供一种铁电随机存取存储器(FeRAM)的制作方法，它能够有效解决在高温热处理工艺中由于下电极和层间绝缘层之间的氧扩散而导致存储节点接触结构的势垒金属层的氧化问题。
本发明的另一个目的在于提供一种铁电随机存取存储器(FeRAM)的制作方法，它能够有效解决在粘附层光刻和刻蚀工艺(在粘附层中，在钨塞上方刻蚀出一个窗口)中出现的富余空间不足的问题。
根据本发明的一个方面，提供了一种铁电随机存取存储器(FeRAM)的制作方法，包括如下步骤：(a)在一个预先长有晶体管的基片上生长第一层间绝缘层；(b)刻蚀第一层间绝缘层，形成存储节点接触孔，露出一部分基片；(c)在存储节点接触孔中掩埋存储节点接触结构，包括塞子和势垒金属层；(d)在第一层间绝缘层和存储节点接触结构上生长粘附层；(e)促使塞子上方的粘附层的特定部分被撕裂；(f)有选择地刻蚀上述被撕裂部分，露出塞子上方的势垒金属层的表面；以及(g)通过势垒金属层露出的表面形成一个和塞子相连接的铁电体电容。
附图说明
结合附图，阅读完下面的较佳实施例之后，本发明的上述以及其他目的和特征将都变的一目了然。
图1A～1E是现有方法中FeRAM的制作方法的截面示意图；
图2是一张透射电镜照片，它显示了在现有技术中铁电层经过高温晶化处理之后氮化钛的变化情况；
图3是利用现有技术制作的器件的接触电阻测试结果；
图4A～4G是本发明第一较佳实施例的FeRAM的制作方法的截面示意图；
图5是本发明第一较佳实施例的铁电层经过恢复热处理的照片；
图6是本发明第一较佳实施例的接触电阻测试结果；
图7A～7H是本发明第二较佳实施例的FeRAM的制作方法的截面示意图；
图8A～8F是本发明第三较佳实施例的FeRAM的制作方法的截面示意图；
图9是本发明第四较佳实施例的FeRAM的制作方法的截面示意图。
具体实施方式
在下文中，本发明的较佳实施例的详细细节将结合附图进行描述。
图4A～4G揭示了图7A～7H是本发明第一较佳实施例的FeRAM的制作过程。
参照图4A，在基片31上生长场氧化层32，在基片31上形成杂质结面区33，比如晶体管的源/漏区。然后，在基片31上生长第一层间绝缘层34。在本例子中，第一层间绝缘层34是一个多层结构，它能够在形成存储节点接触结构之前把字线、套圈塞和位线绝缘开来。优选的，第一层间绝缘层34的制作材料选自硅氧化物，包括高密度等离子(HDP)氧化物、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、中温氧化物(MTO)、高温氧化物(HTO)和四乙基原硅酸盐(TEOS)氧化物。生长好第一层间绝缘层34之后，进行CMP处理，提高表面平整度，或者进行热处理，使该绝缘层变的致密。在本例子中，热处理温度范围是400℃～800℃，在氮气、氧气、氩气、氦气、氖气、氪气或者臭氧气氛中进行，热处理持续时间为1秒至2小时。
接着，对第一层间绝缘层34进行刻蚀，形成存储节点接触孔35，露出杂质结面区33的预定部分。然后在上述器件表面(包括第一层间绝缘层34和存储节点接触孔35)上依次生长钛层36和第一氮化钛(TiN)层37，形成势垒金属层。在本例子中，钛层36的厚度大约是1nm至50nm，第一氮化钛层37的厚度大约是5nm至100nm。钛层36和第一氮化钛37层使用物理气相沉积(PVD)、化学气相沉积(CVD)和原子沉积(ALD)技术中的其一生长。
接着进行RTA处理，在杂质结面区38和钛层36之间形成硅化钛层(TiSix)38。在本例子中，硅化钛层38用于形成欧姆接触。优选的，形成硅化钛层38的RTA处理温度范围为600℃～1000℃，在氮气、氨气(NH3)、氩气、氦气、氖气或氪气气氛中进行，热处理持续时间为1秒至10分钟。硅化钛层38的另一种形成方法是在扩散炉中进行热处理。在本例子中，热处理持续时间为10分钟至60分钟。
形成硅化物层欧姆接触，除了使用由第一氮化钛层37和钛层36构成的势垒金属层叠结构，还可以使用其他层叠结构，比如氮化钽(TaN)层加上钽(Ta)层、氮化钛铝(TiAlN)层加上钛层、氮化钽硅(TaSiN)层加上钽层、氮化钛硅(TiSiN)层加上钽层、氮化钽铝(TaAlN)层加上钽层、氮化钛钌(RuTiN)层加上钛层以及氮化钌钽(RuTaN)层加上钽层。
形成硅化钛层38后，在上面生长第二氮化钛层39，在第一氮化钛层37上形成另一势垒金属层。在第二氮化钛层39上生长钨(W)层40，直到把存储节点接触孔35填充满为止。在本例子中，第二氮化钛层39用于阻止钨层40的钨和杂质结面区33中的硅之间的相互扩散。优选的，第二氮化钛层39的厚度是5nm至100nm。钨层40的厚度取决于塞子的尺寸。当塞子的直径约0.3微米时，钨层40的厚度取300nm比较合适。
参照图4B，钨层40，第一氮化钛层37和第二氮化钛层39用于回蚀工艺，以在存储节点接触孔35中刻蚀出具有特定深度的凹槽。也就是说，经过回蚀工艺后，在存储节点接触孔35中形成具有特定深度的钨塞40A。在本例子中，其特定深度范围优选的是50nm至300nm。
然后，在上述结构(包括钨塞40A和第一层间绝缘层34)上生长第三氮化钛层41，形成另一个势垒金属层。在本例子中，第三氮化钛层41的厚度由特定深度来决定。优选的，当特定深度为大约100nm时，考虑到工艺富余的话，第三氮化钛层41的生长厚度应该超过150nm。
生长完第三氮化钛层41后，进行CMP，直到露出第一层间绝缘层34的表面。经过CMP后，在第三氮化钛层41中，只有存储节点接触孔35内钨塞40A上方的那部分还保留着。
最后，存储节点接触结构将包括钨塞40A以及三重势垒金属层(包括第一氮化钛层37，第二氮化钛层39和第三氮化钛层41)。存储节点接触孔35中的钨塞40A上使用的最后一层势垒金属层材料除了可以使用氮化钛材料外，也可以使用其他材料，比如氮化钽、氮化钛铝、氮化钛硅、氮化钽硅、氮化钛钌、氮化钽铝、氮化钌钽、氮化铬钛(CrTiN)或者氮化铬钽(CrTaN)。
参照图4C，在上述抛光后的结构(包括第一层间绝缘层34和第三氮化钛层41)上生长粘附层42。在本例子中，粘附层42是氧化铝(Al2O3)材料，其厚度大约是1nm至50nm。把粘附层42的生长厚度控制在一个比较薄的范围内，是希望通过热处理的方法就可以去除该粘附层42，而不需要刻蚀。也就是说，使用上述厚度只保证具有一定的粘附性。此外，粘附层42的材料可以是氧化钛(TiO2)，也可以是氧化钽(TaO2)。
然后，进行RTA处理，钨塞40A上方的粘附层42的预定部分就被撕裂。在本例子中，RTA的处理温度范围是400℃～1000℃，在氮气或者氩气气氛中进行。这种处理气氛避免了钨塞40A被氧化。粘附层42的被撕裂的预定部分在图4C中标为43。
粘附层中只有钨塞40A上方的特定区域43那部分被撕裂，这是因为钨的热膨胀系数大约比第一层间绝缘层34材料(氧化硅)的热膨胀系数大10倍。
具体来说，钨的热膨胀系数是4×10-6K-1，而氧化硅的热膨胀系数是0.5×10-6K-1。因此，在热处理过程中，钨塞40A发生膨胀，对第三氮化钛层41和粘附层42产生张力。这种张力的结果是导致粘附层42中的预定部分43被撕裂。同时，第一层间绝缘层34在RTA工艺中也膨胀。然后，它的膨胀系数比钨塞40A小的多，第一层间绝缘层34上方的粘附层42的其它部分没有发生撕裂现象。作为参考，粘附层42所使用的材料氧化铝的膨胀系数是6.5×10-6K-1，第三氮化钛层41的膨胀系数是9.3×10-6K-1。
参照图4D，使用化学清洗一号液SC-1进行清洗，时间1分钟至60分钟，清洗液的配方是氨水(NH4OH)、双氧水(H2O2)和水(H2O)，配比大约为1∶4∶20。除了使用一号液外，还可以使用硫酸双氧水清洗液(SPM)，它是硫酸和双氧水的混合物。在本例子中，一号液对第三氮化钛层41、粘附层42、以及第一层间绝缘层34的刻蚀速率分别大约是2nm/min，0.5nm/min，0.5nm/min。特别的，对粘附层42的撕裂部分43的刻蚀速率远远比其他部分要高。
因此，一号清洗液对第一层间绝缘层34部分的刻蚀作用不大，但容易把氮化钛(TiN)层刻蚀掉，所以，就有可能利用这个特点有选择地把粘附层42中的撕裂部分43和第三氮化钛层41刻蚀掉。
清洗工艺完成后，后续下电极和钨塞40A之间的结面区，比如第三氮化钛层41的表面就会露出。在本例子中，露出来的区域在图4D标记为44。在本例子中，露出的区域44被一号清洗液刻蚀掉一部分，并向下收缩。也就是说，一号清洗液穿透撕裂部分43，从而部分刻蚀第三氮化钛层41。
参照图4E，在上述刻蚀过的粘附层42上，利用PVD技术、CVD技术或者ALD技术，依次生长铱层45，氧化铱层46和铂层47。在本例子中，铱层45的厚度大约是10nm至200nm。氧化铱层46的厚度大约是1nm至50nm。铂层47的厚度大约是10nm至200nm。特别的，铱层45具备防止氧在垂直方向上的扩散的功能。除了铱层45具有此功能外，其他材料也具备此功能，比如，氮化钛钌(RuTiN)，氮化铬钛(CrTiN)，或者氮化铬钽(CrTaN)，氮化钌钽(RuTaN)。
接着，对铂层47、氧化铱层46、铱层45以及粘附层42依次进行刻蚀，形成下电极。最后，在钨塞40A上方的暴露区形成层叠式下电极，包括铂层47、氧化铱层46和铱层45。粘附层42仍然保留在下电极的铱层45和第一层间绝缘层34之间。在本例子中，氧化铱层46和铱层45构成氧化阻挡层，防止钨塞40A被氧化。氧化阻挡层还可以是其他材料，比如氮化钛钌(RuTiN)、氮化铬钛(CrTiN)、氮化钌钽(RuTaN)或者氮化铬钽(CrTaN)。
形成下电极后，在整个器件表面上(包括下电极在内)生长第二层间绝缘层48。然后对第二层间绝缘层48进行抛光，直到露出铂层47的表面，这样下电极就由第二层间绝缘层48包围着。上述抛光工艺，可以使用CMP的方法，也可以使用回蚀的方法。此外，抛光工艺也可以分成两步，先进行CMP，然后进行回蚀工艺。如果使用两步抛光工艺的话，当第二层间绝缘层48在铂层47上的剩余部分的厚度达到预定厚度时，完成第一步CMP。然后，进行回蚀处理，直到露出铂层47的表面为止。采用两步抛光的方法，可以保护铂层47不受损伤，如果只使用CMP的话就可能划伤铂层。
第二层间绝缘层48所使用的材料可以是HDP氧化物、BPSD、PSG、MTO、HTO或TEOS氧化物，厚度大约是300nm至3000nm，生长技术可以是PVD、CVD、ALD或者旋涂(spin-on)技术。
同时，第二层间绝缘层48可以设计成两层结构，以加强热稳定性和氧阻挡功能。首先生长一层氧阻挡层，其材料具有良好的氧阻挡特性，比如氧化铝(Al2O3)、氮化硅(Si3N4)或者氮氧化硅(SiON)。接着生长第二层材料，比如HDP氧化层、BPSG、PSG、MTO、HTO或者TEOS氧化层。在本例子中保留氧阻挡层，这样，在下电极的周围包围着一层氧阻挡层，能够有效防止在后继热处理工艺中氧向下电极扩散，同时防止氧向下电极以下区域扩散。
可以对器件进行热处理，以改善第二层间绝缘层48的表面平整性，并固化该绝缘层，同时除去水气。在本例子中，热处理的温度范围大约为400℃～800℃，在氮气、氧气、氦气、氪气或者臭氧气氛中进行，热处理持续时间约为1秒至2小时。
参照图4F，在第二层间绝缘层48和露出的铂层47上生长铁电层49。在本例子中，铁电层49的生长厚度大约是5nm至200nm，生长技术可以是CVD、ALD、金属有机物沉积(MOD)技术或者旋涂技术。铁电层49的材料可以选自下列一组材料中的其中一种，比如锶铋钽(SBT)，铅锆钛(PZT)，铋镧钛(BLT)，也可以选自下列一组材料中的一种，比如在SBT、PZT、BLT以及锶铋钽铌(SBTN)中掺入杂质，或者把它们按照一定比例混合。
在铁电层上生长上电极50。在本例子中，上电极50可以是单层结构，其材料可以是铂、铱、钌、氧化铱、氧化钌(RuO2)，或者层叠结构，比如Pt/IrO2，Pt/IrO2/Ir，IrO2/Ir，RuO2/Ru或者Pt/RuO2。
上电极50生长完之后，进行RTA处理，使铁电层49晶化。
参照图4G，对上电极50和铁电层49同时进行刻蚀，或者先刻蚀上电极50，有选择地刻蚀铁电层49中的一部分。刻蚀工艺完成后，进行恢复热处理，以恢复上述刻蚀工艺对铁电层49造成的损伤。
依照本发明第一较佳实施例，生长在钨塞40A上方的粘附层42不需要使用附加光刻和刻蚀工艺去除，就能在粘附层的预定部分开设一个口，从而保证了有足够的处理空间。结果，下电极和粘附层42之间的粘附面积变大，从而减小了热处理工艺中的氧扩散。相应地，就有可能避免第三氮化钛层41因氧的扩散而被氧化。
图5是本发明第一较佳实施例中的铁电层经过恢复热处理后的照片。在图5中，第三氮化钛层的厚度大约为100nm。粘附层(氧化铝材料)的厚度大约是1nm。铱层、氧化铱层、铂层、铁电层(BLT材料)以及上电极(Pt材料)的厚度分别是100nm、10nm、100nm、100nm和150nm。
如图所示，下电极和钨塞通过撕裂的预定部分电连接，在粘附层上获得该撕裂部分是利用热膨胀系数的差别，而无需使用附加的光刻和刻蚀工艺。在图中也可以看出，第三氮化钛层并没有被氧化，这是因为在本例子中把下电极和第一层间绝缘层之间的粘附层最大限度的保护起来，防止了氧在垂直方向上的扩散。
图6是本发明第一较佳实施例的接触电阻测试结果。图6中使用的参考标记和图3使用的标记含义一样，在图中省略了参考标记的详细描述。
如图所示，接触电阻很小，约为1kΩ～10KΩ。存储节点接触结构和下电极之间的重叠面积越大，接触电阻越小。
图7A～7H是本发明第二较佳实施例的FeRAM的制作方法的截面示意图。
参照图7A，在基片71上生长场氧化层72，在基片71上形成杂质结面区73，比如晶体管的源/漏区。然后，在基片71上生长第一层间绝缘层74。在本例子中，第一层间绝缘层74具有一个能够在形成存储节点接触结构之前把字线、套圈塞、位线绝缘开来的多层结构。优选的，第一层间绝缘层74的制作材料选自硅氧化物，包括HDP氧化物、BPSG、PSG、MTO、HTO和TEOS氧化物。生长好第一层间绝缘层74之后，进行CMP处理，提高表面的平整度，或者进行热处理，使该绝缘层变的致密。在本例子中，热处理温度范围大约是400℃至800℃，在氮气、氧气、氩气、氦气、氖气、氪气或者臭氧气氛中进行，热处理持续时间约为1秒至2小时。
接着，对第一层间绝缘层74进行刻蚀，形成存储节点接触孔75，露出杂质结面区73的预定部分。然后在器件(包括第一层间绝缘层74和存储节点接触孔75)上依次生长钛层76和第一氮化钛(TiN)层77，形成势垒金属层。在本例子中，钛层76的厚度大约是1nm至50nm，而第一氮化钛层77的厚度大约是5nm至100nm。钛层76和第一氮化钛77层使用PVD、CVD或者ALD技术生长。
接着进行RTA处理，在杂质结面区73和钛层76之间形成硅化钛层78。在本例子中，硅化钛层78用于形成欧姆接触。优选的，形成硅化钛层78的RTA处理温度范围约为600℃～1000℃，在氮气、氨气、氩气、氦气、氖气或者氪气气氛中进行，热处理持续时间约为1秒至10分钟。硅化钛层78的另一种形成方法是在扩散炉中进行热处理。在本例子中，热处理持续时间约为10分钟至60分钟。
形成硅化物层欧姆接触，除了使用由第一氮化钛层77和钛层76构成的势垒金属层叠结构，还可以使用其他层叠结构，比如氮化钽层加上钽层、氮化钛铝层加上钛层、氮化钽硅层加上钽层、氮化钛硅层加上钛层、氮化钽铝层加上钽层、氮化钛钌层加上钛层或者氮化钌钽层加上钽层。
形成硅化钛层78后，在第一氮化钛层77上生长第二氮化钛层79，以形成另一势垒金属层。在第二氮化钛层79上生长钨(W)层80，直到把存储节点接触孔75填充满为止。在本例子中，第二氮化钛层79用于阻止钨层80的钨和杂质结面区73中的硅之间的相互扩散。优选的，第二氮化钛层79的厚度是5nm至100nm。钨层80的厚度取决于塞子的尺寸。当塞子的直径约0.3微米时，钨层80的厚度取300nm比较合适。
参照图7B，钨层80、第一氮化钛层77和第二氮化钛层79用于回蚀工艺，以在存储节点接触孔75中刻蚀出具有特定深度的凹槽。也就是说，经过回蚀工艺后，在存储节点接触孔75中形成具有特定深度的钨塞80A。在本例子中，其特定深度范围约为50nm至300nm。
然后，在上述所得器件(包括钨塞80A和第一层间绝缘层74)上生长第三氮化钛层81，形成另一个势垒金属层。在本例子中，第三氮化钛层81的厚度由特定深度来决定。优选的，当特定深度大约为100nm时，第三氮化钛层81的生长厚度应该超过150nm。
生长完第三氮化钛层81后，进行CMP处理，直到露出第一层间绝缘层74的表面。经过CMP处理后，第三氮化钛层81只有在存储节点接触孔75内钨塞80A上方的那部分还保留着。
最后，存储节点接触结构包括钨塞80A以及三重势垒金属层(包括第一氮化钛层77，第二氮化钛层79和第三氮化钛层81)。存储节点接触孔75内钨塞80A上使用的最后一层势垒金属层材料除了可以使用氮化钛材料外，也可以使用其他材料，比如TaN、TiAlN、TiSiN、TaSiN、RuTiN、TaAlN、RuTaN、CrTiN或者CrTaN。
参照图7C，在上述抛光后的结构(包括第一层间绝缘层74和第三氮化钛层81)上生长粘附层82。在本例子中，粘附层82采用的是氧化铝(Al2O3)材料，其厚度为1nm至50nm。把粘附层82的生长厚度控制在一个比较薄的范围内，是希望通过热处理的方法就可以去除该粘附层82，而不需要刻蚀。也就是说，使用上述厚度只保证具有一定的粘附性。当然，粘附层82的材料可以是TiO2，也可以是TaO2。
然后，进行RTA处理，位于钨塞80A和第三氮化钛层81上方的粘附层82中的预定部分83将被撕裂。在本例子中，RTA的处理温度范围是400℃～1000℃，在氮气或者氩气气氛中进行。这种处理气氛避免了钨塞80A被氧化。粘附层82中被撕裂的预定部分83在图7C中标为83。
粘附层中只有特定部分83(也就是钨塞80A和第三氮化钛层81上方的那部分)被撕裂，这是因为钨的热膨胀系数大约比第一层间绝缘层74材料(氧化硅SiOx)的膨胀系数大10倍。
具体来说，钨的热膨胀系数是4×10-6K-1，而氧化硅的热膨胀系数是0.5×10-6K-1。因此，在热处理过程中，钨塞80A发生膨胀，对第三氮化钛层81和粘附层82产生张力。这种张力的结果导致粘附层82中的特定部分83被撕裂。同时，第一层间绝缘层74在RTA工艺中也膨胀。然而，由于它的膨胀系数比钨塞80A小的多，第一层间绝缘层74上方的粘附层82的其它部分没有发生撕裂现象。作为参考，粘附层82所使用的材料氧化铝的膨胀系数是6.5×10-6K-1，第三氮化钛层81的膨胀系数是9.3×10-6K-1。
参照图7D，使用化学清洗一号液SC-1进行清洗，时间约为1分钟至60分钟，清洗液的配方是氨水(NH4OH)、双氧水(H2O2)和水(H2O)，配比大约为1∶4∶20。除了使用一号液外，还可以使用硫酸双氧水清洗液(SPM)，它是硫酸和双氧水的混合物。在本例子中，一号液对第三氮化钛层81、粘附层82以及第一层间绝缘层74的刻蚀速率分别大约是2nm/min，0.5nm/min，0.5nm/min。特别的，对粘附层撕裂部分83的刻蚀速率远远比粘附层其他未被撕裂部分82要高。
因此，一号清洗液对第一层间绝缘层74部分的刻蚀作用不大，但容易把氮化钛(TiN)层刻蚀掉，所以，就有可能利用这个特点有选择地把粘附层82中的撕裂部分83和第三氮化钛层81刻蚀掉。
清洗工艺完成后，下电极和钨塞80A之间的结面区，比如第三氮化钛层81的表面就会露出。在本例子中，露出来的部分在图7D中标记为84。在本例子中，露出的部分84被一号清洗液刻蚀掉一部分，并向下收缩。也就是说，一号清洗液穿透被撕裂的预定部分83，从而部分刻蚀第三氮化钛层81。
参照图7E，在上述刻蚀过的粘附层82上生长铱层85。然后，对铱层85和粘附层82进行刻蚀，形成下电极的第一层(包括粘附层82)。在本例子中，铱层85的厚度大约是10nm至200nm，生长技术是PVD，CVD，或者ALD。特别的，当铱层85的厚度超过100nm，它能够防止氧在垂直方向上的扩散。除了铱具有此功能外，其他材料也具备此功能，比如，RuTiN、CrTiN、CrTaN以及RuTaN。同时，粘附层82完全保留在下电极的铱层85和第一层间绝缘层74之间。
参照图7F，在第一层间绝缘层74和铱层85上生长第二层间绝缘层86。然后对第二层间绝缘层86进行抛光，直到露出铱层85的表面。经过抛光处理，下电极的第一层，也就是铱层85，就由第二层间绝缘层86包围着。上述抛光工艺，可以使用CMP的方法，也可以使用回蚀的方法。当然，抛光工艺也可以分成两步，先进行CMP，然后进行回蚀工艺。如果使用两步抛光工艺的话，当第二层间绝缘层86在铱层85上的剩余部分的厚度达到特定厚度时，完成第一步CMP。然后使用回蚀处理，直到露出铱层85的表面为止。采用两步抛光的方法，可以保护铱层85免受损伤，如果只使用CMP的话就可能划伤铱层。
在本例子中，第二层间绝缘层86所使用的材料可以是HDP氧化物、BPSD、PSG、MTO、HTO或TEOS氧化物，厚度大约是300nm至3000nm，生长技术可以是PVD，CVD，ALD或者旋涂技术。
同时，第二层间绝缘层88可以设计成两层结构，以加强热稳定性和氧阻挡功能。首先生长一层氧阻挡层，其材料具有良好的氧阻挡特性，比如Al2O3、Si3N4、SiON。接着生长第二层材料，比如HDP氧化层、BPSG、PSG、MTO、HTO或者TEOS氧化层。在本例子中保留氧阻挡层，这样，在下电极铱层85的周围包围着一层氧阻挡层，能够有效防止在后继热处理工艺中氧向铱层85扩散，同时防止氧向铱层85以下区域扩散。
可以对器件进行热退火处理，以改善第二层间绝缘层86的表面平整性，并固化该绝缘层，同时除去水气。在本例子中，热处理的温度范围大约为400℃～800℃，在氮气、氧气、氦气、、氪气或者臭氧气氛中进行，热处理持续时间约为1秒至2小时。
接着，在上述抛光后的第二层间绝缘层86和铱层85上，利用PVD技术、CVD技术或者ALD技术，依次生长氧化铱层87和铂层88。在本例子中，氧化铱层87的厚度大约是1nm至50nm。铂层88的厚度大约是10nm至200nm。然后，在铂层88上生长铁电层89。在本例子中，铁电层89的生长厚度大约是5nm至200nm，生长技术是CVD技术、ALD技术、MOD技术、溶胶-凝胶技术或者旋涂技术。铁电层89的材料可以选自下列一组材料中的其中一种，比如SBT、PZT、BLT，也可以选自下列一组材料中的一种，比如在SBT、PZT、BLT以及SBTN中掺入杂质，或者把它们按照一定比例混合。
然后，对铁电层89进行晶化热处理，除去杂质。如果铁电层89采用BLT材料，生长完铁电层89后，先进行第一步RTA处理，去除产生的有机杂质，接着依次进行第二步RTA处理和高炉退火处理，第二步RTA处理有助于形成BLT晶核，这些BLT晶核在高炉退火处理中长大。
例如，在150℃～250℃温度范围内烘烤能够有效去除有机杂质，接着进行的约475℃RTA处理(氧气气氛、约60秒)能进一步有效去除有机杂质。其后进行的第二步约600℃RTA处理(氧气气氛、约120秒)有助于BLT生长。高炉退火工艺在扩散炉中进行，650℃，氧气气氛，时间大约60分钟，最大限度的促使BLT晶化。
如上所述，在铁电层89的晶化热处理以及去除有机杂质工艺中，铁电层89下面的铂层88覆盖了整个下电极结构，从而能够有效地保证了铁电材料的特性不受影响。
参照图7G，同时对铁电层89，铂层88以及铱层87进行刻蚀，构成阶梯状结构，形成铁电层89和下电极的第二层。在本例子中，下电极的第二层包括铂层88和氧化铱层87。
然后在上述所得器件的整个表面上生长第三层间绝缘层90。对第三层间绝缘层90进行抛光，直到露出铁电层89的表面。在抛光工艺中，保留第三层间绝缘层90的一部分，这样下电极的第二层和铁电层89的周围始终有绝缘层包围着。
在本例子中，抛光工艺可以使用CMP或者回蚀工艺。也可以分成两步，先进行CMP处理，然后使用回蚀工艺。如果使用两步抛光工艺的话，当第三层间绝缘层90在铁电层89上的剩余部分的厚度达到特定厚度时，完成第一步CMP。然后，进行回蚀处理，直到露出铁电层89的表面为止。采用两步抛光的方法，可以保护铁电层89免受损伤，如果只使用CMP的话就可能划伤铁电层89。
在本例子中，第三层间绝缘层90所使用的材料可以是HDP氧化物BPSD、PSG、MTO、HTO或TEOS氧化物，厚度大约是300nm至3000nm，生长技术可以是PVD、CVD、ALD或者旋涂技术。
同时，第三层间绝缘层90可以设计成两层结构，以加强热稳定性和氧阻挡功能。首先生长一层氧阻挡层，其材料具有良好的氧阻挡特性，比如Al2O3、Si3N4、SiON。接着生长第二层材料，比如HDP氧化层、BPSG、PSG、MTO、HTO或者TEOS氧化层。在本例子中保留氧阻挡层，这样，在下电极周围包围着一层氧阻挡层，能够有效防止在后继热处理工艺中氧向下电极扩散，同时防止氧向下电极以下区域扩散。
可以对器件进行热退火处理，以改善第三层间绝缘层90的表面平整性，并固化该绝缘层，同时除去水气。在本例子中，热处理的温度范围大约为400℃～800℃，在氮气、氧气、、氦气、氪气或者臭氧气氛中进行，热处理持续时间约为1秒至2小时。
参照图7H，在露出的铁电层89和第三层间绝缘层90上生长上电极91。在本例子中，上电极91可以是单层结构，其材料可以是Pt、Ir、Ru、IrO2，RuO2，或者层叠结构，比如Pt/IrO2、Pt/IrO2/Ir、IrO2/Ir、RuO2/Ru、Pt/RuO2/Ru或者Pt/RuO2。之后，把上电极91刻成条型。
其间，在上电极91生长之前或之后，可以对铁电层89进行热退火处理。因为在铁电层89之下有铂层88保护，所有即使经过热处理，铁电层89依然能够保持铁电特性不变。
依照本发明第二较佳实施例，位于钨塞80A之上的粘附层82中的预定部分83，可以在不使用光刻和刻蚀工艺的前提下除去。因此，就有可能保证有足够的富余空间，从而下电极和粘附层82之间的粘附面积得到提高。粘附面积增大后，可以把热处理过程中的氧扩散降低到最小。从而，可以避免第三氮化钛层81因氧扩散而被氧化。
同时，在铁电层89的晶化热处理以及去除有机杂质工艺中，铁电层89下面有铂层88保护，保证了铁电层89的铁电特性不受影响。
另外，和第一较佳实施例一样，本例子的接触电阻同样很小。
图8A～8F是本发明第三较佳实施例的FeRAM的制作方法的截面示意图。
参照图8A，在基片101上生长场氧化层102，在基片101上形成杂质结面区103，比如晶体管的源/漏区。然后，在基片101上生长第一层间绝缘层104。在本例子中，第一层间绝缘层104包含一个能够在形成存储节点接触结构之前把字线、套圈塞、和位线绝缘开来的多层结构。优选的，第一层间绝缘层104的制作材料选自硅氧化物，包括HDP氧化物、BPSG、PSG、MTO、HTO和TEOS氧化物。生长好第一层间绝缘层104之后，进行CMP处理，提高表面的平整度，或者进行热处理，使该绝缘层变的致密。在本例子中，热处理温度范围大约是400℃至800℃，在氮气、氧气、氩气、氦气、氖气、氪气或者臭氧气氛中进行，热处理持续时间约为1秒至2小时。
接着，对第一层间绝缘层104进行刻蚀，形成存储节点接触孔105，露出杂质结面区103的一部分。然后在器件表面(包括第一层间绝缘层104和存储节点接触孔105)上生长多晶硅层。该多晶硅层用于在回蚀工艺中形成多晶硅塞106，该多晶硅塞部分填充存储节点接触孔105。在本例子中，多晶硅的凹陷深度大约是50nm至300nm。
在第一层间绝缘层104和多晶硅塞106上生长一层钛层，厚度大约是1nm至50nm，在图中没有标出。在本例子中，生长钛层可以使用PVD、CVD或者ALD技术。
接着进行RTA处理，在多晶硅塞106上形成硅化钛层107，用于欧姆接触。在本例子中，RTA温度范围大约为600℃至1000℃，在氮气、氨气、氩气、氦气、氖气或氪气气氛中进行，热处理持续时间约为1秒至10分钟。硅化钛层107的另一种形成方法是在扩散炉中进行热处理，热处理持续时间大约为10分钟至60分钟。
然后，使用湿法刻蚀的方法，除去未反应的或者剩余的钛层，接着在硅化钛层107和第一层间绝缘层104上生长氮化钛层108，直到氮化钛层108完全填充满存储节点接触孔105为止。在本例子中，氮化钛层108的厚度取决于多晶硅层的凹陷深度。如果凹陷深度大约是100nm，考虑到工艺富余的话，氮化钛层108的生长厚度应该超过150nm。
然后，形成掩埋式氮化钛结构。比如，对氮化钛层108进行CMP处理，直到露出第一层间绝缘层104的表面。CMP处理之后，在氮化钛层108中，只有存储节点接触孔105内多晶硅塞106上方的那部分还保留着。换句话说，氮化钛层108具有掩埋式结构。最后，存储节点接触结构具有层叠式结构，包括多晶硅塞106、硅化钛层107和氮化钛层108。
势垒金属层材料除了可以使用氮化钛层108外，也可以使用其他材料，比如TiN/Ti、TaN、TiAlN、TiSiN、TaSiN、TaSiN、RuTiN、TaAlN、RuTaN、CrTiN或者CrTaN。当然，Ta也可以用于形成硅化物层欧姆接触，和硅化钛107类似。因此，可以使用如下层叠结构，比如TaN/Ta、TiAlN/Ti、TaSiN/Ta、TiSiN/Ti、TaAlN/Ta、RuTiN/Ti或者RuTaN/Ta。
参照图8B，在上述抛光后的结构(包括第一层间绝缘层104和第一氮化钛层108)上生长粘附层109，生长技术是PVD、CVD或者ALD。在本例子中，粘附层109是Al2O3材料，其厚度大约是1nm至50nm。把粘附层109的生长厚度控制在一个比较薄的范围内，是希望通过热处理的方法就可以去除该粘附层109，而不需要刻蚀。也就是说，上述厚度只保证具备一定的粘附性。当然，粘附层109的材料可以是TiO2，也可以是TaO2。
然后，进行RTA处理，位于多晶硅塞106上方的粘附层109中的预定部分110将被撕裂。在本例子中，RTA的处理温度范围是大约400℃～1000℃，在氮气或者氩气气氛中进行。这种处理气氛避免了多晶硅塞106被氧化。
粘附层中只有特定区域110(也就是多晶硅塞106和氮化钛层108上方的那部分)被撕裂，这是因为多晶硅的热膨胀系数大约比第一层间绝缘层104(氧化硅SiOx材料)的膨胀系数大7倍。
具体来说，多晶硅的热膨胀系数大约是3.5×10-6K-1，而氧化硅的热膨胀系数大约是0.5×10-6K-1。因此，在热处理过程中，多晶硅塞106发生膨胀，对氮化钛层108和粘附层109产生张力。这种张力的结果导致粘附层109中的预定部分110被撕裂。同时，第一层间绝缘层104在RTA工艺中也膨胀。然而，它的膨胀系数比多晶硅塞106小的多，因此第一层间绝缘层104上方的那部分粘附层109没有发生撕裂现象。作为参考，粘附层109所使用的材料氧化铝的膨胀系数是6.5×10-6K-1，氮化钛层108的膨胀系数是9.3×10-6K-1。
参照图8C，使用化学清洗一号液SC-1进行清洗，时间约为1分钟至60分钟，清洗液的配方是NH4OH、H2O2和H2O，配比大约为1∶4∶20。除了使用一号液外，还可以使用硫酸双氧水清洗液(SPM)，它是硫酸和双氧水的混合物。在本例子中，一号液对氮化钛层108、粘附层109以及第一层间绝缘层104的刻蚀速率分别大约是2nm/min、0.5nm/min以及0.5nm/min。特别的，对粘附层撕裂的预定部分110的刻蚀速率远远比粘附层109其他未被撕裂的部分高。
因此，一号清洗液对第一层间绝缘层104部分的刻蚀作用不大，但容易把氮化钛(TiN)层108刻蚀掉，所以，就有可能利用这个特点有选择地把粘附层109中的撕裂部分110和氮化钛层108刻蚀掉。
清洗工艺完成后，下电极和多晶硅塞106之间的结面区，举例来说，氮化钛层108的上表面就会露出。在本例子中，露出的部分被一号清洗液部分刻蚀，并向下收缩。也就是说，一号清洗液穿透撕裂的预定部分110，进而部分刻蚀氮化钛层108。
参照图8D，在上述粘附层109和多晶硅塞106的露出部分上，利用PVD、CVD或者ALD技术依次生长铱层111、氧化铱层112和铂层113。在本例子中，铱层111的厚度大约是10nm至200nm。氧化铱层112的厚度大约是1nm至50nm。铂层113的厚度大约是10nm至200nm。特别的，铱层111能够防止氧在垂直方向上的扩散。除了铱层具有此功能外，其他材料也具备此功能，比如，RuTiN、CrTiN、CrTaN或者RuTaN。
接着，依次对铂层113、氧化铱层112、铱层111以及粘附层109进行刻蚀，形成下电极。最后，在多晶硅塞106的上方开口处形成层叠式下电极，包括铂层113、氧化铱层112和铱层111。粘附层109保留在下电极的铱层111和第一层间绝缘层104之间。在本例子中，氧化铱层112和铱层111构成氧阻挡层，防止多晶硅塞106被氧化。氧阻挡材料可以是RuTiN、CrTiN、RuTaN或者CrTaN。
形成下电极后，粘附层109的剩余部分中有大面积和下电极相接触。另外，因为粘附层109的剩余部分完全填充了下电极和第一层间绝缘层104之间的空间，下电极和第一层间绝缘层104之间被隔开。
形成下电极之后，在上述整个器件表面(包括下电极)上生长第二层间绝缘层114。然后对第二层间绝缘层114进行抛光，直到露出铂层113的表面，这样第二层间绝缘层包围在下电极的周围。上述抛光工艺，可以使用CMP的方法，也可以使用回蚀的方法。当然，抛光工艺也可以分成两步，先进行CMP，然后进行回蚀工艺。如果使用两步抛光工艺的话，当第二层间绝缘层114在铂层113上的剩余部分的厚度达到特定厚度时，完成第一步CMP。然后使用回蚀处理，直到露出铂层113的表面为止。采用两步抛光的方法，可以保护铂层113免受损伤，如果只使用CMP的话就可能划伤铂层。
在本例子中，第二层间绝缘层114所使用的材料可以是HDP氧化物、BPSD、PSG、MTO、HTO或TEOS氧化物，厚度大约是300nm至3000nm，生长技术可以是PVD、CVD、ALD或者旋涂技术。
同时，第二层间绝缘层114可以设计成两层结构，以加强热稳定性和氧阻挡功能。首先生长一层氧阻挡层，其材料具有良好的氧阻挡特性，比如Al2O3，Si3N4，SiON。接着生长第二层材料，比如HDP氧化层、BPSG、PSG、MTO、HTO或者TEOS氧化层。在本例子中保留氧阻挡层，这样，在下电极的周围包围着一层氧阻挡层，能够有效防止在后继热处理工艺中氧向下电极扩散，同时防止氧向下电极以下区域扩散。
可以对器件进行热退火处理，以改善第二层间绝缘层114的表面平整性，并固化该绝缘层，同时除去水气。在本例子中，热处理的温度范围大约为400℃～800℃，在氮气、氧气、氦气、氪气或者臭氧气氛中进行，热处理持续时间约为1秒至2小时。
参照图8E，在第二层间绝缘层114和露出的铂层113上生长铁电层115。在本例子中，铁电层115的生长厚度大约是5nm至200nm，使用CVD、ALD、MOD技术或者旋涂技术生长。铁电层115的材料可以选自下列一组材料中的其中一种，比如SBT、PZT、BLT，也可以选自下列一组材料中的一种，比如在SBT、PZT、BLT以及SBTN中掺入杂质，或者把它们按照一定比例混合。
在铁电层115上生长上电极116。在本例子中，上电极116可以是单层结构，其材料可以是Pt、Ir、Ru、IrO2、RuO2或者层叠结构，比如Pt/IrO2、Pt/IrO2/Ir、IrO2/Ir、RuO2/Ru、Pt/RuO2/Ru或者Pt/RuO2。
形成上电极116之后，对铁电层115进行高温晶化处理。
参照图8F，同时刻蚀上电极116和铁电层115，或者先刻蚀上电极116，有选择的刻蚀一部分铁电层115。刻蚀完成之后，进行恢复热处理，恢复铁电层115在上述刻蚀工艺中受到的损伤。
依照本发明第三较佳实施例，位于多晶硅塞106之上的粘附层109，可以在不使用掩膜刻蚀工艺的前提下除去，形成粘附层109的预定部分109，从而保证了足够的富余空间。由此，下电极和粘附层109之间的粘附面积得到提高。粘附面积增大后，可以把热处理过程中的氧扩散降低到最小。从而，可以避免氮化钛层108因氧扩散而被氧化。
另外，和第一较佳实施例一样，本例子的接触电阻同样很小。
图9是本发明第四较佳实施例的FeRAM的制作方法的截面示意图。值得注意的是本较佳实施例是组合使用上述较佳实施例而成。在形成下电极之前，其工艺步骤和第三较佳实施例的工艺步骤一样。对于铁电体电容的制作方法，包括下电极、铁电层、上电极，其工艺步骤和第二较佳实施例一样。
具体来说，在基片121上生长场氧化层122，在基片121上形成杂质结面区123，比如晶体管的源/漏区。然后，在基片121上生长带有多层结构的第一层间绝缘层124。接着，对第一层间绝缘层124进行刻蚀，形成存储节点接触孔125，然后在该存储节点接触孔中掩埋存储节点接触结构(包括多晶硅塞126，硅化钛层127和氮化钛层128)。然后在上述所得的结构上生长粘附层129，接着进行RTA处理，位于多晶硅塞126上方的那部分粘附层129的预定部分将被撕裂。然后使用化学清洗一号液SC-1或者SPM清洗液进行清洗，去除上述被粘附层129的被撕裂的预定部分。
在粘附层129的露出部分上生长铱层131，接着刻蚀铱层131和粘附层129。生长第二层间绝缘层134A之后，进行抛光。
在上述经过抛光的第二层间绝缘层134A和铱层131上依次生长氧化铱层132、铂层133和铁电层135。然后对铁电层135进行晶化热处理，同时除去杂质。
接着，依次刻蚀铁电层135、铂层133和氧化铱层132，然后生长第三层间绝缘层134B，之后抛光。第三层间绝缘层134B的抛光工艺完成后，在铁电层135和第三层间绝缘层134B上面生长上电极136，然后进行刻蚀。
依照本发明第四较佳实施例，位于多晶硅塞126之上的粘附层129的预定部分，可以在不使用掩膜刻蚀工艺的前提下除去，从而保证了足够的富余空间。下电极和粘附层129之间的粘附面积得到提高。粘附面积增大后，可以把热处理过程中的氧扩散降低到最小。从而，可以避免氮化钛层128因氧扩散而被氧化。
同时，在铁电层135的晶化热处理以及去除有机杂质工艺中，铁电层135下面有铂层133保护，保证了铁电层135的铁电特性不受影响。
另外，和第一较佳实施例一样，本例子的接触电阻同样很小。
根据本发明的第一至第四较佳实施例，完全可以制作热稳定性优异，电学特性良好的高密度FeRAM。正因为此，工艺可以更简单，从而提高质量，降低成本，提高该半导体器件的产量。
尽管本发明是通过较佳实施例描述的，这不应该就认为它是本发明的所有内容或内涵。任何本领域的技术人员，只要阅读完上面对本发明的详细阐述后，毫无疑问能够对本发明的那些技术进行各种各样的替换和修正。因此，可将后附权利要求解释成涵盖在本发明原始精神与领域下的所有改变与修正。

Claims (15)

1.一种铁电随机存取存储器的制作方法，包括如下步骤：
在一个预先长有晶体管的基片上生长第一层间绝缘层；
刻蚀第一层间绝缘层，形成存储节点接触孔，露出一部分基片；
在存储节点接触孔中掩埋存储节点接触结构，包括塞子和势垒金属层；
在第一层间绝缘层和存储节点接触结构上生长粘附层；
促使塞子上方的粘附层的特定部分被撕裂；
有选择地刻蚀上述被撕裂部分，露出塞子上方的势垒金属层的表面；以及
通过势垒金属层露出的表面形成一个和塞子相连接的铁电体电容。
2.如权利要求1所述的方法，其特征在于，所述塞子由导电材料制成，其热膨胀系数比第一层间绝缘层大。
3.如权利要求2所述的方法，其特征在于，所述第一层间绝缘层由硅氧化物系列材料制成，塞子由多晶硅材料或者钨材料制成。
4.如权利要求1所述的方法，其特征在于，所述粘附层的所述特定部分由快速热退火引起撕裂。
5.如权利要求4所述的方法，其特征在于，所述快速热退火处理温度是400℃～1000℃，在氮气或氩气气氛中进行。
6.如权利要求1所述的方法，其特征在于，所述有选择地刻蚀上述被撕裂部分的步骤包括清洗工艺，时间为1分钟至60分钟，清洗液是SC-1液，其配方是氨水、双氧水和水，配比为1∶4∶20，或者是硫酸双氧水清洗液(SPM)，其配方是硫酸和双氧水的混合物。
7.如权利要求1所述的方法，其特征在于，所述粘附层是Al2O3、TiO2或者TaO2。
8.如权利要求1所述的方法，其特征在于，所述粘附层的厚度是1nm至50nm。
9.如权利要求1所述的方法，其特征在于，所述形成所述铁电体电容的步骤包括如下步骤：
在露出的势垒金属层和粘附层上生长下电极的导电层；
刻蚀导电层和粘附层，形成下电极；
形成上表面经过抛光且包围着下电极的第二层间绝缘层；
在下电极和第二层间绝缘层上生长铁电层；以及
在铁电层上生长上电极。
10.如权利要求1所述的方法，其特征在于，所述形成所述铁电体电容的步骤包括如下步骤：
在露出的势垒金属层和粘附层上生长下电极所需要的第一层材料；
刻蚀第一层材料和粘附层，形成第一层叠结构；
形成上表面经过抛光且包围着第一层叠结构的第二层间绝缘层；
在第一层叠结构和第二层间绝缘层上依次形成下电极的第二层和铁电层，以及；
刻蚀铁电层和第二层，形成第二层叠结构；
形成上表面经过抛光且包围着第二层叠结构的第三层间绝缘层；以及在铁电层上形成上电极。
11.如权利要求10所述的方法，其特征在于，在形成上电极的步骤之前或者之后进行铁电层晶化热处理，同时除去杂质。
12.如权利要求10所述的方法，其特征在于，所述第一层所用的材料选自Ir、RuTiN、CrTaN、CrTiN、RuTaN中的其中一种，所述第二层由Pt层和IrO2层层叠而成。
13.如权利要求9所述的方法，其特征在于，所述第二层间绝缘层包括两层，一层是氧阻挡层，其所用的材料选自Al2O3、Si3N4和SiON中的一种，另一层是绝缘层，其所用的材料选自高密度等离子(HDP)氧化物、硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、中温氧化物(MTO)、高温氧化物(HTO)和四乙基原硅酸盐(TEOS)氧化物中的一种，或者是一个单层绝缘层。
14.如权利要求10所述的方法，其特征在于，所述第二层间绝缘层包括两层，一层是氧阻挡层，其所用的材料选自Al2O3、Si3N4和SiON中的一种，另一层是绝缘层，其所用的材料选自HDP氧化物、BPSG、PSG、MTO、HTO和TEOS氧化物中的一种，或者是一个单层绝缘层。
15.如权利要求10所述的方法，其特征在于，所述第三层间绝缘层包括两层，一层是氧阻挡层，其所用的材料选自Al2O3、Si3N4和SiON中的一种，另一层是绝缘层，其所用的材料选自HDP氧化物、BPSG、PSG、MTO、HTO和TEOS氧化物中的一种，或者是一个单层绝缘层。
CNB2003101208329A 2002-12-30 2003-12-26 铁电随机存取存储器的制作方法 Expired - Fee Related CN100343976C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR200286177 2002-12-30
KR20020086177 2002-12-30
KR200307224 2003-02-05
KR10-2003-0007224A KR100463240B1 (ko) 2002-12-30 2003-02-05 강유전체 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
CN1532915A CN1532915A (zh) 2004-09-29
CN100343976C true CN100343976C (zh) 2007-10-17

Family

ID=32684331

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101208329A Expired - Fee Related CN100343976C (zh) 2002-12-30 2003-12-26 铁电随机存取存储器的制作方法

Country Status (3)

Country Link
US (1) US7045071B2 (zh)
CN (1) CN100343976C (zh)
TW (1) TWI279889B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7125815B2 (en) * 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
JP4224434B2 (ja) * 2004-06-30 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
JP4551725B2 (ja) * 2004-09-13 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
JP5038612B2 (ja) 2005-09-29 2012-10-03 富士通セミコンダクター株式会社 半導体装置
JP2007115972A (ja) * 2005-10-21 2007-05-10 Fujitsu Ltd 半導体装置とその製造方法
KR100732767B1 (ko) * 2005-12-29 2007-06-27 주식회사 하이닉스반도체 반도체 소자의 리세스 채널용 트렌치 형성방법
KR101094376B1 (ko) * 2009-07-31 2011-12-15 주식회사 하이닉스반도체 반도체장치의 매립워드라인 형성 방법
US8138605B2 (en) * 2009-10-26 2012-03-20 Alpha & Omega Semiconductor, Inc. Multiple layer barrier metal for device component formed in contact trench
CN107591357B (zh) * 2016-07-07 2020-09-04 中芯国际集成电路制造(北京)有限公司 互连结构及其制造方法
TWI684565B (zh) 2016-08-26 2020-02-11 聯華電子股份有限公司 半導體感測器及其製造方法
WO2019163647A1 (ja) * 2018-02-23 2019-08-29 株式会社カネカ 太陽電池の製造方法
US10580783B2 (en) 2018-03-01 2020-03-03 Sandisk Technologies Llc Multi-tier three-dimensional memory device containing differential etch rate field oxides and method of making the same
CN109216264A (zh) * 2018-08-31 2019-01-15 上海华力微电子有限公司 一种连接孔粘附层优化方法
US11362275B2 (en) 2019-05-07 2022-06-14 Applied Materials, Inc. Annealing processes for memory devices
CN112635395A (zh) * 2019-09-24 2021-04-09 夏泰鑫半导体(青岛)有限公司 半导体器件的制备方法及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5178725A (en) * 1990-04-04 1993-01-12 Mitsubishi Denki Kabushiki Kaisha Method for working ceramic material
CN1236986A (zh) * 1998-04-17 1999-12-01 塞姆特里克斯公司 利用氧来抑制和修复氢退化的制造铁电集成电路的方法
US6191049B1 (en) * 1997-12-31 2001-02-20 Hyundai Electronics Industries Co., Ltd. Method for forming oxide film in semiconductor device
US6238934B1 (en) * 1998-12-30 2001-05-29 Hyundai Electronics Industries Co., Ltd. Method for fabricating ferroelectric capacitor with improved interface surface characteristic

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020049875A (ko) * 2000-12-20 2002-06-26 윤종용 반도체 메모리 소자의 강유전체 커패시터 및 그 제조방법
KR100427040B1 (ko) 2001-09-14 2004-04-14 주식회사 하이닉스반도체 강유전체 메모리 소자 및 그 제조 방법
KR100449030B1 (ko) * 2002-01-24 2004-09-16 삼성전자주식회사 스택형 캐패시터 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5178725A (en) * 1990-04-04 1993-01-12 Mitsubishi Denki Kabushiki Kaisha Method for working ceramic material
US6191049B1 (en) * 1997-12-31 2001-02-20 Hyundai Electronics Industries Co., Ltd. Method for forming oxide film in semiconductor device
CN1236986A (zh) * 1998-04-17 1999-12-01 塞姆特里克斯公司 利用氧来抑制和修复氢退化的制造铁电集成电路的方法
US6238934B1 (en) * 1998-12-30 2001-05-29 Hyundai Electronics Industries Co., Ltd. Method for fabricating ferroelectric capacitor with improved interface surface characteristic

Also Published As

Publication number Publication date
TW200426045A (en) 2004-12-01
US7045071B2 (en) 2006-05-16
TWI279889B (en) 2007-04-21
CN1532915A (zh) 2004-09-29
US20040129670A1 (en) 2004-07-08

Similar Documents

Publication Publication Date Title
CN1220257C (zh) 半导体器件及其制造方法
CN100343976C (zh) 铁电随机存取存储器的制作方法
JP5047250B2 (ja) 半導体素子の製造方法
KR100401503B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
CN1210783C (zh) 半导体集成电路器件的制造工艺
US20030075753A1 (en) Stacked capacitor and method for fabricating the same
JP2005183842A (ja) 半導体装置の製造方法
CN1207786C (zh) 半导体存储装置及其制造方法
CN1150624C (zh) 半导体集成电路器件及其制造方法
JP4261267B2 (ja) 半導体素子のキャパシタ形成方法
US7518173B2 (en) Semiconductor device having ferroelectric capacitor and its manufacture method
US6784068B2 (en) Capacitor fabrication method
JP2008135543A (ja) 不揮発性記憶装置およびその製造方法
US20010044160A1 (en) Method for fabricating a patterned metal-oxide-containing layer
CN1624924A (zh) 半导体器件的制造方法
JP4230243B2 (ja) 半導体装置及びその製造方法
CN1384541A (zh) 半导体器件的制造方法
CN1532936A (zh) 半导体器件及其制造方法
US20020109231A1 (en) Composite structure of storage node and method of fabrication thereof
US6635524B2 (en) Method for fabricating capacitor of semiconductor memory device
US6306666B1 (en) Method for fabricating ferroelectric memory device
US6818497B2 (en) Method for fabricating capacitor using electrochemical deposition
US6511880B2 (en) Capacitor of a semiconductor device and method of manufacturing the same
CN1722433A (zh) 半导体器件及其制造方法
JP2011119417A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071017

Termination date: 20131226